JPH08504554A - パケットスイッチの流れ制御システム - Google Patents
パケットスイッチの流れ制御システムInfo
- Publication number
- JPH08504554A JPH08504554A JP6514051A JP51405194A JPH08504554A JP H08504554 A JPH08504554 A JP H08504554A JP 6514051 A JP6514051 A JP 6514051A JP 51405194 A JP51405194 A JP 51405194A JP H08504554 A JPH08504554 A JP H08504554A
- Authority
- JP
- Japan
- Prior art keywords
- input
- buffer
- output
- data
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 claims abstract description 474
- 238000000034 method Methods 0.000 claims description 54
- 238000004891 communication Methods 0.000 claims description 45
- 239000002131 composite material Substances 0.000 claims description 14
- 238000012546 transfer Methods 0.000 claims description 11
- 230000004044 response Effects 0.000 claims description 7
- 238000012544 monitoring process Methods 0.000 claims description 6
- 238000011144 upstream manufacturing Methods 0.000 claims description 6
- 230000008569 process Effects 0.000 claims description 5
- 235000002020 sage Nutrition 0.000 claims description 4
- 230000001360 synchronised effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 13
- 230000006870 function Effects 0.000 description 9
- 230000005540 biological transmission Effects 0.000 description 7
- 230000007246 mechanism Effects 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 3
- 230000000116 mitigating effect Effects 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008713 feedback mechanism Effects 0.000 description 1
- 239000012464 large buffer Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/26—Flow control; Congestion control using explicit feedback to the source, e.g. choke packets
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/16—Flow control; Congestion control in connection oriented networks, e.g. frame relay
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/30—Flow control; Congestion control in combination with information about buffer occupancy at either end or at transit nodes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/50—Overload detection or protection within a single switching element
- H04L49/501—Overload detection
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/50—Overload detection or protection within a single switching element
- H04L49/505—Corrective measures
- H04L49/506—Backpressure
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5629—Admission control
- H04L2012/5631—Resource management and allocation
- H04L2012/5632—Bandwidth allocation
- H04L2012/5635—Backpressure, e.g. for ABR
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5651—Priority, marking, classes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5681—Buffer or queue management
- H04L2012/5682—Threshold; Watermark
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
- H04L49/1515—Non-blocking multistage, e.g. Clos
- H04L49/1523—Parallel switch fabric planes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/55—Prevention, detection or correction of errors
- H04L49/552—Prevention, detection or correction of errors by ensuring the integrity of packets received through redundant connections
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Security & Cryptography (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
パケットスイッチを通るデータセルの流れを制御するシステムであって、フィードバックループで入力バッファと出力バッファを組み合わせる。出力バッファの満杯レベルを絶えず監視して、スイッチの入力側のアクセス装置に報告する。アクセス装置は入力バッファと絞り装置を備え、出力バッファの満杯レベルが所定のレベルを越えると、データセルの流れを止めて入力バッファ内に保持する。出力バッファの満杯の状態メッセージを、どの出力バッファが入力バッファ内のセルでアドレスされたかを示すアクセスメッセージと比較し、あふれた出力バッファにアドレスされたセルだけを絞り装置により止める。
Description
【発明の詳細な説明】
パケットスイッチの流れ制御システム
発明の背景
発明の分野
本発明は、データ通信および電話トラヒックのパケットスイッチに関し、より
詳しくは、このスイッチにより経路を設定する情報の流れに関する。
従来の技術の歴史
現代の通信システムでは、情報は「パケット」または「セル」と呼ぶデータの
単位にブロック化する。各セルは、セルの行先のアドレスを備えるデータフィー
ルドと、このアドレスに送る情報を定義する別のデータフィールドを含む。また
セルには、セルの発信元であるソースのアドレスを含むデータフィールドを含ん
でもよい。このようなデータセルは、パケットスイッチにより通信システムを通
してソースから行先に経路を設定され、パケットスイッチは、セルに含まれるア
ドレス情報に従ってデータ網を通してセルの経路を設定する。このパケットスイ
ッチは1つまたは複数の入力リンクからデータセルの流れを受け、セルのアドレ
スを読み、スイッチから所望の行先への1つまたは複数の出力リンクの経路を設
定する。
国際電信電話諮問委員会(CCITT)により指定された非同期転送モード(
ATM)と呼ぶ通信標準を実現するのに用いられる、パケットスイッチ内のデー
タセルの連続的な流れを第1図に示す。各セル1の行先は、各セルと共に伝送さ
れかつその一部を形成するラベル2と呼ぶ識別アドレスにより決定される。ペイ
ロード3は、伝送するユーザデータを含む。
パケットスイッチの構造と機能は、1つの行先向けの数個のセルが、複数の異
なるリンクを経てスイッチに同時に到着するようになっている。例えば第2図は
、2つの異なるセルが2つの別々の入力リンク11と12を経て同時にパケット
スイッチ10に到着し、この両者が1つの出力リンク13から出る様子を示す。
各
リンクの伝送容量は限られているので、出力リンク13が所定の時刻に扱うこと
ができるのは1つのセルだけである。他のセルは、スイッチ10から出力リンク
13に送り出すことができるようになるまで、バッファ内に一時的に記憶しなけ
ればならない。リンク13向けにアドレスされた複数のデータセルが、出力リン
ク13の容量を超えるデータ速度で長時間にわたって入力リンク11と12に到
着する場合は、リンク13にアドレスされるセルを緩和する必要がますます大き
くなる。パケットスイッチ10の容量が不十分でこれらのセルを緩和することが
できない場合は、高いトラヒック負荷が続く間にいくつかのセルが失われる。従
って、1つのリンクに向かうトラヒックが非常に高い場合のパケットスイッチ1
0の処理能力は、スイッチ自体の緩和能力に依存する。
パケットスイッチの緩和を行う従来の方法は2つある。1つはスイッチに入力
バッファを用いる方法であり、他の1つは出力バッファを用いる方法である。入
力バッファを用いる方法は、データセルを入力リンクで緩和する。この場合は、
データセルをバッファから取り出して、すなわち「引き抜いて」、クロスポイン
トマトリクスの仲介により正しい出力リンクに切り替える。例えば第3図の例で
は、複数の入力リンク14−16をそれぞれ入力バッファ17−19に接続し、
それぞれの出力をスイッチマトリクス21に導く。先入れ先出し方式により、入
力リンク14−16の能力より大きくない速度でデータセルを各入力バッファ1
4−16に書き込み、読み出す。これにより、個々のリンクの容量が比較的高い
パケットスイッチの場合でも、入力バッファを比較的簡単な方法で実現すること
ができる。その結果、セルを緩和する空間という点から、能力が非常に大きい入
力バッファを容易に作ることができ、入力バッファの大きさを、各入力バッファ
に接続する特定のリンクのトラヒックの性質に適応させることができる。
データセルを入力バッファ17−19から引き抜くとき、3個の各バッファ1
7−19内の待ち行列の先頭の全てのセルの行先が同じ場合がある。この場合は
、バッファを1つずつ処理する必要がある。ある入力バッファが処理を待ってい
る間は、そのバッファ内の全てのデータセルは待たされる。その中には、待ち行
列のずっと後の方にあって、その時点で負荷のない出力リンクにアドレスされて
向かうことになっているセルもある。このいわゆる列の頭(head-of-line)(H
OL)
問題があるため、入力バッファを備えるパケットスイッチの容量を完全に利用す
ることができない。
パケットスイッチ構成におけるHOL問題を避ける1つの方法は、スイッチに
出力バッファを設けることである。この型のスイッチは各出力リンクに出力バッ
ファを備え、全ての入力リンクからのデータセルを、各セル内のアドレスで定義
される出力リンクのバッファに書き込む。例えば第4図に、それぞれ出力リンク
25−27に接続する複数の出力バッファ22−24と、入力リンク31−33
を経てそれぞれにアドレスされるデータセルを受ける様子を示す。
しかし出力バッファを用いる構成の主な問題は、各出力バッファは多数の入力
リンクからほとんど同時に到着する情報セルを記憶する容量と帯域幅を持たなけ
ればならないということである。最悪の場合、出力バッファはスイッチの各入力
リンクから同時に到着するデータを記憶することができなければならない。これ
では出力バッファを実現することが非常に困難で高価になる。第4図を見ると、
同じ出力リンク例えば出力リンク25に向かうデータセルが、3つの入力リンク
31−33全部からほとんど同時に出力バッファ22に到着する可能性があるこ
とが分かる。従って各出力バッファは、データセルを失わない速度で出力バッフ
ァに全ての入力リンクからのデータを書き込むだけの十分な帯域幅を持たなけれ
ばならない。ATMスイッチは毎秒150メガビットのデータ速度で動作するの
で、十分な帯域幅とメモリ容量を持つ出力バッファを作るのは非常に困難であり
高価である。
この問題を解決するため、例えば中間出力バッファを用いたり、1つのバッフ
ァを共通に用いてこれをいくつかの個々の出力に分割したりする方法が提案され
ているが、これらの解決法では不十分である。転送速度が高いデータの損失を避
けるためには、多数の入力パケットスイッチ内の出力バッファは大きな帯域幅が
必要なので、十分な容量の出力バッファを作ることは非常に困難である。出力を
緩和するこの問題は、非同期転送モード(ATM)データ転送を行って、毎秒1
50メガビットを越えるデータ速度で操作するシステムに用いるパケットスイッ
チの場合には非常に厳しくなる。
ATMシステムのパケットスイッチは、入力バッファと、実際の切換え動作を
行うスイッチ構造と、出力バッファとを備える、1つの装置で実現することがで
きる。または、スイッチポートおよびスイッチコアと呼ぶ2つの部分でATMス
イッチを実現してもよい。スイッチポートは、更に入力側と出力側の2つを備え
てよい。スイッチポートの入力側は関連する入力通信網とのインターフエースを
行い、入力ATMリンクの終端となり、入力を緩和する。スイッチポートはスイ
ッチコアに接続し、スイッチコアは切換え動作を行う。次にデータセルをアドレ
スされたスイッチポートの出力側に送り、ここで出力を緩和する。
パケットスイッチへの入力緩和と出力緩和を効果的にかつ経済的に行うスイッ
チ構成を用いることは非常な利点であって、大きなバッファ容量と帯域幅を同時
に必要とするという問題を解決する。
発明の概要
本発明は、パケットスイッチ内で入力バッファと出力バッファを組み合わせる
。このスイッチは従来の出力バッファを備えるが、出力バッファがあふれないよ
う保護するアクセス装置を追加する。このスイッチは、入力リンクの入力バッフ
ァと絞り手段とを設け、アドレスされた出力バッファがあふれたときに入力バッ
ファ内のセルを保持することにより、セルが失われることを防ぐ。
本発明の一態様では、バッファの内容が高いことを検出する装置を各出力バッ
ファに接続し、出力バッファの満杯状態を、入力バッファと絞り手段を備えるア
クセス装置に絶えず送信する。任意の出力バッファの満杯レベルが所定のレベル
を越えると、この出力バッファへのトラヒックを止めて入力バッファに記憶し、
出力バッファがあふれるのを防ぐ。絞り手段が活動的になると、高い内容を持つ
出力バッファの内容が減少するまで、その出力バッファにアドレスされたデータ
セルを関連するリンクの入力バッファに記憶する。その後、セルを入力バッファ
から出力バッファに伝送する。入力バッファと出力バッファの間の流れをこのよ
うに制御すれば、全ての入力リンクからのセルを同時に受けて記憶するための容
量と帯域幅を用いずに、出力バッファを作ることができる。
別の態様では、本発明はパケットスイッチを通るデータセルの流れを制御する
方法である。段階は、パケットスイッチの入力側に少なくとも1つのアクセス装
置を接続することを含む。このアクセス装置は、入力バッファを通るデータセル
の流れを止めるための少なくとも1つの入力バッファと絞り装置を含む。またこ
の方法は、少なくとも1つの出力バッファをパケットスイッチの出力側に接続し
、出力バッファの満杯レベルを監視し、出力バッファの満杯レベルをアクセス装
置に送り、出力バッファの満杯レベルが所定のレベルを越えた場合は入力バッフ
ァを通るデータセルの流れを止めることを含む。
図面の簡単な説明
仕様と共に以下の図面を参照すれば本発明をよりよく理解でき、またその多く
の目的と利点が当業者に明らかになる。
第1図(従来の技術)は、ATMリンクのATMセルの流れを示す。
第2図(従来の技術)は、1対の入力リンクと1つの出力リンクを含むパケッ
トスイッチを示す。
第3図(従来の技術)は、入力バッファを備えるパケットスイッチを示すブロ
ック図である。
第4図(従来の技術)は、パケットスイッチに用いる出力バッファを示すブロ
ック図である。
第5図は、本発明の開示に従う、入力および出力バッファと、データの流れを
制御するフィードバック機構とを備えるパケットスイッチ構造を示すブロック図
である。
第6図は、ATM切換えシステムに用いられる、1つの出力スイッチポートに
データを送る多数のスイッチポートを備えるパケットスイッチを示す。
第7図は、スイッチコアと、内部に入力バッファと絞り手段を備えるスイッチ
ポートとの間の、バッファ状態に関する情報の流れを示すブロック図である。
第8図は、本発明のシステムの別の実施態様における、スイッチコアと、スイ
ッチポートと、入力バッファおよび絞り手段を備えるアクセス装置との間のバッ
ファ状態に関する情報の流れを示すブロック図である。
第9図は、本発明の原理を実現するATMスイッチにおける、1対のスイッチ
コア平面から受ける冗長なバッファ満杯情報を終了させる方法を示すブロック図
である。
第10図は、本発明のシステムに従って作られた、冗長なバッファ満杯情報を
終了させる回路を示す略ブロック図である。
第11図は、本発明の原理を実現するスイッチにおける、冗長終了機能を実行
するソフトウエアプログラムの流れ図である。
第12図は、本発明のシステムにおける、スイッチアクセスコードを用いるA
TMスイッチの流れ制御接続のブロック図である。
第13図は、1つの入力バッファで絞り機能を実行するソフトウエアプログラ
ムの流れ図である。
第13a図は、ほとんどのメッセージを3つの異なるアドレスに送るデータソ
ースに接続した場合に、入力バッファでの列の頭問題を処理するのに用いられる
パケットスイッチの別の実施態様を示すブロック図である。
第14図は、並列に接続したいくつかの入力バッファで絞り機能を実行するソ
フトウエアプログラムの流れ図である。
詳細な説明
本発明のATMスイッチには、スイッチと接続する応用装置との間の流れ制御
の1つの形がある。この流れ制御により、トラヒックが急に増加(バースト)し
たとき、システム内の接続をより効率的に扱うことができる。流れ制御は接続レ
ベルで動作する。すなわち各スイッチ接続内のデータの流れを別個に制御する。
本発明の中心的な考え方は、出力バッファを備えるパケットスイッチを作り、
出力バッファの内容を検出して制御する手段を備えることにより、高速のデータ
転送の場合に出力バッファがあふれてデータセルが失われる恐れがないようにす
ることである。第5図に示すように、複数の入力リンク41−43を、それぞれ
複数の入力バッファ44−46に接続する。各入力バッファの出力はそれぞれ絞
り手段(throttling means)47−49を備え、各絞り手段47−49を制御す
ることにより、それぞれの入力バッファからパケットスイッチ50に出力するデ
ータの速度を制限する。スイッチ50からの出力を複数の出力バッファ51−5
3に接続し、各出力バッファ51−53を出力リンク54−56に接続する。全
てのバッファでは、先入れ先出し(FIFO)方式でデータを記憶し検索する。
これらの出力バッファの満杯レベルを監視し、図示のリンク57によりフィード
バック信号を与えて、絞り手段47−49を制御する手段と通信するための機構
を、出力バッファ51−53は含みかつ関連する。測定装置は例えば半満杯フラ
グ(half-full flag)または同様の装置でよく、バッファに伝送してよいことを
表す「0」か、バッファに伝送してはならないことを表す「1」かのディジタル
信号を送る。従って、出力バッファのどれかが過度に満杯になって、その出力バ
ッファに関連するリンクにアドレスされたセルを受け入れることができず従って
データセルを失う恐れが生じた場合は、信号を入力バッファ44−46に送って
、過度に満杯になっている出力バッファ向けのセルを持つデータの伝送を遅らせ
る。このようにして、より小さい容量の出力バッファを実現することができる。
十分な帯域幅を持つ小さいバッファを提供することは容易であり安価なので、こ
れによりATMスイッチ内に出力バッファを設ける困難さと費用が非常に減少す
る。
より特定すると、バッファ内容が高いことを検出する装置を各出力バッファに
接続し、各出力バッファのバッファ満杯の状態を各セル時間中にサンプリングす
る。この情報を順次状態メッセージに入れて、入力バッファでデータの流れの制
限を制御する機構に伝送する。任意の出力バッファのバッファ内容が高い場合は
、このバッファへのトラヒックを絞ってバッファをあふれさせないようにする。
絞り手段は、データセルの流れを止めたいときは止まり再び流したいときは再始
動する、クロック装置を含んでよい。締め付けすなわち絞り手段が活動的になる
と、内容の高い出力バッファの内容が減少して出力バッファが使用可能であるこ
とを状態メッセージが示すまで、この出力バッファにアドレスされたデータセル
を、関連するリンクの入力バッファに記憶する。次にセルを入力バッファから出
力バッファに送る。このようにしてこのシステムは、ATMスイッチを通る、入
力バッファと出力バッファの間の流れを制御することができる。
出力バッファの大きさすなわち記憶容量と、データの流れの制御機構すなわち
出力バッファの内容を送信する手段と入力バッファからの流れを絞る手段の性能
パラメータは、データ入力を絞る前に出力バッファがあふれないように選択する
。多数の出力リンクとバッファを備えるより大きいスイッチの実施態様では、出
力
バッファをグループ化して、状態メッセージ内の各ビットが、1つの出力バッフ
ァではなくバッファのグループを示すようにする。グループ内のバッファのどれ
かがあふれた場合は、グループ内の全てのバッファが使用可能になるまで、指定
されたグループへのデータトラヒックを止める。
ある構成のパケットスイッチは、入力バッファと、実際の切換え動作を行うス
イッチ構造と、出力バッファとを備える、1つの装置で実現することができる。
または、スイッチポートおよびスイッチコアと呼ぶ2つの部分でATMスイッチ
を実現してもよい。第6図は、スイッチポートとスイッチコアを備えるATMス
イッチ構造の態様を示す。ここで1対のスイッチポート61と62は入力リンク
63と64に接続し、また接続リンク65と66によりスイッチコア67に接続
する。結合リンク68はスイッチコアからのデータ出力を出力スイッチポート6
9に接続し、出力スイッチポート69は出力リンク70に接続する。
各スイッチポートは入力側と出力側を備え、どのスイッチポートも、スイッチ
コア67に接続する他の任意のスイッチポートにデータセルを送ることができる
。各スイッチ61、62、69は入力リンクと出力リンクとのインターフェース
を行い、データ形式をスイッチコアに受け入れ可能な形式に適応させる役目をす
る。スイッチポートはスイッチ内で用いられる内部アドレスに適合するようセル
のアドレスを変換し、次に出力リンクでは、セルがアドレスされる特定の応用の
形式にマッチするよう、スイッチポートはアドレスを再び変換する。
スイッチコア67はマトリクスであって、スイッチを通るデータセルの空間の
選択(切換え)と出力の緩和を行う。望ましい実施態様では、流れ制御は最大2
4リンクまでの切換えに用いることができる。このような小規模のスイッチのス
イッチコアは1バッファ段階だけで構成する。従って各出力に1バッファがあり
、スイッチコアには他にバッファはない。
入力バッファをスイッチポート内に設けて、更に伝送できるようになるまで情
報をここに記憶してよい。第7図は、双方向リンクを備えるスイッチポートが入
力バッファと絞り手段を備える実施態様を示すブロック図である。
第8図は別の構成を示す。この場合は、入力バッファ71と絞り手段72をス
イッチポート74の上流のアクセス装置73内に設け、アドレスされた出力バッ
ファ75が使用可能という指示がでるまで、データセルをここで緩和する。この
構成を用いるのは、それぞれのリンク先の特定の通信応用に従って異なる大きさ
の入力バッファを作る必要がある場合である。
本発明の原理に従って作るATMスイッチでは、スイッチコア67内の出力バ
ッファ75の満杯度を半満杯フラグなどの装置により絶えず監視する。ある出力
バッファの内容がしきい値を越えるとこれを検出する。出力バッファの状態に関
するこの観測を、各スイッチポート74に関連するアクセス装置73に絶えず送
信する。これは、このようなアクセス装置がスイッチポートの内部にあっても外
部にあっても同じである。このようにしてアクセス装置73は、大量のデータを
含んでいるすなわちあふれてデータセルを失う恐れのある、出力バッファ75に
関する適切な情報を常に得ている。アクセス装置73は出力バッファ状態の報告
57を用いて、負荷が最も高い出力バッファ75に向かうトラヒックの伝送を禁
止する。これらのデータセルは入力バッファ71の中に保持する。
スイッチコア67は、出力バッファの内容の状態をスイッチポート74とアク
セス装置73に、2つの方法のどちらかで送る。この信号を、データセルをスイ
ッチコアに送るのに用いた同じ接続リンク76と77により逆方向に、スイッチ
ポートとスイッチコアの間のインターフェースプロトコルの一部として送っても
よいし、別の物理的配線78と79で送ってもよい。信号をプロトコルで送る場
合は、スイッチを通してときどきペイロード情報のないセルを送る必要がある。
プロトコル情報を受信すると、空のセルをダンプする。
スイッチコア67から入力バッファの流れ制御手段への信号は、出力または出
力のグループのバッファの満杯の程度に関する情報を含む。1つの出力バッファ
または小さなバッファのグループ内の或るバッファが全容量に近づいたことを信
号が示すと、スイッチポートはこのバッファまたはこのバッファのグループ内の
バッファに向かうセルだけを禁止する。
スイッチコアは全体としてATMスイッチに共通で、空間の選択と出力の緩和
の機能を行う。スイッチコアを2つの冗長平面で構成することにより、通信応用
でスイッチの可用度と信頼度を増すようにすることが多い。一方の平面に何かが
侵入したり、または他の原因で一方の平面を通して通信することができなくなっ
たりした場合でも、他方の平面は使用可能であってスイッチは引き続き動作する
。従って各スイッチポートはスイッチコアの各平面に1つずつ接続する2つのリ
ンクを持ち、各スイッチポートは各スイッチコア平面から出力バッファ状態の情
報を受ける。
全ての出力バッファの満杯の状態をスイッチコアで組み合わせる。1つまたは
複数のバッファの満杯度が所定のしきい値を越えた場合は報告される。この編集
すなわち組合せの結果を、スイッチコアインターフェース内のスイッチアクセス
状態(SAS)パラメータとして、各セル時間において全てのスイッチポートに
送る。スイッチコアインターフェース内のラベルフィールドは、信号をスイッチ
ポートからスイッチコアに送る場合はセルの優先度とセルの行先に関する情報を
含む。信号をスイッチコアからスイッチポートに送る場合は、このラベルフィー
ルドは出力バッファの満杯の状態(SAS)の編集されたデータを含む。SAS
については以下により詳細に説明する。信号の形式は、24出力バッファをそれ
ぞれ24ビットのラベルフィールド内の位置に割り当てる形式である。バッファ
の満杯度がしきい値を越えると、対応するビットを「1」にセットする。
この時点でのスイッチポートの主な目的は、2つのスイッチコア平面から受け
るこの流れ制御の情報の冗長を終了させることである。本発明は、出力バッファ
の満杯の状態に関する冗長な情報を終了させるために次の方法を用いる。
2つのスイッチコア平面からバッファの状態に関する情報がスイッチポートに
到着したとき、スイッチ平面Aからの情報とスイッチ平面Bからの情報が等しく
ない場合がある。例えば、スイッチ平面A内の所定の出力バッファは完全に満杯
であるが、スイッチ平面B内の対応する出力バッファは満杯でない場合がある。
スイッチポートはこの流れ制御の情報をスイッチ平面AとBから受けて、2平面
からの冗長な情報をなくす。
スイッチポートでは、バッファの満杯度に関する情報を2平面から冗長終了の
形に編集する。この編集は、2平面をバッファ毎に比較することにより決定する
。1平面のバッファが比較的満杯であると送信した場合は、他方の平面内の対応
するバッファも満杯であると考える。従って、この出力バッファへの全ての伝送
を止めるよう抑制手段に命令するには、スイッチコア内の2つの冗長なスイッチ
平
面の一方が、所定の出力バッファが満杯であることを示す信号を出せば十分であ
る、という原理に基づいて冗長を終了させる。従って、平面A内の出力バッファ
0が満杯であれば、平面A内のこのバッファとスイッチ平面B内の対応する出力
バッファ0への伝送を止めるのに十分である。
第9図は、ORゲートを用いて出力バッファの満杯情報の冗長を終了させる方
法を示す。データフィールド81は、平面A内の対応する出力バッファが満杯で
あるかどうか、すなわちそのビット位置が「0」か「1」を示すビットを含む。
同様にデータフィールド82は、平面B内の対応する出力バッファが満杯かどう
かを示すビットを含む。2つのデータフィールドをORゲート83でビット位置
毎に混合して合成データフィールド84を作ると、これはスイッチコア内の2つ
の冗長な平面の出力バッファの状態の合成物から成る情報を含む。スイッチコア
内のバッファの満杯度に関する組合わせ情報をSASパラメータ内に挿入する。
望ましい実施態様では、SASはスイッチコアからの冗長を終了させる情報の1
対1の複写であって、入力バッファからスイッチコア平面へのセルの流れを制御
するのに用いる。
第10図は、スイッチコアの2平面からの流れ制御の冗長を終了させる回路を
示す略ブロック図である。図の右上から、各スイッチコア平面からの2つの40
0ビット長のメッセージ91と92が入り、その中の16ビットは出力バッファ
状態メッセージ95と96を含む。スイッチコアの平面Aからのバッファ情報を
デマルチプレクサ93により分離し、平面Bからのバッファ情報をデマルチプレ
クサ94により分離する。バッファ状態メッセージ95と96を、それぞれ複数
のK個のフリップフロップを備える2つの流れ制御レジスタ97と98に供給す
る。
フリップフロップの数Kは、対応するスイッチコア平面内の出力バッファの数
、例えば24に等しい。またシーケンス番号99と101を各デマルチプレクサ
93と94から対応するレジスタ97と98に送り、データの流れを継続させる
。2つのレジスタ97と98からのデータを2つのORゲート102と103で
混合し、合成データフィールド84内に入れて、入力バッファからスイッチコア
へのセルの流れを制御するのに用いる。
図10に示す一般的な機能ブロックに加えて、本発明の装置は、出力バッファ
が満杯であるという信号を送り続ける時間の長さを監視する時間制御ユニットを
備える。満杯の出力バッファに新しいデータセルを伝送しなくなってから或る時
間経つと、バッファは再びデータを受けることができる。この時間の長さは、抑
制手段が出力バッファへの全てのトラヒックを止めるのに必要な時間の長さと、
出力バッファを空にする速度とに依存する。全てのトラヒックを止めるための時
間の長さは、主としてスイッチ内の入力リンクの数の関数である。出力バッファ
が所定の時間例えば100セル時間、を越える間満杯の信号を送ったことを時間
モニタが検出すると、時間制御ユニットは1方のスイッチ平面で故障が起こった
と見なす。その出力バッファへのトラヒックの流れは止めているので、バッファ
はその間に100セルを空にしていて使用可能になっているはずである。ここで
時間モニタは流れ情報を修正して、流れ抑制手段にデータを再び伝送させる。こ
れにより、一方のスイッチ平面の故障のためにスイッチを通る全てのトラヒック
が止まることはない。
第11図は、本発明の原理を実現するスイッチ内で冗長終了機能を行うソフト
ウエアプログラムの流れ図である。このプログラムは各出力バッファについて実
行して、完全なバッファ状態メッセージ84を編集する。プログラムは段階11
1に入り、スイッチコア67の平面Aからの状態メッセージ95の中で、報告中
の出力バッファが「高い」(HIGH)と送信したかどうかを決定する。バッファが
「高い」と送信しなかった場合は、プログラムは段階112に移って、平面Bで
バッファが「高い」と送信したかどうかを決定する。そうでなければ、プログラ
ムは段階113に移って、合成状態メッセージ84でバッファが「高くない」(
NOT HIGH)と送信する。しかし段階111で平面Aのバッファが「高い」と送信
すれば、プログラムは段階114に移って、平面Bのバッファが「高い」と送信
したかどうかを決定する。そうであれば、プログラムは段階115に移って、合
成状態メッセージ84でバッファが「高い」と送信する。
しかし段階114で平面Bのバッファが「高い」と送信しなかった場合は、プ
ログラムは段階116に移って、所定の時間「X」より長い間、バッファが平面
Aからは「高い」、平面Bからは「高くない」と送信したかどうかを決定する。
そうでなかった場合は、プログラムは115に移って、バッファが「高い」と送
信する。バッファがXより長い間平面Aからは「高い」、平面Bからは「高くな
い」と送信した場合は、プログラムは段階113に移って、合成状態メッセージ
84でバッファが「高くない」と送信する。
段階112で平面Bからバッファが「高い」と送信した場合は、プログラムは
段階117に移って、Xより長い間、バッファが平面Bからは「高い」、平面A
からは「高くない」と送信したかどうかを決定する。そうでなければ、プログラ
ムは段階115に移って、バッファが「高い」と送信する。Xより長い間、バッ
ファが平面Bからは「高い」、平面Aからは「高くない」と送信した場合は、プ
ログラムは段階113に移って、合成状態メッセージ84でバッファが「高くな
い」と送信する。
前の決定に従って各バッファが「高い」または「高くない」と送信した後、プ
ログラムは段階118に移って、この送信したバッファがスイッチコア内の最後
の出力バッファであるかどうかを決定する。そうでなければ段階119でバッフ
ァ番号を次のバッファに増分し、プログラムは段階111に戻ってルーチンを再
び実行する。
しかし、段階118でバッファが最後のバッファであると決定した場合は、プ
ログラムは段階120に移って、状態メッセージが完了したことを報告する。
セルの流れの絞り手段と入力バッファをスイッチポートの上流の1つのアクセ
ス装置内に設ける実施態様では、この時点でセルの行先は分からない。分かるの
は、セルがどこに接続するかということだけである。このような場合は、各接続
にパケットスイッチへの入口コードを割り当てる方法を用いて処理する。このコ
ードをスイッチアクセスコード(SAC)と呼び、ここに接続するセルを絞りに
よる締め付けで止めるべきかどうかを確認するのに用いる。
本発明に用いる流れ制御機構を第12図に示す。非常に負荷の重い出力バッフ
ァに多数のデータセルを伝送することを避けるために、出力バッファの満杯の程
度を表す信号を、流れ制御を備える応用に簡単な方法で送って、アクセス装置ま
たはスイッチポートでセルのトラヒックを禁止する決定を迅速に行うことができ
るようにすることは非常に重要である。これは、スイッチアクセス状態(SAS
)
と呼ぶ24ビットの信号フィールドを用いることによって達成できる。スイッチ
の24の出力バッファはそれぞれ1つのデータビットに対応する。あるデータビ
ットを「0」に設定すると、負荷すなわち対応する出力バッファの占有度が低い
ことを意味し、そのビットを「1」に設定すると、負荷すなわち出力バッファの
占有度が高いことを意味する。SASはCBIすなわち直列インターフェース形
式で送信される。新しいSAS値は、各セル時間に送信する。
また流れ制御された各接続に、標準の接続を設定する一部として24ビットの
スイッチアクセスコード(SAC)を割り当てる。SACは、伝送する各データ
セル内に含まれるアドレスに関する情報を含む。SACはSASと同じようにし
て作る。すなわち「1」はセルを特定の出力に送ることを示し、「0」はセルを
対応する出力に送らないことを示す。
セルを流れ制御された接続で送る前に、SAC内のセルアドレスを優先する(
prevailing)SAS内のバッファ状態と比較する。この実施態様では、あるセル
を絞り手段により禁止するかどうかを、SACとSASの間の簡単な比較によっ
て決定する。比較を論理網で迅速に行えるよう設計する。2つのディジタルコー
ド化パラメータであるSACとSASをビット毎に比較して、ある特定のビット
が両パラメータにあった場合は、ヒットが発生したという。この意味は、セルを
その特定の接続に送ってはならないことである。この場合は、アドレスされた出
力バッファが使用可能であることをSASが示しかつ比較してもヒットが現れな
くなるまで、応用は入力バッファ内のセルを緩和する。比較してもヒットが現れ
ない場合は、セルは通常の方法で送ってよい。
第13図は、SASとSACを比較することにより1つの入力バッファで絞り
機能を実行するソフトウエアプログラムの流れ図である。段階131で、プログ
ラムは特定の入力バッファ内の列にある第1の情報セルの行先をチェックする。
段階132で、プログラムはその行先の出力バッファの状態をチェックする。段
階133で、アドレスされた出力バッファが「高い」、とバッファ状態メッセー
ジ84で送信したかどうかを決定する。出力バッファが「高い」場合は、そのセ
ル時間中はセルを送らず、プログラムは段階131に戻る。出力バッファ状態が
「高くない」場合はプログラムは段階134に移ってセルを送り、入力バッファ
内の次のセルを第1の位置に進める。そしてプログラムは段階131に戻って、
次のセル時間中にシーケンスを繰り返す。
同じ出力アドレスにメッセージを送る場合が多いデータソースにATMスイッ
チがリンクしている場合は、異なる実施態様を用いて入力バッファ内のHOL問
題を処理することができる。第13a図はパケットスイッチの別の実施態様を示
すブロック図で、このパケットスイッチは、ほとんどのメッセージを3つの異な
るアドレスに送るデータソースに接続したときに、入力バッファ内の列の頭(H
OL)問題を処理するのに用いることができる。あるソースがメッセージを3つ
の異なるアドレスに定期的に送る場合は、3つの入力バッファを並列に接続して
入力リンクを処理することができる。セルの行先に従って、セルを分類して異な
る入力バッファ151−153に入れる。従って、出力バッファ154−156
へのセルは、占有率が低い出力バッファに向かうセルを含む1つまたは複数の入
力バッファから引き抜くことができる。このようにして、リンクの第1セルによ
りアドレスされた出力バッファが満杯である場合、このリンクの第2または第3
のセルをリンクの中の他の1つの共通に用いられるアドレスに送ることができる
。
第14図は、並列に接続されたいくつかの入力バッファで絞り機能を実行する
ソフトウエアプログラムの流れ図である。段階141で、プログラムは全ての並
列入力バッファ内の第1セルの行先をチェックする。段階142で、プログラム
はこれらの行先の出力バッファの状態をチェックする。プログラムは段階143
に移って、アドレスされた出力バッファのどれかが「高くない」と送信したかど
うかを決定する。そうでなければ、そのセル時間中はセルは送らず、プログラム
は段階141に戻る。アドレスされた出力バッファが「高くない」と送信した場
合は、プログラムは段階144に移って、「高くない」出力バッファにアドレス
されたセルを送り、対応する入力バッファ内のセルを進めて、列の中の次のセル
を第1位置に移す。次にプログラムは段階141に戻って、次のセル時間中、シ
ーケンスを繰り返す。
ATMスイッチを通して情報セルを伝送するときは、スイッチコアと、スイッ
チポートと、応用の、3段階を通る。3段階全てにおいてSASに含まれる情報
を処理し、その結果が次のセルに影響を与える。従って処理の遅れは各段階で最
大1セル時間であり、全体で3セル時間である。
24リンクを出力バッファに伝送すると、この3セル時間の遅れの間に、72
セル(24x3)がバッファに入る時間がある。この時間中に、バッファは3セ
ルを外に出す。従って正味の追加は69セルである。出力バッファがあふれたた
めにセルが失われるということが起こらないようにするため、出力バッファを検
出した場所が70バッファより少ないときは大きなバッファ満杯を送信するよう
に、しきい値の値を設定する。
これまでの説明で本発明の動作と構造は明らかになったと思う。ここに図示し
説明した方法と装置とシステムは望ましいものとしたが、請求の範囲に規定され
ている本発明の精神と範囲から離れることなく、いろいろの変更や修正を行うこ
とができることは明らかである。
【手続補正書】特許法第184条の8
【提出日】1995年2月6日
【補正内容】
請求の範囲
1.入力側と出力側を備えるパケットスイッチを通る、入力通信リンクからの
データセルの流れを制御するシステムであって、
前記パケットスイッチの入力側に接続して、前記スイッチに入るデータセルの
流れを制御するアクセス装置であって、
複数のデータセルを保持する十分な容量を持つ常時開の入力バッファと、
前記入力バッファに接続し、前記入力バッファを閉じて前記入力バッファを
通るデータセルの流れを止める手段と、
を備えるアクセス装置と、
前記パケットスイッチの出力側に接続する出力バッファと、
前記出力バッファの満杯レベルを監視する手段と、
前記出力バッファの満杯レベルを前記アクセス装置に通信する手段と、ただし
前記アクセス装置は、前記通信手段に応答して前記入力バッファを閉じて前記入
力バッファを通るデータセルの流れを止めるもの、
を備えるシステム。
2.データセルの流れを選択的に止める前記手段は、所定のレベルを越える満
杯レベルを持つ出力バッファにアドレスされた入力データセルだけを止める手段
を含む、請求項27記載のシステム。
3.前記アクセス装置は、
前記入力データセル毎にアドレスされた出力バッファを決定する手段と、
前記入力データセル毎にアドレスされた出力バッファに従って入力データセル
を分類する手段と、
前記分類された入力データセルを前記並列の入力バッファの中の異なるバッフ
ァに入れる手段と、ただし各前記並列の入力バッファは前記出力バッファの中の
異なるバッファにアドレスされた入力データセルを記憶するもの、
を更に備える、請求項2記載のシステム。
4.各前記入力通信リンクは前記入力バッファの1つに接続する、請求項2記
載のシステム。
5.前記パケットスイッチは非同期転送モード(ATM)スイッチである、請
求項4記載のシステム。
6.前記ATMスイッチは少なくとも1つのスイッチポートと少なくとも1つ
のスイッチコアを備える、請求項5記載のシステム。
7.前記出力バッファを前記スイッチコア内に設ける、請求項6記載のシステ
ム。
8.前記アクセス装置を前記スイッチポート内に設ける、請求項7記載のシス
テム。
9.前記アクセス装置を前記スイッチポートの上流の、前記データの流れの中
に設ける、請求項7記載のシステム。
10.入力側と出力側を備えるパケットスイッチを通る、入力通信リンクからの
データセルの流れを制御する方法であって、
アクセス装置を前記パケットスイッチの入力側に接続し、ただし前記アクセス
装置は複数のデータセルを保持する十分な容量を持つ常時開の入力バッファと、
前記入力バッファに接続して、前記入力バッファを閉じて前記入力バッファを通
るデータセルの流れを止める手段とを備えるものであり、
出力バッファを前記パケットスイッチの出力側に接続し、
前記出力バッファの満杯レベルを監視し、
前記出力バッファの満杯レベルを前記アクセス装置に通信し、
前記入力バッファを閉じて前記入力バッファを通るデータセルの流れを止める
、段階を含む方法。
11.前記入力バッファを通るデータセルの流れを選択的に止める段階は、所定
のレベルを越える満杯レベルを持つ出力バッファにアドレスされた入力データセ
ルだけを止める、請求項28記載の方法。
12.前記入力データセル毎にアドレスされた出力バッファを決定し、
前記入力データセル毎にアドレスされた出力バッファに従って入力データセル
を分類し、
前記分類された入力データセルを前記並列の入力バッファの中の異なるバッフ
ァに入れ、ただし各前記並列の入力バッファは前記出力バッファの中の異なるバ
ッファにアドレスされた入力データセルを記憶する、
段階を更に含む、請求項11記載の方法。
13.前記アクセス装置を接続する段階は、各前記入力通信リンクを前記入力バ
ッファの1つに接続することを含む、請求項11記載の方法。
14.少なくとも1つのアクセス装置を前記パケットスイッチの入力側に接続す
る段階は、少なくとも1つのアクセス装置を非同期転送モード(ATM)スイッ
チに接続することを含む、請求項13記載の方法。
15.少なくとも1つのアクセス装置をATMスイッチに接続する段階は、少な
くとも1つのアクセス装置を、少なくとも1つのスイッチポートと少なくとも1
つのスイッチコアを備えるATMスイッチに接続することを含む、請求項14記
載の方法。
16.少なくとも1つの出力バッファを前記ATMスイッチの出力側に接続する
段階は、少なくとも1つの出力バッファを前記ATMスイッチの前記スイッチコ
アに接続することを含む、請求項15記載の方法。
17.少なくとも1つのアクセス装置を前記ATMスイッチに接続する段階は、
前記アクセス装置を前記ATMスイッチの前記スイッチポート内に設けることを
含む、請求項16記載の方法。
18.少なくとも1つのアクセス装置を前記ATMスイッチに接続する段階は、
前記アクセス装置を前記スイッチポートの上流の、前記データの流れの中に設け
ることを含む、請求項16記載の方法。
19.パケットスイッチを通るデータセルの流れを制御する方法であって、
複数の出力バッファと、複数の入力バッファを備えるアクセス装置とを備える
前記パケットスイッチを設け、
各前記出力バッファの満杯レベルを測定し、
各前記出力バッファの満杯レベルを所定のレベルと比較し、
出力バッファの満杯レベルの状態メッセージを作り、ただし前記状態メッセー
ジ内の各データビットは前記複数の出力バッファの中の異なるバッファに対応す
るものであり、状態メッセージを作る前記段階は、
前記対応する出力バッファの満杯レベルが前記所定のレベルを越えている場
合は前記状態メッセージ内の各前記データビットを第1値に設定し、
前記対応する出力バッファの満杯レベルが前記所定のレベルを越えていない
場合は前記状態メッセージ内の各前記データビットを第2値に設定する、
段階を更に含み、
前記状態メッセージを前記アクセス装置に送り、
アクセスメッセージを作り、ただし前記アクセスメッセージ内の各データビッ
トは前記複数の出力バッファの中の異なるバッファに対応するものであり、アク
セスメッセージを作る前記段階は、
前記対応する出力バッファが任意の前記入力バッファ内の第1データセルに
よりアドレスされている場合は、前記アクセスメッセージ内の各前記データビッ
トを前記第1値に設定し、
前記対応する出力バッファがどの前記入力バッファ内の第1データセルによ
ってもアドレスされていない場合は、前記アクセスメッセージ内の各前記データ
ビットを前記第2値に設定する、
段階を更に含み、
前記アクセスメッセージを前記状態メッセージとビット毎に比較し、
前記ビット毎の比較により前記第1データセルが前記所定のレベルを越える満
杯レベルを持つ出力バッファにアドレスされたことを示す場合は、各前記入力バ
ッファ内の第1データセルを保持し、
前記ビット毎の比較により前記第1データセルが前記所定のレベルを越えない
満杯レベルを持つ出力バッファにアドレスされたことを示す場合は、各前記入力
バッファ内の第1データセルを送る、
段階を含む方法。
20.パケットスイッチを通るデータセルの流れを制御する方法であって、
複数の出力バッファと、複数の入力バッファを備えるアクセス装置とを備える
前記パケットスイッチを設け、
各前記出力バッファの満杯レベルを測定し、
各前記出力バッファの満杯レベルを所定のレベルと比較し、
出力バッファの満杯レベルの状態メッセージを作り、ただし前記状態メッセー
ジ内の各データビットは前記出力バッファのグループに対応するものであり、状
態メッセージを作る前記段階は、
出力バッファの前記対応するグループ内の任意の出力バッファの満杯レベル
が前記所定のレベルを越えている場合は、前記状態メッセージ内の各前記データ
ビットを第1値に設定し、
出力バッファの前記対応するグループ内のどの出力バッファの満杯レベルも
前記所定のレベルを越えていない場合は前記状態メッセージ内の各前記データビ
ットを第2値に設定する、
段階を更に含み、
前記状態メッセージを前記アクセス装置に送り、
アクセスメッセージを作り、ただし前記アクセスメッセージ内の各データビッ
トは前記出力バッファのグループに対応するものであり、アクセスメッセージを
作る前記段階は、
出力バッファの前記対応するグループ内の任意の出力バッファが任意の前記
入力バッファ内の第1データセルによりアドレスされている場合は、前記アクセ
スメッセージ内の各前記データビットを前記第1値に設定し、
出力バッファの前記対応するグループ内のどの出力グループも前記入力バッ
ファ内の第1データセルによりアドレスされていない場合は、前記アクセスメッ
セージ内の各前記データビットを前記第2値に設定する、
段階を更に含み、
前記アクセスメッセージを前記状態メッセージとビット毎に比較し、
前記ビット毎の比較により前記第1データセルが前記所定のレベルを越える満
杯レベルを持つ少なくとも1つの出力バッファを持つ出力バッファのグループ内
の出力バッファにアドレスされたことを示す場合は、各前記入力バッファ内の第
1データセルを保持し、
前記ビット毎の比較により前記第1データセルが出力バッファのどの前記グル
ープも前記所定のレベルを越える満杯度を持たない出力バッファのグループ内の
出力バッファにアドレスされたことを示す場合は、各前記入力バッファ内の第1
データセルを送る、
段階を含む方法。
21.入力側と出力側を備えるパケットスイッチを通る、入力通信リンクからの
データセルの流れを制御するシステムであって、
前記パケットスイッチを前記入力通信リンクに接続する手段と、
前記パケットスイッチの入力側の前記データセルを記憶する手段と、ただし前
記入力記憶手段は複数のデータセルを記憶するのに十分な容量をそれぞれ持つ複
数の入力記憶装置を備えるものであり、
前記パケットスイッチの出力側の前記データセルを記憶する手段と、
前記出力記憶手段の満杯レベルを監視する手段と、
前記出力記憶手段の満杯レベルを前記入力記憶手段に通信する手段と、
前記入力記憶手段に接続し、前記通信手段に応答して前記入力記憶手段を通る
データセルの流れを止める手段と、
を備えるシステム。
22.前記パケットスイッチの出力側のデータセルを記憶する手段は複数の出力
記憶装置を備える、請求項21記載のシステム。
23.データセルの流れを止める前記手段は、所定のレベルを越える満杯レベル
を持つ出力記憶装置にアドレスされたデータセルだけを止める手段を備える、請
求項22記載のシステム。
24.前記パケットスイッチを前記入力通信リンクに接続する前記手段は、各前
記入力通信リンを並列に接続された複数の前記入力記憶装置に接続する手段を備
える、請求項23記載のシステム。
25.前記パケットスイッチの入力側の前記データセルを記憶する前記手段は、
前記データセルがアドレスされた出力記憶装置に従って入力データセルを分類
する手段と、
前記並列の入力記憶装置の中の異なる装置に前記分類されたデータセルを入れ
る手段と、ただし各前記並列の入力記憶装置は前記出力記憶装置の中の異なる装
置にアドレスされたデータセルを記憶するもの、
を備える、請求項24記載のシステム。
26.前記パケットスイッチを前記入力通信リンクに接続する前記手段は、各
前記入力通信リンクを前記入力記憶装置の1つに接続する手段を備える、請求項
21記載のシステム。
27.入力側と出力側を備えるパケットスイッチを通る、入力通信リンクからの
データセルの流れを制御するシステムであって、
前記パケットスイッチの入力側に接続して、前記スイッチに入る入力データセ
ルの流れを制御する複数のアクセス装置であって、
並列に接続し、前記入力通信リンクからのデータセルを受け、それぞれが複
数のデータセルを保持する十分な容量を持つ複数の常時開の入力バッファと、
前記入力バッファに接続して、前記入力バッファを通るデータセルの流れを
選択的に止める手段と、
を備える複数のアクセス装置と、
前記パケットスイッチの出力側に並列に接続する複数の出力バッファと、
各前記出力バッファの満杯レベルを監視する手段と、
各前記出力バッファの満杯レベルを前記アクセス装置に通信する手段と、前記
通信手段に応答して前記入力バッファを通るデータセルの流れを選択的に止める
手段と、
を備えるシステム。
28.入力側と出力側を備えるパケットスイッチを通る、入力通信リンクからの
データセルの流れを制御する方法であって、
複数のアクセス装置を前記パケットスイッチの入力側に接続して前記スイッチ
に入る入力データセルの流れを制御し、前記アクセス装置を接続する段階は、
複数のデータセルを保持する十分な容量を持つ複数の常時開の入力バッファ
を、前記入力通信リンクに並列に接続して前記入力通信リンクからデータセルを
受け、
前記入力バッファを通るデータセルの流れを選択的に止める手段を、前記入
力バッファに接続する、
段階を更に含み、
複数の出力バッファを前記パケットスイッチの出力側に並列に接続し、
各前記出力バッファの満杯レベルを監視し、
各前記出力バッファの満杯レベルを前記アクセス装置に通信し、
前記通信手段に応答して、前記入力バッファを通るデータセルの流れを選択的
に止める、
段階を含む方法。
Claims (1)
- 【特許請求の範囲】 1.入力側と出力側を備えるパケットスイッチを通る、入力通信リンクからの データセルの流れを制御するシステムであって、 前記パケットスイッチの入力側に接続して、前記スイッチに入るデータセルの 流れを制御するアクセス装置であって、 複数のデータセルを保持する十分な容量を持つ常時開の入力バッファと、 前記入力バッファに接続し、前記入力バッファを閉じて前記入力バッファを 通るデータセルの流れを止める手段と、 を備えるアクセス装置と、 前記パケットスイッチの出力側に接続する出力バッファと、 前記出力バッファの満杯レベルを監視する手段と、 前記出力バッファの満杯レベルを前記アクセス装置に通信する手段と、ただし 前記アクセス装置は、前記通信手段に応答して前記入力バッファを閉じて前記入 力バッファを通るデータセルの流れを止めるもの、 を備えるシステム。 2.データセルの流れを選択的に止める前記手段は、所定のレベルを越える満 杯レベルを持つ出力バッファにアドレスされた入力データセルだけを止める手段 を含む、請求項32記載のシステム。 3.前記アクセス装置は、 前記入力データセル毎にアドレスされた出力バッファを決定する手段と、 前記入力データセル毎にアドレスされた出力バッファに従って入力データセル を分類する手段と、 前記分類された入力データセルを前記並列の入力バッファの中の異なるバッフ ァに入れる手段と、ただし各前記並列の入力バッファは前記出力バッファの中の 異なるバッファにアドレスされた入力データセルを記憶するもの、 を更に備える、請求項2記載のシステム。 4.各前記入力通信リンクは前記入力バッファの1つに接続する、請求項2記 載のシステム。 5.前記パケットスイッチは非同期転送モード(ATM)スイッチである、請 求項4記載のシステム。 6.前記ATMスイッチは少なくとも1つのスイッチポートと少なくとも1つ のスイッチコアを備える、請求項5記載のシステム。 7.前記出力バッファを前記スイッチコア内に設ける、請求項6記載のシステ ム。 8.前記アクセス装置を前記スイッチポート内に設ける、請求項7記載のシス テム。 9.前記アクセス装置を前記スイッチポートの上流の、前記データの流れの中 に設ける、請求項7記載のシステム。 10.入力側と出力側を備えるパケットスイッチを通る、入力通信リンクからの データセルの流れを制御する方法であって、 アクセス装置を前記パケットスイッチの入力側に接続し、ただし前記アクセス 装置は複数のデータセルを保持する十分な容量を持つ常時開の入力バッファと、 前記入力バッファに接続して、前記入力バッファを閉じて前記入力バッファを通 るデータセルの流れを止める手段とを備えるものであり、 出力バッファを前記パケットスイッチの出力側に接続し、 前記出力バッファの満杯レベルを監視し、 前記出力バッファの満杯レベルを前記アクセス装置に通信し、 前記入力バッファを閉じて前記入力バッファを通るデータセルの流れを止める 、段階を含む方法。 11.前記入力データを選択的に閉じて前記入力バッファを通るデータセルの流 れを止める段階は、所定のレベルを越える満杯レベルを持つ出力バッファにアド レスされた入力データセルだけを止める、請求項33記載の方法。 12.前記入力データセル毎にアドレスされた出力バッファを決定し、 前記入力データセル毎にアドレスされた出力バッファに従って入力データセル を分類し、 前記分類された入力データセルを前記並列の入力バッファの中の異なるバッフ ァに入れ、ただし各前記並列の入力バッファは前記出力バッファの中の異なるバ ッファにアドレスされた入力データセルを記憶する、 段階を更に含む、請求項11記載の方法。 13.前記アクセス装置を接続する段階は、各前記入力通信リンクを前記入力バ ッファの1つに接続することを含む、請求項11記載の方法。 14.少なくとも1つのアクセス装置を前記パケットスイッチの入力側に接続す る段階は、少なくとも1つのアクセス装置を非同期転送モード(ATM)スイッ チに接続することを含む、請求項13記載の方法。 15.少なくとも1つのアクセス装置をATMスイッチに接続する段階は、少な くとも1つのアクセス装置を、少なくとも1つのスイッチポートと少なくとも1 つのスイッチコアを備えるATMスイッチに接続することを含む、請求項14記 載の方法。 16.少なくとも1つの出力バッファを前記ATMスイッチの出力側に接続する 段階は、少なくとも1つの出力バッファを前記ATMスイッチの前記スイッチコ アに接続することを含む、請求項15記載の方法。 17.少なくとも1つのアクセス装置を前記ATMスイッチに接続する段階は、 前記アクセス装置を前記ATMスイッチの前記スイッチポート内に設けることを 含む、請求項16記載の方法。 18.少なくとも1つのアクセス装置を前記ATMスイッチに接続する段階は、 前記アクセス装置を前記スイッチポートの上流の、前記データの流れの中に設け ることを含む、請求項16記載の方法。 19.パケットスイッチを通るデータセルの流れを制御する方法であって、 複数の出力バッファと、複数の入力バッファを備えるアクセス装置とを備える 前記パケットスイッチを設け、 各前記出力バッファの満杯レベルを測定し、 各前記出力バッファの満杯レベルを所定のレベルと比較し、 出力バッファの満杯レベルの状態メッセージを作り、ただし前記状態メッセー ジ内の各データビットは前記複数の出力バッファの中の異なるバッファに対応す るものであり、状態メッセージを作る前記段階は、 前記対応する出力バッファの満杯レベルが前記所定のレベルを越えている場 合は前記状態メッセージ内の各前記データビットを第1値に設定し、 前記対応する出力バッファの満杯レベルが前記所定のレベルを越えていない 場合は前記状態メッセージ内の各前記データビットを第2値に設定する、 段階を更に含み、 前記状態メッセージを前記アクセス装置に送り、 アクセスメッセージを作り、ただし前記アクセスメッセージ内の各データビッ トは前記複数の出力バッファの中の異なるバッファに対応するものであり、アク セスメッセージを作る前記段階は、 前記対応する出力バッファが任意の前記入力バッファ内の第1データセルに よりアドレスされている場合は、前記アクセスメッセージ内の各前記データビッ トを前記第1値に設定し、 前記対応する出力バッファがどの前記入力バッファ内の第1データセルによ ってもアドレスされていない場合は、前記アクセスメッセージ内の各前記データ ビットを前記第2値に設定する、 段階を更に含み、 前記アクセスメッセージを前記状態メッセージとビット毎に比較し、 前記ビット毎の比較により前記第1データセルが前記所定のレベルを越える満 杯レベルを持つ出力バッファにアドレスされたことを示す場合は、各前記入力バ ッファ内の第1データセルを保持し、 前記ビット毎の比較により前記第1データセルが前記所定のレベルを越えない 満杯レベルを持つ出力バッファにアドレスされたことを示す場合は、各前記入力 バッファ内の第1データセルを送る、 段階を含む方法。 20.パケットスイッチを通るデータセルの流れを制御する方法であって、 複数の出力バッファと、複数の入力バッファを備えるアクセス装置とを備える 前記パケットスイッチを設け、 各前記出力バッファの満杯レベルを測定し、 各前記出力バッファの満杯レベルを所定のレベルと比較し、 出力バッファの満杯レベルの状態メッセージを作り、ただし前記状態メッセー ジ内の各データビットは前記出力バッファのグループに対応するものであり、状 態メッセージを作る前記段階は、 出力バッファの前記対応するグループ内の任意の出力バッファの満杯レベル が前記所定のレベルを越えている場合は、前記状態メッセージ内の各前記データ ビットを第1値に設定し、 出力バッファの前記対応するグループ内のどの出力バッファの満杯レベルも 前記所定のレベルを越えていない場合は前記状態メッセージ内の各前記データビ ットを第2値に設定する、 段階を更に含み、 前記状態メッセージを前記アクセス装置に送り、 アクセスメッセージを作り、ただし前記アクセスメッセージ内の各データビッ トは前記出力バッファのグループに対応するものであり、アクセスメッセージを 作る前記段階は、 出力バッファの前記対応するグループ内の任意の出力バッファが任意の前記 入力バッファ内の第1データセルによりアドレスされている場合は、前記アクセ スメッセージ内の各前記データビットを前記第1値に設定し、 出力バッファの前記対応するグループ内のどの出力グループも前記入力バッ ファ内の第1データセルによりアドレスされていない場合は、前記アクセスメッ セージ内の各前記データビットを前記第2値に設定する、 段階を更に含み、 前記アクセスメッセージを前記状態メッセージとビット毎に比較し、 前記ビット毎の比較により前記第1データセルが前記所定のレベルを越える満 杯レベルを持つ少なくとも1つの出力バッファを持つ出力バッファのグループ内 の出力バッファにアドレスされたことを示す場合は、各前記入力バッファ内の第 1データセルを保持し、 前記ビット毎の比較により前記第1データセルが出力バッファのどの前記グル ープも前記所定のレベルを越える満杯度を持たない出力バッファのグループ内の 出力バッファにアドレスされたことを示す場合は、各前記入力バッファ内の第1 データセルを送る、 段階を含む方法。 21.1対の冗長なスイッチコア平面に接続する複数の出力バッファを備える非 同期転送モード(ATM)スイッチにおいて、前記出力バッファの満杯レベルの 合成状態メッセージを作る方法であって、 各スイッチコア平面内の各前記出力バッファの満杯レベルを測定し、 各前記出力バッファの満杯レベルを所定のレベルと比較し、 各スイッチコア平面において出力バッファの満杯レベルの状態メッセージを作 り、ただし前記状態メッセージ内の各データビットは前記複数の出力バッファの 中の異なるバッファに対応するものであり、状態メッセージを作る前記段階は、 前記対応する出力バッファの満杯レベルが前記所定のレベルを越えている場 合は、前記状態メッセージ内の各前記データビットを第1値に設定し、 前記対応する出力バッファの満杯レベルが前記所定のレベルを越えていない 場合は、前記状態メッセージ内の各前記データビットを第2値に設定する、 段階を更に含み、 前記状態メッセージを各前記スイッチコア平面から、前記状態メッセージのビ ット毎の比較を行う冗長終了回路に送り、 前記ビット毎の比較から合成状態メッセージを作り、ただし前記合成状態メッ セージ内の各データビットは前記複数の出力バッファの中の異なるバッファに対 応するものであり、合成状態メッセージを作る前記段階は、 前記データビットの値が前記スイッチコア平面のどちらかからの状態メッセ ージ内の前記第1値であった場合は、前記合成状態メッセージ内の各前記データ ビットを前記第1値に設定し、 前記データビットの値が前記スイッチコア平面の両方からの状態メッセージ 内の前記第2値であった場合は、前記合成状態メッセージの各前記データビット を前記第2値に設定する、 段階を更に含む、 段階を含む方法。 22.非同期転送モード(ATM)スイッチの1対の冗長なスイッチコア平面内 にある複数の出力バッファの満杯レベルの合成状態メッセージを作る方法であ って、 各前記スイッチコア平面内の各前記出力バッファの満杯レベルを測定し、 各前記出力バッファの満杯レベルを所定のレベルと比較し、 各スイッチコア平面において出力バッファの満杯レベルの状態メッセージを作 り、ただし前記状態メッセージ内の各データビットは前記出力バッファの異なる グループに対応するものであり、状態メッセージを作る前記段階は、 出力バッファの前記対応するグループ内の任意の出力バッファの満杯レベル が前記所定のレベルを越えている場合は、前記状態メッセージ内の各前記データ ビットを第1値に設定し、 出力バッファの前記対応するグループ内の全ての出力バッファの満杯レベル が前記所定のレベルを越えていない場合は、前記状態メッセージ内の各前記デー タビットを第2値に設定する、 段階を更に含み、 前記状態メッセージを各前記スイッチコア平面から、前記状態メッセージのビ ット毎の比較を行う冗長終了回路に送り、 前記ビット毎の比較から合成状態メッセージを作り、ただし前記合成状態メッ セージ内の各データビットは前記出力バッファの異なるグループに対応するもの であり、合成状態メッセージを作る前記段階は、 前記データビットの値が前記スイッチコア平面のどちらかからの状態メッセ ージ内の前記第1値であった場合は、前記合成状態メッセージ内の各前記データ ビットを前記第1値に設定し、 前記データビットの値が前記スイッチコア平面の両方からの状態メッセージ 内の前記第2値であった場合は、前記合成状態メッセージの各前記データビット を前記第2値に設定する、 段階を更に含む、 段階を含む方法。 23.入力側と出力側を備えるパケットスイッチを通る、入力通信リンクからの データセルの流れを制御するシステムであって、 前記パケットスイッチを前記入力通信リンクに接続する手段と、 前記パケットスイッチの入力側の前記データセルを記憶する手段と、ただし前 記入力記憶手段は複数のデータセルを記憶するのに十分な容量をそれぞれ持つ複 数の入力記憶装置を備えるものであり、 前記パケットスイッチの出力側の前記データセルを記憶する手段と、 前記出力記憶手段の満杯レベルを監視する手段と、 前記出力記憶手段の満杯レベルを前記入力記憶手段に通信する手段と、 前記入力記憶手段に接続し、前記通信手段に応答して前記入力記憶手段を通る データセルの流れを止める手段と、 を備えるシステム。 24.前記パケットスイッチの出力側のデータセルを記憶する手段は複数の出力 記憶装置を備える、請求項23記載のシステム。 25.データセルの流れを止める前記手段は、所定のレベルを越える満杯レベル を持つ出力記憶装置にアドレスされたデータセルだけを止める手段を備える、請 求項24記載のシステム。 26.前記パケットスイッチを前記入力通信リンクに接続する前記手段は、各前 記入力通信リンを並列に接続された複数の前記入力記憶装置に接続する手段を備 える、請求項25記載のシステム。 27.前記パケットスイッチの入力側の前記データセルを記憶する前記手段は、 前記データセルがアドレスされた出力記憶装置に従って入力データセルを分類 する手段と、 前記並列の入力記憶装置の中の異なる装置に前記分類されたデータセルを入れ る手段と、ただし各前記並列の入力記憶装置は前記出力記憶装置の中の異なる装 置にアドレスされたデータセルを記憶するもの、 を備える、請求項26記載のシステム。 28.前記パケットスイッチを前記入力通信リンクに接続する前記手段は、各前 記入力通信リンクを前記入力記憶装置の1つに接続する手段を備える、請求項2 3記載のシステム。 29.入力側と出力側を備えるパケットスイッチを通る、入力通信リンクからの データセルの流れを制御するシステムであって、 前記パケットスイッチの入力側に接続して、前記スイッチに入る入力データセ ルの流れを制御する複数のアクセス装置であって、 並列に接続し、前記入力通信リンクからのデータセルを受け、それぞれが複 数のデータセルを保持する十分な容量を持つ複数の常時開の入力バッファと、 前記入力バッファに接続して、前記入力バッファを選択的に閉じて前記閉じ た入力バッファを通るデータセルの流れを止める手段と、 を備える複数のアクセス装置と、 前記パケットスイッチの出力側に並列に接続する複数の出力バッファと、 各前記出力バッファの満杯レベルを監視する手段と、 各前記出力バッファの満杯レベルを前記アクセス装置に通信する手段と、ただ し前記アクセス装置は、前記通信手段に応答して前記入力バッファを選択的に閉 じて前記入力バッファを通るデータセルの流れを止めるもの、 を備えるシステム。 30.入力側と出力側を備えるパケットスイッチを通る、入力通信リンクからの データセルの流れを制御する方法であって、 複数のアクセス装置を前記パケットスイッチの入力側に接続して前記スイッチ に入る入力データセルの流れを制御し、前記アクセス装置を接続する段階は、 複数のデータセルを保持する十分な容量を持つ複数の常時開の入力バッファ を、前記入力通信リンクに並列に接続して前記入力通信リンクからデータセルを 受け、 前記入力バッファを選択的に閉じて前記閉じた入力バッファを通るデータセ ルの流れを止める手段を、前記入力バッファに接続する、 段階を更に含み、 複数の出力バッファを前記パケットスイッチの出力側に並列に接続し、 各前記出力バッファの満杯レベルを監視し、 各前記出力バッファの満杯レベルを前記アクセス装置に通信し、 前記通信手段に応答して、前記入力バッファを選択的に閉じて前記入力バッフ ァを通るデータセルの流れを止める、 段階を含む方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US99051192A | 1992-12-15 | 1992-12-15 | |
US990,511 | 1992-12-15 | ||
PCT/SE1993/001045 WO1994014266A1 (en) | 1992-12-15 | 1993-12-03 | Flow control system for packet switches |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08504554A true JPH08504554A (ja) | 1996-05-14 |
Family
ID=25536234
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6514051A Pending JPH08504554A (ja) | 1992-12-15 | 1993-12-03 | パケットスイッチの流れ制御システム |
Country Status (12)
Country | Link |
---|---|
US (1) | US5493566A (ja) |
EP (1) | EP0674821B1 (ja) |
JP (1) | JPH08504554A (ja) |
KR (1) | KR100329014B1 (ja) |
CN (1) | CN1050250C (ja) |
AU (1) | AU693427B2 (ja) |
BR (1) | BR9307651A (ja) |
DE (1) | DE69330407D1 (ja) |
FI (1) | FI952928A (ja) |
MX (1) | MX9306994A (ja) |
NO (1) | NO952350L (ja) |
WO (1) | WO1994014266A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020524954A (ja) * | 2017-06-23 | 2020-08-20 | 華為技術有限公司Huawei Technologies Co.,Ltd. | データ処理方法および装置ならびにスイッチングデバイス |
Families Citing this family (130)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5901140A (en) * | 1993-10-23 | 1999-05-04 | International Business Machines Corporation | Selective congestion control mechanism for information networks |
US6151301A (en) * | 1995-05-11 | 2000-11-21 | Pmc-Sierra, Inc. | ATM architecture and switching element |
JP2550913B2 (ja) * | 1994-06-15 | 1996-11-06 | 日本電気株式会社 | 出力バッファ型atmスイッチ |
AUPM699394A0 (en) * | 1994-07-25 | 1994-08-18 | Curtin University Of Technology | Link level controlled access to available asynchronous network service |
US5699520A (en) * | 1994-08-25 | 1997-12-16 | Hewlett-Packard Company | Flow control apparatus and method for a computer interconnect using adaptive credits and flow control tags |
JP3606941B2 (ja) * | 1995-03-23 | 2005-01-05 | 株式会社東芝 | フロー制御装置及びフロー制御方法 |
US5568470A (en) * | 1995-04-28 | 1996-10-22 | Digital Equipment Corporation | Method for controlled-latency transfer of transmitt ATM traffic and synchronous feedback over a physical interface |
EP0748087A1 (en) * | 1995-06-09 | 1996-12-11 | International Business Machines Corporation | Access control system for a shared buffer |
AU6762096A (en) * | 1995-07-19 | 1997-02-18 | Ascom Nexion Inc. | Multipoint-to-point arbitration in a network switch |
AU6712596A (en) * | 1995-07-19 | 1997-02-18 | Ascom Nexion Inc. | Allocated and dynamic switch flow control |
US6141346A (en) | 1995-07-19 | 2000-10-31 | Fujitsu Network Communications, Inc. | Point-to-multipoint transmission using subqueues |
JPH0974420A (ja) * | 1995-09-06 | 1997-03-18 | Fujitsu Ltd | 帯域制御方式 |
JPH11512583A (ja) | 1995-09-14 | 1999-10-26 | フジツウ ネットワーク コミュニケーションズ,インコーポレイテッド | 広域atm網内のバッファ割付用送信側制御式フロー制御 |
US5687324A (en) * | 1995-11-08 | 1997-11-11 | Advanced Micro Devices, Inc. | Method of and system for pre-fetching input cells in ATM switch |
SE508050C2 (sv) * | 1995-11-09 | 1998-08-17 | Ericsson Telefon Ab L M | Anordning och förfarande vid paketförmedling |
EP0861563A4 (en) * | 1995-11-17 | 2001-04-04 | Next Level Comm | MECHANISM FOR CELL ASSIGNMENT |
US5777987A (en) * | 1995-12-29 | 1998-07-07 | Symbios, Inc. | Method and apparatus for using multiple FIFOs to improve flow control and routing in a communications receiver |
JP2000517488A (ja) | 1996-01-16 | 2000-12-26 | フジツウ ネットワーク コミュニケーションズ,インコーポレイテッド | Atm網用の信頼性と柔軟性のあるマルチキャスト機構 |
FI960382A (fi) * | 1996-01-26 | 1997-07-27 | Nokia Telecommunications Oy | Menetelmä pakettimuotoisen yhteyden toteuttamiseksi |
JP2929991B2 (ja) * | 1996-01-29 | 1999-08-03 | 日本電気株式会社 | 最適化クレジット制御方法 |
US5884297A (en) * | 1996-01-30 | 1999-03-16 | Telefonaktiebolaget L M Ericsson (Publ.) | System and method for maintaining a table in content addressable memory using hole algorithms |
US5991296A (en) * | 1996-02-22 | 1999-11-23 | Fujitsu, Ltd. | Crossbar switch and method with reduced voltage swing and no internal blocking data path |
SE508284C2 (sv) * | 1996-03-15 | 1998-09-21 | Ericsson Telefon Ab L M | Metod och anordning för flödesstyrning i paketförmedlande nät |
US5906658A (en) * | 1996-03-19 | 1999-05-25 | Emc Corporation | Message queuing on a data storage system utilizing message queuing in intended recipient's queue |
US5822300A (en) * | 1996-04-02 | 1998-10-13 | Compaq Computer Corporation | Congestion management scheme |
JP3473262B2 (ja) * | 1996-04-05 | 2003-12-02 | 株式会社日立製作所 | パケット通信装置 |
DK174882B1 (da) * | 1996-04-12 | 2004-01-19 | Tellabs Denmark As | Fremgangsmåde og netværkselement til overførsel af datapakker i et teletransmissionsnetværk |
US6222822B1 (en) * | 1996-04-23 | 2001-04-24 | Cisco Systems, Incorporated | Method for optimizing a digital transmission network operation through transient error monitoring and control and system for implementing said method |
US5864539A (en) * | 1996-05-06 | 1999-01-26 | Bay Networks, Inc. | Method and apparatus for a rate-based congestion control in a shared memory switch |
CA2253853A1 (en) * | 1996-05-10 | 1997-12-04 | Fujitsu Network Communications, Inc. | Method and apparatus for enabling flow control over multiple networks having disparate flow control capability |
US5787084A (en) * | 1996-06-05 | 1998-07-28 | Compaq Computer Corporation | Multicast data communications switching system and associated method |
US5862138A (en) * | 1996-07-15 | 1999-01-19 | Northern Telecom Limited | Adaptive routing in a multiple network communication system |
US5748905A (en) | 1996-08-30 | 1998-05-05 | Fujitsu Network Communications, Inc. | Frame classification using classification keys |
US6052376A (en) * | 1996-12-30 | 2000-04-18 | Hyundai Electronics America | Distributed buffering system for ATM switches |
JPH10289180A (ja) * | 1997-02-12 | 1998-10-27 | Canon Inc | 通信処理装置及び方法 |
SE516249C2 (sv) * | 1997-02-19 | 2001-12-10 | Ericsson Telefon Ab L M | Flödeskontroll vid switching |
SE510170C2 (sv) * | 1997-05-16 | 1999-04-26 | Ericsson Telefon Ab L M | Metod och anordning för styrning av datapaketflöde medelst baktrycksmeddelande |
KR100216371B1 (ko) | 1997-06-30 | 1999-08-16 | 윤종용 | 고장 감내형 대용량 ATM 스위치 및 2nXn 다중화스위치에서의 셀프라우팅 방법 |
IL121519A (en) * | 1997-08-11 | 2000-09-28 | Madge Networks Israel Ltd | ATM switches |
US6018515A (en) * | 1997-08-19 | 2000-01-25 | Ericsson Messaging Systems Inc. | Message buffering for prioritized message transmission and congestion management |
KR100246627B1 (ko) | 1997-08-27 | 2000-03-15 | 정선종 | 트래픽 흐름제어 및 감시기능을 갖는 멀티채널 패킷 스위칭 장치 |
US6240067B1 (en) | 1997-10-06 | 2001-05-29 | Ericsson Messaging Systems Inc. | Method and apparatus for managing control messages in a communication system |
JP3566047B2 (ja) * | 1997-10-17 | 2004-09-15 | 富士通株式会社 | ネットワークシステム及び通信装置 |
US6389022B1 (en) | 1997-10-25 | 2002-05-14 | Samsung Electronics, Co., Ltd. | Method for controlling the asynchronous transfer mode call in an ATM switching system |
SE511114C2 (sv) * | 1997-12-10 | 1999-08-09 | Ericsson Telefon Ab L M | Metod vid processor, samt processor anpassad att verka enligt metoden |
EP1036483B1 (en) | 1997-12-11 | 2006-08-30 | Telefonaktiebolaget LM Ericsson (publ) | Redundancy termination for dynamic fault isolation |
US6747954B1 (en) * | 1997-12-19 | 2004-06-08 | Telefonaktiebolaget Lm Ericsson (Publ) | Asynchronous transfer mode switch providing pollstate status information |
US6563837B2 (en) * | 1998-02-10 | 2003-05-13 | Enterasys Networks, Inc. | Method and apparatus for providing work-conserving properties in a non-blocking switch with limited speedup independent of switch size |
US6865154B1 (en) | 1998-01-12 | 2005-03-08 | Enterasys Networks, Inc. | Method and apparatus for providing bandwidth and delay guarantees in combined input-output buffered crossbar switches that implement work-conserving arbitration algorithms |
JP3456398B2 (ja) * | 1998-02-02 | 2003-10-14 | 日本電気株式会社 | プロセッサ間ネットワークのフロー制御方法および装置 |
EP0961442B1 (en) * | 1998-05-29 | 2004-09-29 | International Business Machines Corporation | Switching architecture comprising two switch fabrics |
US6529518B1 (en) * | 1998-06-11 | 2003-03-04 | Sun Microsystems, Inc. | Method and apparatus for providing a network interface |
US6252849B1 (en) * | 1998-06-30 | 2001-06-26 | Sun Microsystems, Inc. | Flow control using output port buffer allocation |
US6667985B1 (en) | 1998-10-28 | 2003-12-23 | 3Com Technologies | Communication switch including input bandwidth throttling to reduce output congestion |
GB9823489D0 (en) * | 1998-10-28 | 1998-12-23 | 3Com Technologies Ltd | Communication switch including input bandwidth throttling to reduce output congestion |
US7480242B2 (en) * | 1998-11-24 | 2009-01-20 | Pluris, Inc. | Pass/drop apparatus and method for network switching node |
US20040042400A1 (en) * | 1998-12-18 | 2004-03-04 | Telefonaktiebolaget Lm Ericsson | Connection admission control based on bandwidth and buffer usage |
US6636523B1 (en) * | 1999-01-27 | 2003-10-21 | Advanced Micro Devices, Inc. | Flow control using rules queue monitoring in a network switching system |
US6204846B1 (en) | 1999-02-16 | 2001-03-20 | International Business Machines Corporation | Data set user interface control for use in accessing information in a computer |
US6628646B1 (en) | 1999-05-14 | 2003-09-30 | Nortel Networks Limited | Programmable multicast scheduling for a network device |
US6661788B2 (en) * | 1999-05-14 | 2003-12-09 | Nortel Networks Limited | Multicast scheduling for a network device |
US6477169B1 (en) | 1999-05-14 | 2002-11-05 | Nortel Networks Limited | Multicast and unicast scheduling for a network device |
US6519225B1 (en) * | 1999-05-14 | 2003-02-11 | Nortel Networks Limited | Backpressure mechanism for a network device |
US6993018B1 (en) | 1999-08-03 | 2006-01-31 | Telefonaktiebolaget Lm Ericsson (Publ) | Priority signaling for cell switching |
US7911960B1 (en) * | 1999-08-13 | 2011-03-22 | International Business Machines Corporation | Delayed-start method for minimizing internal switch congestion |
US6408348B1 (en) | 1999-08-20 | 2002-06-18 | International Business Machines Corporation | System, method, and program for managing I/O requests to a storage device |
US6597699B1 (en) * | 1999-09-28 | 2003-07-22 | Telefonaktiebolaget Lm Ericsson (Publ) | Quality of service management in a packet data router system having multiple virtual router instances |
EP1228663A1 (en) * | 1999-11-05 | 2002-08-07 | Nokia Corporation | A method for predicting a fill-up level of a buffer in an atm network element |
EP1133110B1 (en) * | 2000-03-06 | 2006-06-21 | International Business Machines Corporation | Switching device and method |
US6674721B1 (en) * | 2000-03-07 | 2004-01-06 | Cisco Technology, Inc. | Method and apparatus for scheduling packets being sent from a component of a packet switching system |
US6735173B1 (en) * | 2000-03-07 | 2004-05-11 | Cisco Technology, Inc. | Method and apparatus for accumulating and distributing data items within a packet switching system |
US6856595B1 (en) * | 2000-05-19 | 2005-02-15 | Mosaid Technologies, Inc. | Method and apparatus for providing input back pressure in an output buffered switch |
US6466541B1 (en) | 2000-05-31 | 2002-10-15 | Fujitsu Network Communications, Inc. | Cell pacing on a network link employing a rate-based flow control protocol with underlying credit-based flow control mechanisms |
US6452903B1 (en) | 2000-05-31 | 2002-09-17 | Fujitsu Network Communications, Inc. | Network switch supporting rate-based and credit-based flow control mechanisms on a link-by-link basis |
ATE375048T1 (de) * | 2000-08-22 | 2007-10-15 | Alcatel Lucent | Kommunikationsverfahren, verwandtes pufferspeicherelement und leitungsabschlusselement |
US6694390B1 (en) * | 2000-09-11 | 2004-02-17 | Intel Corporation | Managing bus transaction dependencies |
US7061868B1 (en) | 2000-10-25 | 2006-06-13 | Switchcore, Ab | Method for flow control in a switch and a switch controlled thereby |
US6965565B1 (en) * | 2001-01-19 | 2005-11-15 | 3Com Corporation | System and method for communicating an event status across a data channel |
US20020141427A1 (en) * | 2001-03-29 | 2002-10-03 | Mcalpine Gary L. | Method and apparatus for a traffic optimizing multi-stage switch fabric network |
US6947381B2 (en) * | 2001-04-30 | 2005-09-20 | Network Physics, Inc. | Method for reducing packet loss by phase transition identification in communication networks |
US7016305B1 (en) * | 2001-06-27 | 2006-03-21 | Cisco Technology, Inc | Method and apparatus for distributing information within a packet switching system |
JP3908483B2 (ja) * | 2001-06-28 | 2007-04-25 | 富士通株式会社 | 通信装置 |
US20030072326A1 (en) * | 2001-08-14 | 2003-04-17 | Mehdi Alasti | Method and apparatus for parallel, weighted arbitration scheduling for a switch fabric |
US6757246B2 (en) | 2001-08-14 | 2004-06-29 | Pts Corporation | Method and apparatus for weighted arbitration scheduling separately at the input ports and the output ports of a switch fabric |
US20030235215A1 (en) * | 2002-03-28 | 2003-12-25 | Carrel John Robert | Apparatus and method for aggregation and transportation for plesiosynchronous framing oriented data formats |
US6859437B2 (en) * | 2002-11-05 | 2005-02-22 | Nortel Networks Limited | Method and system for extending the reach of a data communication channel using a flow control interception device |
US7349416B2 (en) * | 2002-11-26 | 2008-03-25 | Cisco Technology, Inc. | Apparatus and method for distributing buffer status information in a switching fabric |
US7324460B2 (en) | 2002-11-28 | 2008-01-29 | International Business Machines Corporation | Event-driven flow control for a very high-speed switching node |
US7782778B2 (en) * | 2002-12-24 | 2010-08-24 | Samir Satish Sheth | Apparatus and method for fibre channel distance extension embedded within an optical transport system |
US7656905B2 (en) * | 2002-12-24 | 2010-02-02 | Samir Sheth | Apparatus and method for aggregation and transportation of gigabit ethernet and other packet based data formats |
US7127568B2 (en) * | 2003-01-23 | 2006-10-24 | Hitachi, Ltd. | Throttling in storage systems |
US7535836B2 (en) * | 2003-02-12 | 2009-05-19 | Broadcom Corporation | Method and system to provide word-level flow control using spare link bandwidth |
US20050138238A1 (en) * | 2003-12-22 | 2005-06-23 | James Tierney | Flow control interface |
US7729259B1 (en) * | 2004-01-20 | 2010-06-01 | Cisco Technology, Inc. | Reducing latency jitter in a store-and-forward buffer for mixed-priority traffic |
CN1820469B (zh) * | 2004-02-09 | 2010-04-07 | 捷讯研究有限公司 | 与流控制过程相关联的无线网络操作的控制方法和装置 |
US8018851B1 (en) * | 2004-06-30 | 2011-09-13 | Marvell Israel (Misl) Ltd. | Flow control for multiport PHY |
US7453810B2 (en) * | 2004-07-27 | 2008-11-18 | Alcatel Lucent | Method and apparatus for closed loop, out-of-band backpressure mechanism |
DE102004038213A1 (de) * | 2004-08-05 | 2006-03-16 | Robert Bosch Gmbh | Verfahren und Vorrichtung zum Zugriff auf Daten eines Botschaftsspeichers eines Kommunikationsbausteins |
US20060056424A1 (en) * | 2004-09-15 | 2006-03-16 | Yolin Lih | Packet transmission using output buffer |
EP1662715A1 (en) * | 2004-11-29 | 2006-05-31 | Siemens Aktiengesellschaft | Method and apparatus for providing ingress traffic shaping |
US7525978B1 (en) | 2005-04-15 | 2009-04-28 | Altera Corporation | Method and apparatus for scheduling in a packet buffering network |
FR2890766B1 (fr) * | 2005-09-12 | 2007-11-30 | Arteris Sa | Systeme et procede de communication asynchrone sur circuit, entre des sous-circuits synchrones |
US7852764B2 (en) * | 2006-09-20 | 2010-12-14 | Panasonic Corporation | Relay transmission device and relay transmission method |
ES2620472T5 (es) | 2006-10-18 | 2020-07-09 | Ionis Pharmaceuticals Inc | Compuestos antisentido |
WO2008089514A1 (en) * | 2007-01-24 | 2008-07-31 | Vaughan William Wittorff | Control of data in communication networks |
US8248941B2 (en) * | 2008-02-01 | 2012-08-21 | Nokia Siemens Networks Oy | Method, apparatus and computer program for uplink scheduling in a network that employs relay nodes |
US8625624B1 (en) * | 2008-06-13 | 2014-01-07 | Cisco Technology, Inc. | Self-adjusting load balancing among multiple fabric ports |
WO2010103610A1 (ja) * | 2009-03-09 | 2010-09-16 | 富士通株式会社 | 情報処理装置 |
US8644139B2 (en) * | 2010-04-26 | 2014-02-04 | International Business Machines Corporation | Priority based flow control within a virtual distributed bridge environment |
US9660940B2 (en) | 2010-12-01 | 2017-05-23 | Juniper Networks, Inc. | Methods and apparatus for flow control associated with a switch fabric |
EP2673361B1 (en) | 2011-02-08 | 2016-04-13 | Ionis Pharmaceuticals, Inc. | Oligomeric compounds comprising bicyclic nucleotides and uses thereof |
US9021156B2 (en) | 2011-08-31 | 2015-04-28 | Prashanth Nimmala | Integrating intellectual property (IP) blocks into a processor |
US8930602B2 (en) | 2011-08-31 | 2015-01-06 | Intel Corporation | Providing adaptive bandwidth allocation for a fixed priority arbiter |
US8711875B2 (en) * | 2011-09-29 | 2014-04-29 | Intel Corporation | Aggregating completion messages in a sideband interface |
US8805926B2 (en) | 2011-09-29 | 2014-08-12 | Intel Corporation | Common idle state, active state and credit management for an interface |
US8929373B2 (en) | 2011-09-29 | 2015-01-06 | Intel Corporation | Sending packets with expanded headers |
US8874976B2 (en) | 2011-09-29 | 2014-10-28 | Intel Corporation | Providing error handling support to legacy devices |
US8713240B2 (en) | 2011-09-29 | 2014-04-29 | Intel Corporation | Providing multiple decode options for a system-on-chip (SoC) fabric |
US8775700B2 (en) | 2011-09-29 | 2014-07-08 | Intel Corporation | Issuing requests to a fabric |
US8713234B2 (en) | 2011-09-29 | 2014-04-29 | Intel Corporation | Supporting multiple channels of a single interface |
US9053251B2 (en) | 2011-11-29 | 2015-06-09 | Intel Corporation | Providing a sideband message interface for system on a chip (SoC) |
EP2839006B1 (en) | 2012-04-20 | 2018-01-03 | Ionis Pharmaceuticals, Inc. | Oligomeric compounds comprising bicyclic nucleotides and uses thereof |
US9557999B2 (en) | 2012-06-15 | 2017-01-31 | Apple Inc. | Loop buffer learning |
US9753733B2 (en) * | 2012-06-15 | 2017-09-05 | Apple Inc. | Methods, apparatus, and processors for packing multiple iterations of loop in a loop buffer |
US9391910B2 (en) * | 2012-07-20 | 2016-07-12 | Cisco Technology, Inc. | Smart pause for distributed switch fabric system |
US9695418B2 (en) | 2012-10-11 | 2017-07-04 | Ionis Pharmaceuticals, Inc. | Oligomeric compounds comprising bicyclic nucleosides and uses thereof |
US9471322B2 (en) | 2014-02-12 | 2016-10-18 | Apple Inc. | Early loop buffer mode entry upon number of mispredictions of exit condition exceeding threshold |
JP2015216618A (ja) * | 2014-04-25 | 2015-12-03 | 富士通株式会社 | 帯域制御装置及び帯域制御方法 |
US10911261B2 (en) | 2016-12-19 | 2021-02-02 | Intel Corporation | Method, apparatus and system for hierarchical network on chip routing |
US10846126B2 (en) | 2016-12-28 | 2020-11-24 | Intel Corporation | Method, apparatus and system for handling non-posted memory write transactions in a fabric |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0683261B2 (ja) * | 1987-05-26 | 1994-10-19 | 富士通株式会社 | ヘッダ駆動形パケット交換機 |
DE3743685A1 (de) * | 1987-12-23 | 1989-07-06 | Philips Patentverwaltung | Koppelfeld und koppelfeldsteuerung fuer ein vermittlungssystem |
JP2540930B2 (ja) * | 1988-02-19 | 1996-10-09 | 日本電気株式会社 | 輻輳制御装置 |
JP2753294B2 (ja) * | 1988-12-23 | 1998-05-18 | 株式会社日立製作所 | パケット輻輳制御方法およびパケット交換装置 |
NL8901171A (nl) * | 1989-05-10 | 1990-12-03 | At & T & Philips Telecomm | Werkwijze voor het samenvoegen van twee datacelstromen tot een datacelstroom, en atd-multiplexer voor toepassing van deze werkwijze. |
US4993025A (en) * | 1989-11-21 | 1991-02-12 | Picker International, Inc. | High efficiency image data transfer network |
JP2964457B2 (ja) * | 1989-12-05 | 1999-10-18 | 株式会社日立製作所 | 通信処理装置 |
US5253248A (en) * | 1990-07-03 | 1993-10-12 | At&T Bell Laboratories | Congestion control for connectionless traffic in data networks via alternate routing |
US5165021A (en) * | 1991-01-18 | 1992-11-17 | Racal-Datacom, Inc. | Transmit queue with loadsheding |
US5168492A (en) * | 1991-04-11 | 1992-12-01 | Northern Telecom Limited | Rotating-access ATM-STM packet switch |
-
1993
- 1993-11-09 MX MX9306994A patent/MX9306994A/es not_active IP Right Cessation
- 1993-12-03 AU AU57230/94A patent/AU693427B2/en not_active Ceased
- 1993-12-03 JP JP6514051A patent/JPH08504554A/ja active Pending
- 1993-12-03 EP EP94903194A patent/EP0674821B1/en not_active Expired - Lifetime
- 1993-12-03 BR BR9307651-7A patent/BR9307651A/pt not_active IP Right Cessation
- 1993-12-03 WO PCT/SE1993/001045 patent/WO1994014266A1/en active IP Right Grant
- 1993-12-03 DE DE69330407T patent/DE69330407D1/de not_active Expired - Lifetime
- 1993-12-03 KR KR1019950702448A patent/KR100329014B1/ko not_active IP Right Cessation
- 1993-12-10 CN CN93120145A patent/CN1050250C/zh not_active Expired - Fee Related
-
1994
- 1994-06-24 US US08/264,905 patent/US5493566A/en not_active Expired - Lifetime
-
1995
- 1995-06-14 NO NO952350A patent/NO952350L/no not_active Application Discontinuation
- 1995-06-14 FI FI952928A patent/FI952928A/fi unknown
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020524954A (ja) * | 2017-06-23 | 2020-08-20 | 華為技術有限公司Huawei Technologies Co.,Ltd. | データ処理方法および装置ならびにスイッチングデバイス |
US11258723B2 (en) | 2017-06-23 | 2022-02-22 | Huawei Technologies Co., Ltd. | Data processing method and apparatus, and switching device using footprint queues |
Also Published As
Publication number | Publication date |
---|---|
AU5723094A (en) | 1994-07-04 |
NO952350L (no) | 1995-08-10 |
CN1093210A (zh) | 1994-10-05 |
KR950704889A (ko) | 1995-11-20 |
EP0674821A1 (en) | 1995-10-04 |
WO1994014266A1 (en) | 1994-06-23 |
DE69330407D1 (de) | 2001-08-09 |
BR9307651A (pt) | 1999-08-31 |
US5493566A (en) | 1996-02-20 |
AU693427B2 (en) | 1998-07-02 |
EP0674821B1 (en) | 2001-07-04 |
FI952928A0 (fi) | 1995-06-14 |
MX9306994A (es) | 1994-06-30 |
NO952350D0 (no) | 1995-06-14 |
KR100329014B1 (ko) | 2002-08-08 |
CN1050250C (zh) | 2000-03-08 |
FI952928A (fi) | 1995-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH08504554A (ja) | パケットスイッチの流れ制御システム | |
US6999415B2 (en) | Switching device and method for controlling the routing of data packets | |
US7283471B2 (en) | System and method for regulating message flow in a digital data network | |
US7630309B1 (en) | Systems and methods for limiting the rates of data to/from a buffer | |
US6795442B1 (en) | System and method for scheduling message transmission and processing in a digital data network | |
US7221647B2 (en) | Packet communication apparatus and controlling method thereof | |
US6785290B1 (en) | Line interface integrated circuit and packet switch | |
KR100229558B1 (ko) | 비동기 전송방식용 저지연 또는 저손실 스위치 | |
EP0823166B1 (en) | Flow control protocol system and method | |
EP1152574A2 (en) | Packet switching system and method | |
US8018851B1 (en) | Flow control for multiport PHY | |
JPH10215260A (ja) | デジタル信号の双方向伝送のための経路指定スイッチ | |
US6172963B1 (en) | Flow control for switching | |
JPH10224376A (ja) | デジタル信号の双方向伝送用経路指定スイッチ | |
EP1133110B1 (en) | Switching device and method | |
US6947413B2 (en) | Switching apparatus, communication apparatus, and communication system | |
US7046660B2 (en) | Switching apparatus for high speed channels using multiple parallel lower speed channels while maintaining data rate | |
US7342881B2 (en) | Backpressure history mechanism in flow control | |
US6553035B1 (en) | Apparatus and method for queuing data | |
JPH03135248A (ja) | パケット交換網での選択式パケット廃棄方式 | |
KR100388491B1 (ko) | 패킷 스위치 시스템에서의 패킷 스케쥴링 장치 및 그 방법 | |
JPH0630033A (ja) | セル送出装置 | |
JPH10271118A (ja) | セル交換システム |