JPH08251078A - フレーム同期回路 - Google Patents
フレーム同期回路Info
- Publication number
- JPH08251078A JPH08251078A JP7082024A JP8202495A JPH08251078A JP H08251078 A JPH08251078 A JP H08251078A JP 7082024 A JP7082024 A JP 7082024A JP 8202495 A JP8202495 A JP 8202495A JP H08251078 A JPH08251078 A JP H08251078A
- Authority
- JP
- Japan
- Prior art keywords
- path
- timing
- nth
- correlation
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
ＣＤＭＡ方式の受信フレーム同期回路が雑音，マルチパ
ス環境下において同期符号の未検出，誤検出を起こす問
題を排除し、処理量の増加に伴う回路の複雑化を回避す
る。 【構成】パス検出回路１１によって受信逆拡散信号のシ
ンボルタイミング毎に各パスのタイミングを抽出して時
間軸上に分離出力する。その各タイミングをトリガとし
て各タイミングの逆拡散信号をｎ個のラッチ１２１〜１
２ｎに格納する。第１〜第ｎパス相関演算部１４１〜１
４ｎを設け、各パスのタイミング毎に同期語レジスタ１
３の出力との相関をとってそれぞれの相関値を出力し、
合成部１５で合成した後判定回路１６で判定してフレー
ムタイミング検出回路１７でフレームタイミングを検出
する。第１パス相関演算部１４１は常時処理とし、他は
フレームタイミングのある時のみ処理許可を与える。
ス環境下において同期符号の未検出，誤検出を起こす問
題を排除し、処理量の増加に伴う回路の複雑化を回避す
る。 【構成】パス検出回路１１によって受信逆拡散信号のシ
ンボルタイミング毎に各パスのタイミングを抽出して時
間軸上に分離出力する。その各タイミングをトリガとし
て各タイミングの逆拡散信号をｎ個のラッチ１２１〜１
２ｎに格納する。第１〜第ｎパス相関演算部１４１〜１
４ｎを設け、各パスのタイミング毎に同期語レジスタ１
３の出力との相関をとってそれぞれの相関値を出力し、
合成部１５で合成した後判定回路１６で判定してフレー
ムタイミング検出回路１７でフレームタイミングを検出
する。第１パス相関演算部１４１は常時処理とし、他は
フレームタイミングのある時のみ処理許可を与える。
Description
【０００１】
【産業上の利用分野】本発明はディジタル移動通信の一
つである符号分割多元接続方式の受信装置に用いられる
フレーム同期回路に関するものである。
つである符号分割多元接続方式の受信装置に用いられる
フレーム同期回路に関するものである。
【０００２】
【従来の技術】無線通信等において伝搬路で遅延パスが
発生すると、周波数選択性のフェージングが生じる。各
回線に特定の符号を割り当て、同一搬送周波数の変調波
をこの符号でスペクトル拡散して送信し、受信側で希望
チャネルの符号との相関をとって目的の情報を抽出する
ＣＤＭＡ（Code Division Multiple Access ：符号分割
多元接続）方式の通信においては、受信信号を逆拡散処
理することによりその遅延パスのパス分離が可能であ
り、その特性を利用し、復号においてはＲＡＫＥ合成
等、複数のパスを合成して時間ダイバーシチ効果を得る
ことが知られている。同様の原理を送信フレームに挿入
される既知の同期語の検出に応用し、高確度のフレーム
同期を得ることが可能である。
発生すると、周波数選択性のフェージングが生じる。各
回線に特定の符号を割り当て、同一搬送周波数の変調波
をこの符号でスペクトル拡散して送信し、受信側で希望
チャネルの符号との相関をとって目的の情報を抽出する
ＣＤＭＡ（Code Division Multiple Access ：符号分割
多元接続）方式の通信においては、受信信号を逆拡散処
理することによりその遅延パスのパス分離が可能であ
り、その特性を利用し、復号においてはＲＡＫＥ合成
等、複数のパスを合成して時間ダイバーシチ効果を得る
ことが知られている。同様の原理を送信フレームに挿入
される既知の同期語の検出に応用し、高確度のフレーム
同期を得ることが可能である。
【０００３】図３は従来の一般的なフレーム同期回路の
ブロック図である。図３において、１８はシフトレジス
タであり、シンボルクロックに同期して逆拡散信号の格
納及びシフトを行い、その内容をタップ出力として外部
に出力する回路である。１３は同期語レジスタであり、
既知の同期語を格納しており、その内容を外部に供給す
る回路である。１９は複素相関演算回路であり、シフト
レジスタ１８から出力されるタップ出力と同期語レジス
タ１３から出力される既知の同期語との複素相関演算を
行い、その演算結果を相関値として出力する回路であ
る。１６は判定回路であり、複素相関演算回路１９から
出力される相関値を、しきい値にて判定し、その判定結
果を出力する回路である。１７はフレームタイミング検
出回路であり、判定回路１６から出力される判定結果を
監視することにより、フレームタイミングを検出し出力
する回路である。
ブロック図である。図３において、１８はシフトレジス
タであり、シンボルクロックに同期して逆拡散信号の格
納及びシフトを行い、その内容をタップ出力として外部
に出力する回路である。１３は同期語レジスタであり、
既知の同期語を格納しており、その内容を外部に供給す
る回路である。１９は複素相関演算回路であり、シフト
レジスタ１８から出力されるタップ出力と同期語レジス
タ１３から出力される既知の同期語との複素相関演算を
行い、その演算結果を相関値として出力する回路であ
る。１６は判定回路であり、複素相関演算回路１９から
出力される相関値を、しきい値にて判定し、その判定結
果を出力する回路である。１７はフレームタイミング検
出回路であり、判定回路１６から出力される判定結果を
監視することにより、フレームタイミングを検出し出力
する回路である。
【０００４】まず、逆拡散信号はシフトレジスタ１８に
入力され、シンボルクロックに同期して格納及びシフト
される。よってそのタップ出力にはシンボルデータ系列
が出力されることとなる。複素相関演算回路１９は、シ
ンボルクロック毎にシフトレジスタ１８から出力される
シンボルデータ系列と、同期語レジスタ１３から供給さ
れる既知の同期語系列との複素相関演算を行い、結果を
相関値として出力する。両系列の類似度が高い場合は相
関値は大きくなり、逆の場合は相関値は小さくなる。判
定回路１６は、相関値としきい値を比較して、相関値が
しきい値以上になった場合は類似度が高い、つまりシフ
トレジスタ１８のタップ出力のシンボルデータ系列は同
期語と類似しているとして“１”を出力し、しきい値以
下の場合は類似度が低いとして“０”を出力する。仮
に、一定の周期で同期語が挿入されているシステムを想
定すると、判定回路１６からは一定周期で判定結果
“１”が出力されることとなる。よって、フレームタイ
ミング検出回路１７は、その一定周期で出力される判定
結果を監視することによりフレームタイミングを得るこ
とができる。
入力され、シンボルクロックに同期して格納及びシフト
される。よってそのタップ出力にはシンボルデータ系列
が出力されることとなる。複素相関演算回路１９は、シ
ンボルクロック毎にシフトレジスタ１８から出力される
シンボルデータ系列と、同期語レジスタ１３から供給さ
れる既知の同期語系列との複素相関演算を行い、結果を
相関値として出力する。両系列の類似度が高い場合は相
関値は大きくなり、逆の場合は相関値は小さくなる。判
定回路１６は、相関値としきい値を比較して、相関値が
しきい値以上になった場合は類似度が高い、つまりシフ
トレジスタ１８のタップ出力のシンボルデータ系列は同
期語と類似しているとして“１”を出力し、しきい値以
下の場合は類似度が低いとして“０”を出力する。仮
に、一定の周期で同期語が挿入されているシステムを想
定すると、判定回路１６からは一定周期で判定結果
“１”が出力されることとなる。よって、フレームタイ
ミング検出回路１７は、その一定周期で出力される判定
結果を監視することによりフレームタイミングを得るこ
とができる。
【０００５】
【発明が解決しようとする課題】しかし、上記従来回路
では、雑音，マルチパス環境下においては、Ｓ／Ｎの劣
化，レベル変動を生じるので、そのまま処理を行うとフ
レームタイミングで相関値が落ち込んだり、フレームタ
イミング以外で相関値が高くなったりするため、判定回
路１６で未検出，誤検出を生じ、フレームタイミングの
検出が難しくなるという欠点がある。そこで、前述のパ
ス合成による時間ダイバーシチ効果を利用し、より高確
度なフレーム同期を行うためには、各遅延パスは互いに
独立であるため、図３に示した回路が処理するパスの数
と同じ数の回路を並列に接続する必要がある。従って、
仮に、１パスの処理量がｗであるとすると、合成パス数
をｎとした場合、その処理量はｗ×ｎとなり、処理パス
増加に伴い処理量が増加し、回路の数が増大して実現が
困難になるという欠点がある。
では、雑音，マルチパス環境下においては、Ｓ／Ｎの劣
化，レベル変動を生じるので、そのまま処理を行うとフ
レームタイミングで相関値が落ち込んだり、フレームタ
イミング以外で相関値が高くなったりするため、判定回
路１６で未検出，誤検出を生じ、フレームタイミングの
検出が難しくなるという欠点がある。そこで、前述のパ
ス合成による時間ダイバーシチ効果を利用し、より高確
度なフレーム同期を行うためには、各遅延パスは互いに
独立であるため、図３に示した回路が処理するパスの数
と同じ数の回路を並列に接続する必要がある。従って、
仮に、１パスの処理量がｗであるとすると、合成パス数
をｎとした場合、その処理量はｗ×ｎとなり、処理パス
増加に伴い処理量が増加し、回路の数が増大して実現が
困難になるという欠点がある。
【０００６】
【目的】本発明の目的は、前述のような合成パスの数の
増加に伴う処理量の増加による回路の複雑化を回避した
フレーム同期回路を提供することにある。
増加に伴う処理量の増加による回路の複雑化を回避した
フレーム同期回路を提供することにある。
【０００７】
【課題を解決するための手段】本発明のフレーム同期回
路は、一定の周期で同期語が挿入された逆拡散信号をシ
ンボルクロックに同期してシフトレジスタに格納しシフ
トして取り出したシンボルデータ系列と同期語レジスタ
から供給される既知の同期語系列との複素相関演算を行
って相関値を求め、該相関値としきい値とを比較して該
しきい値を超え類似度が高いことを示す判定値を出力す
る判定回路と、該判定値によってフレームタイミングを
検出するフレームタイミング検出回路とを備えたフレー
ム同期回路において、前記逆拡散信号の受信電力をシン
ボルタイミング毎に観測して各パスのタイミングを抽出
し受信電力が最大のパスのタイミングを第１パス選択信
号とし以下順次第２〜第ｎパス選択信号として時間軸上
に分離出力するパス検出回路と、該パス検出回路から出
力される前記第１〜第ｎパス選択信号がトリガ端子に入
力されそれぞれのパスタイミングにおける前記逆拡散信
号をそれぞれ格納する第１〜第ｎのラッチと、前記第１
〜第ｎのラッチから出力される第１〜第ｎパス逆拡散信
号のそれぞれがシンボルクロックに同期して入力され、
前記同期語レジスタから供給される既知の同期語と複素
相関演算を行い第１〜第ｎパス相関値をそれぞれ出力す
る第１〜第ｎパス相関演算部と、該第１〜第ｎパス相関
演算部から出力される第１〜第ｎパス相関値を線形加算
し合成相関値を出力して前記判定回路に入力する相関値
合成部とを備え、前記第１パス相関演算部には処理許可
信号が与えられて常時処理許可状態となり、前記第２〜
第ｎパス相関演算部には前記フレームタイミング検出回
路からフレームタイミングが与えられてフレームタイミ
ングの時のみ処理許可状態となるように構成されたこと
を特徴とするものである。
路は、一定の周期で同期語が挿入された逆拡散信号をシ
ンボルクロックに同期してシフトレジスタに格納しシフ
トして取り出したシンボルデータ系列と同期語レジスタ
から供給される既知の同期語系列との複素相関演算を行
って相関値を求め、該相関値としきい値とを比較して該
しきい値を超え類似度が高いことを示す判定値を出力す
る判定回路と、該判定値によってフレームタイミングを
検出するフレームタイミング検出回路とを備えたフレー
ム同期回路において、前記逆拡散信号の受信電力をシン
ボルタイミング毎に観測して各パスのタイミングを抽出
し受信電力が最大のパスのタイミングを第１パス選択信
号とし以下順次第２〜第ｎパス選択信号として時間軸上
に分離出力するパス検出回路と、該パス検出回路から出
力される前記第１〜第ｎパス選択信号がトリガ端子に入
力されそれぞれのパスタイミングにおける前記逆拡散信
号をそれぞれ格納する第１〜第ｎのラッチと、前記第１
〜第ｎのラッチから出力される第１〜第ｎパス逆拡散信
号のそれぞれがシンボルクロックに同期して入力され、
前記同期語レジスタから供給される既知の同期語と複素
相関演算を行い第１〜第ｎパス相関値をそれぞれ出力す
る第１〜第ｎパス相関演算部と、該第１〜第ｎパス相関
演算部から出力される第１〜第ｎパス相関値を線形加算
し合成相関値を出力して前記判定回路に入力する相関値
合成部とを備え、前記第１パス相関演算部には処理許可
信号が与えられて常時処理許可状態となり、前記第２〜
第ｎパス相関演算部には前記フレームタイミング検出回
路からフレームタイミングが与えられてフレームタイミ
ングの時のみ処理許可状態となるように構成されたこと
を特徴とするものである。
【０００８】
（構成）図１は本発明の回路構成例図である。図におい
て、１１はパス検出回路であり、ＣＤＭＡ方式における
逆拡散処理の性質により、受信した逆拡散信号の各遅延
パスを時間軸上に分離して出力する。図２はその様子を
示すタイムチャートである。よって、逆拡散信号の１シ
ンボル間を観測し、その間の受信電力が最大のパスを第
１パス（直接波）、その次に大きいものを第２パス（遅
延波）、以下順に第ｎパスとして検出することができ
る。一般的に、パスの状態遷移はゆっくりなので、１シ
ンボル間の電力を累算していくことにより正確なパス検
出が可能となる。そして図２に示してあるように、それ
ぞれのパスのタイミングを第１〜第ｎパス選択信号とし
て出力する。
て、１１はパス検出回路であり、ＣＤＭＡ方式における
逆拡散処理の性質により、受信した逆拡散信号の各遅延
パスを時間軸上に分離して出力する。図２はその様子を
示すタイムチャートである。よって、逆拡散信号の１シ
ンボル間を観測し、その間の受信電力が最大のパスを第
１パス（直接波）、その次に大きいものを第２パス（遅
延波）、以下順に第ｎパスとして検出することができ
る。一般的に、パスの状態遷移はゆっくりなので、１シ
ンボル間の電力を累算していくことにより正確なパス検
出が可能となる。そして図２に示してあるように、それ
ぞれのパスのタイミングを第１〜第ｎパス選択信号とし
て出力する。
【０００９】図１の１２１〜１２ｎはすべて同様のラッ
チであり、パス検出回路１１から出力される第１〜第ｎ
パス選択信号に従い逆拡散信号を格納する回路である。
１３は同期語レジスタであり、既知の同期語を格納して
おり、その内容を同期語系例として外部に供給する回路
である。１４１〜１４ｎは第１〜第ｎパス相関演算部で
あり、すべて同様の回路で構成されている。代表として
１４１にその内部構成を示してある。その説明を最初に
行う。
チであり、パス検出回路１１から出力される第１〜第ｎ
パス選択信号に従い逆拡散信号を格納する回路である。
１３は同期語レジスタであり、既知の同期語を格納して
おり、その内容を同期語系例として外部に供給する回路
である。１４１〜１４ｎは第１〜第ｎパス相関演算部で
あり、すべて同様の回路で構成されている。代表として
１４１にその内部構成を示してある。その説明を最初に
行う。
【００１０】２１はシフトレジスタであり、シンボルク
ロックに同期してラッチ１２１〜１２ｎからのそれぞれ
の出力の格納及びシフトを行い、その内容をタップ出力
として出力する回路である。２２は複素相関演算回路で
あり、シフトレジスタ２１から出力されるタップ出力
と、同期語レジスタ１３から出力される既知の同期語と
の複素相関演算を行い、その演算結果を相関値として出
力する回路である。又、この回路には処理許可信号が入
力されており、処理許可信号が‘Ｌ0 ’の時は上記の複
素相関演算を行い、処理許可信号が‘Ｈi ’の時は複素
相関演算を行わず相関値として“０”を出力する。
ロックに同期してラッチ１２１〜１２ｎからのそれぞれ
の出力の格納及びシフトを行い、その内容をタップ出力
として出力する回路である。２２は複素相関演算回路で
あり、シフトレジスタ２１から出力されるタップ出力
と、同期語レジスタ１３から出力される既知の同期語と
の複素相関演算を行い、その演算結果を相関値として出
力する回路である。又、この回路には処理許可信号が入
力されており、処理許可信号が‘Ｌ0 ’の時は上記の複
素相関演算を行い、処理許可信号が‘Ｈi ’の時は複素
相関演算を行わず相関値として“０”を出力する。
【００１１】１５は相関値合成部であり、パス相関演算
部１４１〜１４ｎから出力されるそれぞれの相関値を線
形加算し、合成相関値として出力する回路である。線形
合成することにより時間ダイバーシチ効果を得ることが
できる。１６は判定回路であり従来回路と同じである。
１７はフレームタイミング検出回路であり従来回路と同
じである。
部１４１〜１４ｎから出力されるそれぞれの相関値を線
形加算し、合成相関値として出力する回路である。線形
合成することにより時間ダイバーシチ効果を得ることが
できる。１６は判定回路であり従来回路と同じである。
１７はフレームタイミング検出回路であり従来回路と同
じである。
【００１２】以上の構成により、まず、逆拡散信号はパ
ス検出回路１１に入力される。シンボルタイミング毎に
受信電力を観測することにより各パスのタイミングが抽
出され、そのタイミングを第１〜第ｎパス選択信号とし
て出力する（図２）。第１〜第ｎパス選択信号は、それ
ぞれラッチ１２１〜１２ｎのトリガ端子に入力されてお
り、それぞれのパスタイミングにおける逆拡散信号が格
納される。つまり、逆拡散信号から各パス信号系列を抽
出分離する。抽出された各パス選択信号は、シンボルク
ロックに同期してそれぞれ第１〜第ｎパス相関演算部の
シフトレジスタに入力される。第１〜第ｎパス相関演算
部では、同期語レジスタ１３からの既知の同期語と、各
パス系列との相関演算が行われ、それぞれ第１〜第ｎパ
ス相関値を出力する。
ス検出回路１１に入力される。シンボルタイミング毎に
受信電力を観測することにより各パスのタイミングが抽
出され、そのタイミングを第１〜第ｎパス選択信号とし
て出力する（図２）。第１〜第ｎパス選択信号は、それ
ぞれラッチ１２１〜１２ｎのトリガ端子に入力されてお
り、それぞれのパスタイミングにおける逆拡散信号が格
納される。つまり、逆拡散信号から各パス信号系列を抽
出分離する。抽出された各パス選択信号は、シンボルク
ロックに同期してそれぞれ第１〜第ｎパス相関演算部の
シフトレジスタに入力される。第１〜第ｎパス相関演算
部では、同期語レジスタ１３からの既知の同期語と、各
パス系列との相関演算が行われ、それぞれ第１〜第ｎパ
ス相関値を出力する。
【００１３】ここでまず、第１相関演算部１４１には処
理許可信号として“Ｌ0 ”が入力されているので常時処
理許可状態となる。一方、第２〜第ｎパス相関演算部１
４２〜１４ｎには処理許可信号としてフレームタイミン
グ検出回路１７からフレームタイミングが入力されてお
り、フレームタイミングの時のみ処理許可状態となる。
理許可信号として“Ｌ0 ”が入力されているので常時処
理許可状態となる。一方、第２〜第ｎパス相関演算部１
４２〜１４ｎには処理許可信号としてフレームタイミン
グ検出回路１７からフレームタイミングが入力されてお
り、フレームタイミングの時のみ処理許可状態となる。
【００１４】回路起動時等、フレームタイミングが得ら
れていない場合は、第２〜第ｎパス相関演算部１４２〜
１４ｎは処理非許可となっているため複素相関演算は行
わず、第１パス相関演算部１４１のみ複素相関演算が行
われる。相関値合成部１５では、第１パス相関値および
第２〜第ｎパス相関値を線形合成し合成相関値として出
力する。実際には第２〜第ｎパス相関値は“０”である
ので第１パス相関値がそのまま出力されることになる。
ここまでの動作は図３の従来回路と同じである。判定回
路１６、フレームタイミング検出回路１７は従来回路と
同じであるので、同様に判定回路１６では相関値がしき
値以上になった場合は“１”を出力し、相関値がしきい
値以下の場合は“０”を出力し、フレームタイミング検
出回路１７にて一定周期で出力される判定結果を監視す
ることによりフレームタイミングを得る。ここまでの作
用は図３に示した基本的な従来回路とまったく同じとな
る。
れていない場合は、第２〜第ｎパス相関演算部１４２〜
１４ｎは処理非許可となっているため複素相関演算は行
わず、第１パス相関演算部１４１のみ複素相関演算が行
われる。相関値合成部１５では、第１パス相関値および
第２〜第ｎパス相関値を線形合成し合成相関値として出
力する。実際には第２〜第ｎパス相関値は“０”である
ので第１パス相関値がそのまま出力されることになる。
ここまでの動作は図３の従来回路と同じである。判定回
路１６、フレームタイミング検出回路１７は従来回路と
同じであるので、同様に判定回路１６では相関値がしき
値以上になった場合は“１”を出力し、相関値がしきい
値以下の場合は“０”を出力し、フレームタイミング検
出回路１７にて一定周期で出力される判定結果を監視す
ることによりフレームタイミングを得る。ここまでの作
用は図３に示した基本的な従来回路とまったく同じとな
る。
【００１５】次に、フレームタイミングを得ると、フレ
ームタイミング時には、第２〜第ｎパス相関演算部１４
２〜１４ｎは処理許可となり複素相関演算を行う。よっ
て、フレームタイミング時には総てのパスの複素相関演
算が行われ、第１〜第ｎパス相関値が相関合成部１５に
て線形合成され合成相関値として出力される。結果、フ
レームタイミング時においては、ダイバーシチ効果を得
ることにより耐フェージング性の高いフレーム同期が可
能となる。一方、フレームタイミング以外の時は、第２
〜第ｎパス相関演算部１４２〜１４ｎは処理を行わず、
第１パス相関演算部１４１のみ処理を行うことにより処
理量が削減される。
ームタイミング時には、第２〜第ｎパス相関演算部１４
２〜１４ｎは処理許可となり複素相関演算を行う。よっ
て、フレームタイミング時には総てのパスの複素相関演
算が行われ、第１〜第ｎパス相関値が相関合成部１５に
て線形合成され合成相関値として出力される。結果、フ
レームタイミング時においては、ダイバーシチ効果を得
ることにより耐フェージング性の高いフレーム同期が可
能となる。一方、フレームタイミング以外の時は、第２
〜第ｎパス相関演算部１４２〜１４ｎは処理を行わず、
第１パス相関演算部１４１のみ処理を行うことにより処
理量が削減される。
【００１６】ここで処理量の比較を行う。前述の通り、
図３に示した従来の回路を複数個並列に設けて処理を実
現しようとした場合、１パスの処理量をｗ、合成パス数
をｎとすると、全処理量Ｇ＝ｗ×ｎとなる。一方、本発
明の回路の場合、第１パスは常時処理を行っているので
処理量はｗである。第２〜第ｎパスはフレームタイミン
グ時のみ処理を行うので、フレーム長をＬシンボルとす
ると、第２〜第ｎパス処理量は、約（ｎ×ｗ）／Ｌとな
る。よって、全体の処理量Ｇは以下のようになる。
図３に示した従来の回路を複数個並列に設けて処理を実
現しようとした場合、１パスの処理量をｗ、合成パス数
をｎとすると、全処理量Ｇ＝ｗ×ｎとなる。一方、本発
明の回路の場合、第１パスは常時処理を行っているので
処理量はｗである。第２〜第ｎパスはフレームタイミン
グ時のみ処理を行うので、フレーム長をＬシンボルとす
ると、第２〜第ｎパス処理量は、約（ｎ×ｗ）／Ｌとな
る。よって、全体の処理量Ｇは以下のようになる。
【００１７】
【数１】Ｇ＝ｗ＋｛（ｎ×ｗ）／Ｌ｝ 今、仮に、合成パス数ｎ＝５、フレーム長Ｌ＝１００シ
ンボルとすると、
ンボルとすると、
【数２】Ｇ＝ｗ＋０．０５ｗ となり、１パス処理量ｗからの処理増加がほとんどなく
実現することができる。
実現することができる。
【００１８】
【発明の効果】以上、詳細に説明したように、本発明を
用いれば、処理量増加を抑え、かつ、耐フェージング性
の高いフレーム同期が可能となるため、実用上極めて大
きい効果がある。
用いれば、処理量増加を抑え、かつ、耐フェージング性
の高いフレーム同期が可能となるため、実用上極めて大
きい効果がある。
【図１】本発明の実施例を示すブロック図である。
【図２】本発明のパス検出回路の出力を示すタイムチャ
ートである。
ートである。
【図３】従来の回路構成例図である。
１１ パス検出回路 １２１〜１２ｎ ラッチ １３ 同期語レジスタ １４１〜１４ｎ パス相関演算部 １５ 相関値合成部 １６ 判定回路 １７ フレームタイミング検出回路 １８ シフトレジスタ １９ 複素相関演算回路 ２１ シフトレジスタ ２２ 複素相関演算回路
Claims (1)
- 【請求項１】 一定の周期で同期語が挿入された逆拡散
信号をシンボルクロックに同期してシフトレジスタに格
納しシフトして取り出したシンボルデータ系列と同期語
レジスタから供給される既知の同期語系列との複素相関
演算を行って相関値を求め、該相関値としきい値とを比
較して該しきい値を超え類似度が高いことを示す判定値
を出力する判定回路と、該判定値によってフレームタイ
ミングを検出するフレームタイミング検出回路とを備え
たフレーム同期回路において、 前記逆拡散信号の受信電力をシンボルタイミング毎に観
測して各パスのタイミングを抽出し受信電力が最大のパ
スのタイミングを第１パス選択信号とし以下順次第２〜
第ｎパス選択信号として時間軸上に分離出力するパス検
出回路と、 該パス検出回路から出力される前記第１〜第ｎパス選択
信号がトリガ端子に入力されそれぞれのパスタイミング
における前記逆拡散信号をそれぞれ格納する第１〜第ｎ
のラッチと、 前記第１〜第ｎのラッチから出力される第１〜第ｎパス
逆拡散信号のそれぞれがシンボルクロックに同期して入
力され、前記同期語レジスタから供給される既知の同期
語と複素相関演算を行い第１〜第ｎパス相関値をそれぞ
れ出力する第１〜第ｎパス相関演算部と、 該第１〜第ｎパス相関演算部から出力される第１〜第ｎ
パス相関値を線形加算し合成相関値を出力して前記判定
回路に入力する相関値合成部とを備え、 前記第１パス相関演算部には処理許可信号が与えられて
常時処理許可状態となり、前記第２〜第ｎパス相関演算
部には前記フレームタイミング検出回路からフレームタ
イミングが与えられてフレームタイミングの時のみ処理
許可状態となるように構成されたことを特徴とするフレ
ーム同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7082024A JPH08251078A (ja) | 1995-03-15 | 1995-03-15 | フレーム同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7082024A JPH08251078A (ja) | 1995-03-15 | 1995-03-15 | フレーム同期回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08251078A true JPH08251078A (ja) | 1996-09-27 |
Family
ID=13762968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7082024A Pending JPH08251078A (ja) | 1995-03-15 | 1995-03-15 | フレーム同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08251078A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100308151B1 (ko) * | 1999-06-19 | 2001-11-14 | 서평원 | 샘플링된 상관 결과를 이용한 프레임 동기 확인 방법 |
| KR100434471B1 (ko) * | 1999-05-15 | 2004-06-05 | 삼성전자주식회사 | 비동기식 부호분할다중접속 통신시스템의 프레임 동기워드생성 및 검증장치 및 방법 |
| KR100486207B1 (ko) * | 1997-08-27 | 2005-06-16 | 삼성전자주식회사 | 디지탈신호들간의상관관계를구하는상관장치 |
| WO2008044392A1 (fr) * | 2006-10-11 | 2008-04-17 | Toyota Jidosha Kabushiki Kaisha | Véhicule et son procédé de commande |
-
1995
- 1995-03-15 JP JP7082024A patent/JPH08251078A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100486207B1 (ko) * | 1997-08-27 | 2005-06-16 | 삼성전자주식회사 | 디지탈신호들간의상관관계를구하는상관장치 |
| KR100434471B1 (ko) * | 1999-05-15 | 2004-06-05 | 삼성전자주식회사 | 비동기식 부호분할다중접속 통신시스템의 프레임 동기워드생성 및 검증장치 및 방법 |
| KR100308151B1 (ko) * | 1999-06-19 | 2001-11-14 | 서평원 | 샘플링된 상관 결과를 이용한 프레임 동기 확인 방법 |
| WO2008044392A1 (fr) * | 2006-10-11 | 2008-04-17 | Toyota Jidosha Kabushiki Kaisha | Véhicule et son procédé de commande |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6041073A (en) | Multi-clock matched filter for receiving signals with multipath | |
| US6128329A (en) | Spread-spectrum receiver | |
| CA2263676C (en) | Symbol-matched filter having a low silicon and power requirement | |
| JP3468189B2 (ja) | パターン生成回路及びそれを用いたマルチパス検出回路並びにそのマルチパス検出方法 | |
| US6628733B1 (en) | Diversity receiving device and method thereof | |
| RU2145772C1 (ru) | Многоотводный приемник rake-типа системы связи с расширенным спектром | |
| JP2002164815A (ja) | Ｃｄｍａ受信機のマルチパス検出方法および回路 | |
| US7522655B2 (en) | Method and device for carrying out a plurality of correlation procedures in a mobile telephony environment | |
| US6779009B1 (en) | Enhanced time-shared data correlator architecture and method | |
| US8045597B2 (en) | Multi-path searching | |
| US6130906A (en) | Parallel code matched filter | |
| JPH08251078A (ja) | フレーム同期回路 | |
| JP3289777B2 (ja) | マルチステージ干渉キャンセラ | |
| JP3412622B2 (ja) | Ｃｄｍａ受信装置及びパス保護処理方法 | |
| US20060215615A1 (en) | Correlation value calculation circuit | |
| KR100441733B1 (ko) | 확산 스펙트럼 수신기용 경로 탐색기 | |
| US6967939B2 (en) | Radio communication system using wideband code division multiple access (WCDMA) | |
| US6928105B2 (en) | Vector tree correlator for variable spreading rates | |
| JPH118575A (ja) | 最尤系列推定受信装置 | |
| KR100358007B1 (ko) | 광대역 코드 분할 다중 접속 시스템의 초기 동기 획득 장치 | |
| JP4142259B2 (ja) | Ｒａｋｅ受信装置およびその方法 | |
| US6400757B1 (en) | Symbol-matched filter having a low silicon and power management | |
| JP3308449B2 (ja) | 同期捕捉回路 | |
| KR20000000740A (ko) | 코드분할 다중접속 통신시스템의 코드 탐색기 | |
| JP2000183785A (ja) | Ｃｄｍａ伝送方式のパスサーチ回路 |