JPH08179690A - プロダクト暗号装置 - Google Patents
プロダクト暗号装置Info
- Publication number
- JPH08179690A JPH08179690A JP6319681A JP31968194A JPH08179690A JP H08179690 A JPH08179690 A JP H08179690A JP 6319681 A JP6319681 A JP 6319681A JP 31968194 A JP31968194 A JP 31968194A JP H08179690 A JPH08179690 A JP H08179690A
- Authority
- JP
- Japan
- Prior art keywords
- output
- selector
- register
- transposing
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
- H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
- H04L9/0631—Substitution permutation network [SPN], i.e. cipher composed of a number of stages or rounds each involving linear and nonlinear transformations, e.g. AES algorithms
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/12—Details relating to cryptographic hardware or logic circuitry
- H04L2209/122—Hardware reduction or efficient architectures
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Storage Device Security (AREA)
- Financial Or Insurance-Related Operations Such As Payment And Settlement (AREA)
Abstract
(57)【要約】
【目的】 本発明は、Ｓボックスを実現するＲＯＭの容
量を小さくし得るプロダクト暗号装置を提供することを
目的とする。 【構成】 セレクタ１０１は、入力端子１１３より入力
される平文とレジスタ１０５の出力の一方を、制御回路
１０６の出力制御信号に応じて選択する。転置回路１０
２は、セレクタ１０１から供給される６４ビットの入力
に対して転置を施して、得られた６４ビットの転置結果
をセレクタ１０３に供給する。Ｓボックス１０４1〜１
０４8は、与えられた８ビットの入力に対して、記憶回
路１０７から供給されるｋ′ビットの暗号鍵によって指
定される置換を施して、置換結果を出力する。制御回路
１０６はセレクタ１０１、１０３、レジスタ１０５及び
記憶回路１０７を制御して入力文に転置を１回施してか
らＳボックス１０４1〜１０４8を用いた置換を２回連続
して行うことを繰り返す。
量を小さくし得るプロダクト暗号装置を提供することを
目的とする。 【構成】 セレクタ１０１は、入力端子１１３より入力
される平文とレジスタ１０５の出力の一方を、制御回路
１０６の出力制御信号に応じて選択する。転置回路１０
２は、セレクタ１０１から供給される６４ビットの入力
に対して転置を施して、得られた６４ビットの転置結果
をセレクタ１０３に供給する。Ｓボックス１０４1〜１
０４8は、与えられた８ビットの入力に対して、記憶回
路１０７から供給されるｋ′ビットの暗号鍵によって指
定される置換を施して、置換結果を出力する。制御回路
１０６はセレクタ１０１、１０３、レジスタ１０５及び
記憶回路１０７を制御して入力文に転置を１回施してか
らＳボックス１０４1〜１０４8を用いた置換を２回連続
して行うことを繰り返す。
Description
【０００１】
【産業上の利用分野】本発明はプロダクト暗号装置に係
り、特に通信システムや計算機システムにおいて採用さ
れ、許可されていない者が不正に情報を取得することな
どを防止するために、情報に予め決められた演算を施し
て暗号に変換したり、それを元の情報に復元する、プロ
ダクト暗号装置に関する。
り、特に通信システムや計算機システムにおいて採用さ
れ、許可されていない者が不正に情報を取得することな
どを防止するために、情報に予め決められた演算を施し
て暗号に変換したり、それを元の情報に復元する、プロ
ダクト暗号装置に関する。
【０００２】
【従来の技術】従来より、通信システムや計算機システ
ムでは、許可されていない者が不正に情報を取得するこ
となどを防止するために、情報に予め決められた演算を
施して暗号に変換したり、それを元の情報に復元するこ
とが行われる。なお、本明細書では情報を暗号に変換す
る操作のことを「暗号化」と呼び、暗号を元の情報に復
元することを「復号化」と呼ぶものとする。また、暗号
化する前の元の情報を「平文」と呼び、情報に暗号化の
操作を施して得られた暗号のことを「暗号文」と呼ぶも
のとする。
ムでは、許可されていない者が不正に情報を取得するこ
となどを防止するために、情報に予め決められた演算を
施して暗号に変換したり、それを元の情報に復元するこ
とが行われる。なお、本明細書では情報を暗号に変換す
る操作のことを「暗号化」と呼び、暗号を元の情報に復
元することを「復号化」と呼ぶものとする。また、暗号
化する前の元の情報を「平文」と呼び、情報に暗号化の
操作を施して得られた暗号のことを「暗号文」と呼ぶも
のとする。
【０００３】従来から知られている暗号化の方法とし
て、プロダクト暗号と呼ばれるものが、例えば、１９８
２年にデニングによって著され、アジソン・ウェスレイ
社から出版された書籍「暗号とセキュリティー」の９０
頁から１０１頁に開示されている（Dorothy Elizabeth
Robling Denning,"Cryptography and Data Security",A
ddison-Wesley Publishing Company,Inc.,1982）。
て、プロダクト暗号と呼ばれるものが、例えば、１９８
２年にデニングによって著され、アジソン・ウェスレイ
社から出版された書籍「暗号とセキュリティー」の９０
頁から１０１頁に開示されている（Dorothy Elizabeth
Robling Denning,"Cryptography and Data Security",A
ddison-Wesley Publishing Company,Inc.,1982）。
【０００４】このプロダクト暗号は、ある暗号によって
得られた暗号文を更に別の暗号で暗号化するということ
を何度か繰り返すもので、従来は、転置と置換を繰り返
すものが広く使われている。ここで、「転置」とは、平
文のビットの位置を入れ替えて暗号文を構成する暗号操
作のことをいう。この転置を行う回路は、具体的には、
配線によって構成される。
得られた暗号文を更に別の暗号で暗号化するということ
を何度か繰り返すもので、従来は、転置と置換を繰り返
すものが広く使われている。ここで、「転置」とは、平
文のビットの位置を入れ替えて暗号文を構成する暗号操
作のことをいう。この転置を行う回路は、具体的には、
配線によって構成される。
【０００５】また、「置換」とは、与えられた整数を予
め決められた別の整数で置き換える暗号操作のことをい
う。この置換を行う回路は、具体的には、リード・オン
リ・メモリ（ＲＯＭ）で構成され、入力された整数がＲ
ＯＭのアドレスとして供給され、そのアドレスに予め格
納されている整数が置換結果として出力される。なお、
このＲＯＭは一般にＳボックスと呼ばれる。また、複数
のＳボックスを一つのＲＯＭにまとめて、暗号鍵に応じ
て異なるＳボックスを選ぶこともある。この場合には、
暗号鍵と入力された整数がＲＯＭのアドレスとして供給
され、そのアドレスに予め格納されている整数が置換結
果として出力される。また、複数のＳボックスを一つの
ＲＯＭにまとめたものも単にＳボックスと呼ばれる。
め決められた別の整数で置き換える暗号操作のことをい
う。この置換を行う回路は、具体的には、リード・オン
リ・メモリ（ＲＯＭ）で構成され、入力された整数がＲ
ＯＭのアドレスとして供給され、そのアドレスに予め格
納されている整数が置換結果として出力される。なお、
このＲＯＭは一般にＳボックスと呼ばれる。また、複数
のＳボックスを一つのＲＯＭにまとめて、暗号鍵に応じ
て異なるＳボックスを選ぶこともある。この場合には、
暗号鍵と入力された整数がＲＯＭのアドレスとして供給
され、そのアドレスに予め格納されている整数が置換結
果として出力される。また、複数のＳボックスを一つの
ＲＯＭにまとめたものも単にＳボックスと呼ばれる。
【０００６】次に、従来のプロダクト暗号装置について
説明する。図３は従来のプロダクト暗号装置の一例のブ
ロック図を示す。同図に示すように、従来のプロダクト
暗号装置は、セレクタ１０１、転置回路１０２、８個の
Ｓボックス３０４1〜３０４8、レジスタ１０５、制御回
路３０６、及び記憶回路３０７から構成されている。な
お、この従来のプロダクト暗号装置では、平文と暗号文
の長さを６４ビットとしている。
説明する。図３は従来のプロダクト暗号装置の一例のブ
ロック図を示す。同図に示すように、従来のプロダクト
暗号装置は、セレクタ１０１、転置回路１０２、８個の
Ｓボックス３０４1〜３０４8、レジスタ１０５、制御回
路３０６、及び記憶回路３０７から構成されている。な
お、この従来のプロダクト暗号装置では、平文と暗号文
の長さを６４ビットとしている。
【０００７】転置回路１０２は、セレクタ１０１から供
給される６４ビットの入力に対して転置を施して、得ら
れた６４ビットの転置結果を８ビットずつＳボックス３
０４1〜３０４8に供給するものである。Ｓボックス３０
４1〜３０４8は、与えられた８ビットの入力に対して、
記憶回路３０７から供給されるｋビットの暗号鍵によっ
て指定される置換を施して、置換結果を出力するもので
ある。ここでは、ｋ＝８とする。記憶回路３０７は、暗
号鍵を記憶するためのもので、ランダム・アクセス・メ
モリ（ＲＡＭ）で構成される。
給される６４ビットの入力に対して転置を施して、得ら
れた６４ビットの転置結果を８ビットずつＳボックス３
０４1〜３０４8に供給するものである。Ｓボックス３０
４1〜３０４8は、与えられた８ビットの入力に対して、
記憶回路３０７から供給されるｋビットの暗号鍵によっ
て指定される置換を施して、置換結果を出力するもので
ある。ここでは、ｋ＝８とする。記憶回路３０７は、暗
号鍵を記憶するためのもので、ランダム・アクセス・メ
モリ（ＲＡＭ）で構成される。
【０００８】次に、図３の従来のプロダクト暗号装置の
動作について説明する。入力端子３０８を介して暗号鍵
書き込み要求信号が制御回路３０６に入力されると、制
御回路３０６は記憶回路３０７に書き込み信号を供給し
て入力端子３１１から記憶回路３０７に供給されている
長さ８×ｋ×ｍビットの暗号鍵を、記憶回路３０７に記
憶させる。ここでは、ｍ＝８とする。
動作について説明する。入力端子３０８を介して暗号鍵
書き込み要求信号が制御回路３０６に入力されると、制
御回路３０６は記憶回路３０７に書き込み信号を供給し
て入力端子３１１から記憶回路３０７に供給されている
長さ８×ｋ×ｍビットの暗号鍵を、記憶回路３０７に記
憶させる。ここでは、ｍ＝８とする。
【０００９】一方、入力端子３０９を介して暗号化要求
信号が制御回路３０６に供給されると、制御回路３０６
はまず、出力端子３１０へビジー信号を出力した後、次
の操作をｉ＝１，２，３．．．，ｍについて行う。も
し、ｉ＝１であれば、セレクタ１０１が入力端子３１３
を介して供給される長さ６４ビットの平文を選択して出
力するようにセレクタ１０１に制御信号を供給し、ｉ≠
１ならばセレクタ１０１がレジスタ１０５の出力を選択
して出力するように、セレクタ１０１に制御信号を供給
する。
信号が制御回路３０６に供給されると、制御回路３０６
はまず、出力端子３１０へビジー信号を出力した後、次
の操作をｉ＝１，２，３．．．，ｍについて行う。も
し、ｉ＝１であれば、セレクタ１０１が入力端子３１３
を介して供給される長さ６４ビットの平文を選択して出
力するようにセレクタ１０１に制御信号を供給し、ｉ≠
１ならばセレクタ１０１がレジスタ１０５の出力を選択
して出力するように、セレクタ１０１に制御信号を供給
する。
【００１０】また、制御回路３０６は記憶回路３０７が
８×ｋビットを１ブロックとして暗号鍵をブロック単位
に区切ったものの最初からｉ番目の８×ｋビットのブロ
ックを読み出してｋビットずつ８個のＳボックス３０４
1〜３０４8へ供給するように、記憶回路３０７に制御信
号を供給し、一定時刻経過後にＳボックス３０４1〜３
０４8の出力が確定した後に、レジスタ１０５がＳボッ
クス３０４1〜３０４8の出力を記憶してその値を出力す
るように、レジスタ１０５に制御信号を供給する。
８×ｋビットを１ブロックとして暗号鍵をブロック単位
に区切ったものの最初からｉ番目の８×ｋビットのブロ
ックを読み出してｋビットずつ８個のＳボックス３０４
1〜３０４8へ供給するように、記憶回路３０７に制御信
号を供給し、一定時刻経過後にＳボックス３０４1〜３
０４8の出力が確定した後に、レジスタ１０５がＳボッ
クス３０４1〜３０４8の出力を記憶してその値を出力す
るように、レジスタ１０５に制御信号を供給する。
【００１１】そして、以上の操作がｉ＝１〜ｍについて
完了したならば、転置回路１０２の出力が暗号文として
出力端子３１２を介して出力される。なお、制御回路３
０６は以上の操作が完了したならば、出力端子３１０か
らビジー信号を出力のを停止して、出力端子３１２に暗
号文が供給されていることを外部の装置へ知らせる。
完了したならば、転置回路１０２の出力が暗号文として
出力端子３１２を介して出力される。なお、制御回路３
０６は以上の操作が完了したならば、出力端子３１０か
らビジー信号を出力のを停止して、出力端子３１２に暗
号文が供給されていることを外部の装置へ知らせる。
【００１２】なお、図３に示した従来のプロダクト暗号
装置では、暗号文から平文を復元するのにも利用でき
る。そのためには、転置回路１０２で施す転置として、
暗号化の際に用いていた転置と逆の転置を選び、Ｓボッ
クス３０４1〜３０４8で施す置換として、暗号化の際に
用いていた置換と逆の置換を選び、入力端子３１１に供
給する暗号鍵の８×ｋビットを１ブロックとしてブロッ
ク単位に逆順に並べ代えて供給する。そうしておいて、
入力端子３１３に暗号文を供給して、暗号化と同様の操
作をすることにより、出力端子３１２から平文が出力さ
れる。
装置では、暗号文から平文を復元するのにも利用でき
る。そのためには、転置回路１０２で施す転置として、
暗号化の際に用いていた転置と逆の転置を選び、Ｓボッ
クス３０４1〜３０４8で施す置換として、暗号化の際に
用いていた置換と逆の置換を選び、入力端子３１１に供
給する暗号鍵の８×ｋビットを１ブロックとしてブロッ
ク単位に逆順に並べ代えて供給する。そうしておいて、
入力端子３１３に暗号文を供給して、暗号化と同様の操
作をすることにより、出力端子３１２から平文が出力さ
れる。
【００１３】なお、この従来のプロダクト暗号装置で
は、転置回路１０２において１種類の転置しか行ってい
ないが、従来、複数の転置回路とセレクタを設けてお
き、記憶回路１０７から供給される暗号鍵によって使用
する転置回路を切り替えるプロダクト暗号装置も知られ
ている。
は、転置回路１０２において１種類の転置しか行ってい
ないが、従来、複数の転置回路とセレクタを設けてお
き、記憶回路１０７から供給される暗号鍵によって使用
する転置回路を切り替えるプロダクト暗号装置も知られ
ている。
【００１４】
【発明が解決しようとする課題】しかしながら、従来の
プロダクト暗号装置では、多数のＳボックスを用意して
安全性をより高めようとすると、Ｓボックスの装置規模
が大きくなるという問題がある。例えば、入出力が８ビ
ットの置換を２５６種類記憶するＳボックスを８個用い
る上記の従来のプロダクト暗号装置では、一つのＳボッ
クスを実現するために、容量が６５５３６バイト（＝２
５６×２５６）のＲＯＭが必要となる。６５５３６バイ
トという容量は、現在の半導体技術からすると必ずしも
大きいものではないが、これだけの容量のＲＯＭを搭載
した集積回路を低コストに実現することは困難であり、
よって従来装置全体の低コスト化に制約を与えている。
プロダクト暗号装置では、多数のＳボックスを用意して
安全性をより高めようとすると、Ｓボックスの装置規模
が大きくなるという問題がある。例えば、入出力が８ビ
ットの置換を２５６種類記憶するＳボックスを８個用い
る上記の従来のプロダクト暗号装置では、一つのＳボッ
クスを実現するために、容量が６５５３６バイト（＝２
５６×２５６）のＲＯＭが必要となる。６５５３６バイ
トという容量は、現在の半導体技術からすると必ずしも
大きいものではないが、これだけの容量のＲＯＭを搭載
した集積回路を低コストに実現することは困難であり、
よって従来装置全体の低コスト化に制約を与えている。
【００１５】本発明は上記の点に鑑みなされたもので、
Ｓボックスを実現するＲＯＭの容量を小さくし得るプロ
ダクト暗号装置を提供することを目的とする。
Ｓボックスを実現するＲＯＭの容量を小さくし得るプロ
ダクト暗号装置を提供することを目的とする。
【００１６】また、本発明の他の目的は、装置を低コス
ト化し得るプロダクト暗号装置を提供することにある。
ト化し得るプロダクト暗号装置を提供することにある。
【００１７】
【課題を解決するための手段】本発明は以上の目的を達
成するため、入力文のビットの位置を入れ替える転置を
行う転置手段と、入力の整数に対して別の整数に置き換
える置換を行う置換手段と、置換手段の出力を記憶する
レジスタと、外部より入力された平文又は暗号文とレジ
スタの出力の一方を選択して転置手段の入力文とする第
１のセレクタと、転置手段の出力とレジスタの出力の一
方を選択して置換手段に供給する第２のセレクタと、１
回目の操作時には第１のセレクタを外部より入力された
平文又は暗号文を選択させ、２回目以降の操作時にはレ
ジスタの出力を選択させるように第１のセレクタを制御
すると共に、転置手段の出力を選択してから次に転置手
段の出力を選択するまでの間に２回以上連続してレジス
タの出力を選択させるように第２のセレクタを制御する
制御手段とを有し、制御手段により転置手段による転置
と置換手段による置換とが予め定められた回数行われた
時点の転置手段の出力を暗号文又は平文として外部へ出
力する構成としたものである。
成するため、入力文のビットの位置を入れ替える転置を
行う転置手段と、入力の整数に対して別の整数に置き換
える置換を行う置換手段と、置換手段の出力を記憶する
レジスタと、外部より入力された平文又は暗号文とレジ
スタの出力の一方を選択して転置手段の入力文とする第
１のセレクタと、転置手段の出力とレジスタの出力の一
方を選択して置換手段に供給する第２のセレクタと、１
回目の操作時には第１のセレクタを外部より入力された
平文又は暗号文を選択させ、２回目以降の操作時にはレ
ジスタの出力を選択させるように第１のセレクタを制御
すると共に、転置手段の出力を選択してから次に転置手
段の出力を選択するまでの間に２回以上連続してレジス
タの出力を選択させるように第２のセレクタを制御する
制御手段とを有し、制御手段により転置手段による転置
と置換手段による置換とが予め定められた回数行われた
時点の転置手段の出力を暗号文又は平文として外部へ出
力する構成としたものである。
【００１８】また、本発明ではレジスタと第２のセレク
タの間に、レジスタの出力を線形変換する線形変換回路
を設け、第２のセレクタは転置手段の出力と線形変換回
路の出力の一方を選択する構成でもよい。
タの間に、レジスタの出力を線形変換する線形変換回路
を設け、第２のセレクタは転置手段の出力と線形変換回
路の出力の一方を選択する構成でもよい。
【００１９】更に、本発明の置換手段は、第２のセレク
タの出力Ｂビットがｂビットずつ分岐してアドレス端子
に入力されると共に、暗号鍵の１ブロックの所定ビット
ずつが入力されることにより、暗号鍵によって指定され
る置換が施されたｂビットの置換結果をそれぞれレジス
タへ出力する全部でＢ／ｂ個のメモリと、メモリに対し
て暗号鍵をブロック単位で順次供給する記憶回路とから
なることを特徴とする。
タの出力Ｂビットがｂビットずつ分岐してアドレス端子
に入力されると共に、暗号鍵の１ブロックの所定ビット
ずつが入力されることにより、暗号鍵によって指定され
る置換が施されたｂビットの置換結果をそれぞれレジス
タへ出力する全部でＢ／ｂ個のメモリと、メモリに対し
て暗号鍵をブロック単位で順次供給する記憶回路とから
なることを特徴とする。
【００２０】
【作用】本発明では、第２のセレクタが転置手段の出力
を選択してから次に転置手段の出力を選択するまでの間
に２回以上連続してレジスタの出力を選択して置換手段
に供給するようにしたため、置換が２回以上連続して行
われることとなる。
を選択してから次に転置手段の出力を選択するまでの間
に２回以上連続してレジスタの出力を選択して置換手段
に供給するようにしたため、置換が２回以上連続して行
われることとなる。
【００２１】ところが、従来は置換を２回以上繰り返し
ても、安全性の向上には寄与しないと考えられていた。
なぜならば、連続する２回の置換は一つの置換で置き換
えられるからである。置換を２回続けて施すくらいであ
れば、置換と次の置換との間において、転置を行って攪
拌効果を高めた方が安全であると考えられていた。この
ため、従来は転置と置換を１回ずつ繰り返して施すプロ
ダクト暗号が用いられていた。
ても、安全性の向上には寄与しないと考えられていた。
なぜならば、連続する２回の置換は一つの置換で置き換
えられるからである。置換を２回続けて施すくらいであ
れば、置換と次の置換との間において、転置を行って攪
拌効果を高めた方が安全であると考えられていた。この
ため、従来は転置と置換を１回ずつ繰り返して施すプロ
ダクト暗号が用いられていた。
【００２２】ところで、従来より暗号の一種として多重
暗号が知られている。この多重剰余暗号について簡単に
説明する。平文と暗号文の長さを一致させるために、ｐ
ｉより小さな値の入力ｘに対してはａｉ ｘ＋ｂｉ
（ｍｏｄ ｐｉ ）を出力し、ｐｉ より小さくない入
力ｘに対してはｘを出力する変換をｆ［ａｉ ，ｂｉ，
ｐｉ ］とし、入力の最上位ビットを反転して出力する
変換をｇとしたとき、これらの変換をｆ［ａｉ ，ｂｉ
，ｐｉ ］，ｇ，ｆ［ａｉ ，ｂｉ ，ｐｉ ］の順
序で施す変換を、線形変換の代わりに繰り返す。このよ
うにすることにより、ｐｉ として互いに素な相異なる
ｎビットの整数を選んでおきさえすれば、長さｎビット
の任意の平文を長さｎビットの暗号文に変換できる。こ
のような暗号が多重剰余暗号と呼ばれる。なお、多重剰
余暗号については特開平６−７５５２５号公報（特願平
４−１２８４０９号公報）や米国特許第５３０１２３５
号明細書にその原理その他が詳細に述べられている。
暗号が知られている。この多重剰余暗号について簡単に
説明する。平文と暗号文の長さを一致させるために、ｐ
ｉより小さな値の入力ｘに対してはａｉ ｘ＋ｂｉ
（ｍｏｄ ｐｉ ）を出力し、ｐｉ より小さくない入
力ｘに対してはｘを出力する変換をｆ［ａｉ ，ｂｉ，
ｐｉ ］とし、入力の最上位ビットを反転して出力する
変換をｇとしたとき、これらの変換をｆ［ａｉ ，ｂｉ
，ｐｉ ］，ｇ，ｆ［ａｉ ，ｂｉ ，ｐｉ ］の順
序で施す変換を、線形変換の代わりに繰り返す。このよ
うにすることにより、ｐｉ として互いに素な相異なる
ｎビットの整数を選んでおきさえすれば、長さｎビット
の任意の平文を長さｎビットの暗号文に変換できる。こ
のような暗号が多重剰余暗号と呼ばれる。なお、多重剰
余暗号については特開平６−７５５２５号公報（特願平
４−１２８４０９号公報）や米国特許第５３０１２３５
号明細書にその原理その他が詳細に述べられている。
【００２３】上記の多重剰余暗号では、線形変換ｙ＝ａ
ｘ＋ｂ（ｍｏｄ ｐ）を異なる法で２回以上繰り返すこ
とによって、解読の困難な非線形変換を得ている。この
ことから置換を２回以上繰り返して施してやると、元の
置換よりも複雑な置換が得られることが分かる。そこ
で、本発明ではこの点に着目して置換を２回連続して繰
り返すものである。
ｘ＋ｂ（ｍｏｄ ｐ）を異なる法で２回以上繰り返すこ
とによって、解読の困難な非線形変換を得ている。この
ことから置換を２回以上繰り返して施してやると、元の
置換よりも複雑な置換が得られることが分かる。そこ
で、本発明ではこの点に着目して置換を２回連続して繰
り返すものである。
【００２４】ここで、置換を２回連続して繰り返すと、
置換と転置とを交互に１回ずつ繰り返す場合に比し、処
理速度の点では遅くなるために不利であるが、１回当た
りＬ種類の置換ではＬ×Ｌ通りの置換が実現できるか
ら、置換を実現するのに用いられる上記置換手段のメモ
リの容量を大幅に削減することができる。
置換と転置とを交互に１回ずつ繰り返す場合に比し、処
理速度の点では遅くなるために不利であるが、１回当た
りＬ種類の置換ではＬ×Ｌ通りの置換が実現できるか
ら、置換を実現するのに用いられる上記置換手段のメモ
リの容量を大幅に削減することができる。
【００２５】例えば、従来のプロダクト暗号装置では入
出力が８ビットの置換を２５６種類記憶するのに６５５
３６バイト（＝２５６×２８）のメモリが必要であるの
に対し、置換を２回連続して繰り返すと、２５６（＝１
６×１６）種類の置換を得るのに１回当たり１６種類の
置換で実現できるので、メモリの容量は４０９６バイト
（＝１６×２８）と大幅に少なくて済む。
出力が８ビットの置換を２５６種類記憶するのに６５５
３６バイト（＝２５６×２８）のメモリが必要であるの
に対し、置換を２回連続して繰り返すと、２５６（＝１
６×１６）種類の置換を得るのに１回当たり１６種類の
置換で実現できるので、メモリの容量は４０９６バイト
（＝１６×２８）と大幅に少なくて済む。
【００２６】また、レジスタの出力を線形変換回路を介
して第２のセレクタに供給することにより、攪拌効果の
改善を期待できる。
して第２のセレクタに供給することにより、攪拌効果の
改善を期待できる。
【００２７】
【実施例】次に、本発明の実施例について説明する。図
１は本発明になるプロダクト暗号装置の第１実施例のブ
ロック図を示す。同図中、図３と同一構成部分には同一
符号を付してある。図１に示す第１実施例は、セレクタ
１０１、１０３、転置回路１０２、８個のＳボックス１
０４1〜１０４8、レジスタ１０５、制御回路１０６及び
記憶回路１０７から構成されている。
１は本発明になるプロダクト暗号装置の第１実施例のブ
ロック図を示す。同図中、図３と同一構成部分には同一
符号を付してある。図１に示す第１実施例は、セレクタ
１０１、１０３、転置回路１０２、８個のＳボックス１
０４1〜１０４8、レジスタ１０５、制御回路１０６及び
記憶回路１０７から構成されている。
【００２８】セレクタ１０１は、入力端子１１３より入
力される平文とレジスタ１０５の出力の一方を、制御回
路１０６の出力制御信号に応じて選択する。転置回路１
０２は、セレクタ１０１から供給される６４ビットの入
力に対して転置を施して、得られた６４ビットの転置結
果をセレクタ１０３に供給する。セレクタ１０３は、転
置回路１０２の出力とレジスタ１０５の出力の一方を、
制御回路１０６の出力制御信号に応じて選択する。
力される平文とレジスタ１０５の出力の一方を、制御回
路１０６の出力制御信号に応じて選択する。転置回路１
０２は、セレクタ１０１から供給される６４ビットの入
力に対して転置を施して、得られた６４ビットの転置結
果をセレクタ１０３に供給する。セレクタ１０３は、転
置回路１０２の出力とレジスタ１０５の出力の一方を、
制御回路１０６の出力制御信号に応じて選択する。
【００２９】Ｓボックス１０４1〜１０４8は、与えられ
た８ビットの入力に対して、記憶回路１０７から供給さ
れるｋ′ビットの暗号鍵によって指定される置換を施し
て、置換結果を出力する。ここで、ｋ′＝４である。記
憶回路１０７は、暗号鍵を記憶するメモリで、ＲＡＭで
構成されている。
た８ビットの入力に対して、記憶回路１０７から供給さ
れるｋ′ビットの暗号鍵によって指定される置換を施し
て、置換結果を出力する。ここで、ｋ′＝４である。記
憶回路１０７は、暗号鍵を記憶するメモリで、ＲＡＭで
構成されている。
【００３０】次に、本実施例の動作について説明する。
入力端子１０８を介して制御回路１０６に暗号鍵書き込
み要求信号が供給されると、制御回路１０６は記憶回路
１０７に書き込み信号を出力して、入力端子１１１を介
して記憶回路１０７に供給されている長さ８×ｋ′×
（２×ｍ）ビットの暗号鍵を、記憶回路１０７に記憶さ
せる。ここで、ｍ＝８である。
入力端子１０８を介して制御回路１０６に暗号鍵書き込
み要求信号が供給されると、制御回路１０６は記憶回路
１０７に書き込み信号を出力して、入力端子１１１を介
して記憶回路１０７に供給されている長さ８×ｋ′×
（２×ｍ）ビットの暗号鍵を、記憶回路１０７に記憶さ
せる。ここで、ｍ＝８である。
【００３１】また、制御回路１０６は入力端子１０９を
介して暗号化要求信号が供給された時には、まず、出力
端子１１０へビジー信号を出力開始した後、次の操作を
２×ｍ回（ここではｍ＝８であるから１６回）繰り返
す。すなわち、制御回路１０６は１回目はセレクタ１０
１が入力端子１１３から入力される長さ６４ビットの平
文を選択し、２回目以降はレジスタ１０５の出力を選択
するように、セレクタ１０１へ制御信号を供給すると共
に、奇数回目はセレクタ１０３が転置回路１０２の出力
を選択し、偶数回目はレジスタ１０５の出力を選択する
ように、セレクタ１０３へ制御信号を供給する。
介して暗号化要求信号が供給された時には、まず、出力
端子１１０へビジー信号を出力開始した後、次の操作を
２×ｍ回（ここではｍ＝８であるから１６回）繰り返
す。すなわち、制御回路１０６は１回目はセレクタ１０
１が入力端子１１３から入力される長さ６４ビットの平
文を選択し、２回目以降はレジスタ１０５の出力を選択
するように、セレクタ１０１へ制御信号を供給すると共
に、奇数回目はセレクタ１０３が転置回路１０２の出力
を選択し、偶数回目はレジスタ１０５の出力を選択する
ように、セレクタ１０３へ制御信号を供給する。
【００３２】また、制御回路１０６は記憶回路１０７に
読み出し制御信号を供給して、記憶回路１０７から８×
ｋ′ビットを１ブロックとしてブロック単位に区切った
暗号鍵の最初からｉ番目（ただし、ｉ＝１、
２、．．．、２×ｍ）のブロックを読み出し、読み出し
た８×ｋ′ビットをｋ′ビットずつ８個のＳボックス１
０４1〜１０４8に供給する。続いて、制御回路１０６は
一定時間経過してＳボックス１０４1〜１０４8の出力が
確定した後に、レジスタ１０５に制御信号を供給してレ
ジスタ１０５によりＳボックス１０４1〜１０４8の出力
を記憶させる。
読み出し制御信号を供給して、記憶回路１０７から８×
ｋ′ビットを１ブロックとしてブロック単位に区切った
暗号鍵の最初からｉ番目（ただし、ｉ＝１、
２、．．．、２×ｍ）のブロックを読み出し、読み出し
た８×ｋ′ビットをｋ′ビットずつ８個のＳボックス１
０４1〜１０４8に供給する。続いて、制御回路１０６は
一定時間経過してＳボックス１０４1〜１０４8の出力が
確定した後に、レジスタ１０５に制御信号を供給してレ
ジスタ１０５によりＳボックス１０４1〜１０４8の出力
を記憶させる。
【００３３】従って、上記の制御回路１０６の制御によ
り、まず、入力端子１１３より入力された長さ６４ビッ
トの平文はセレクタ１０１、転置回路１０２及びセレク
タ１０３を介して８ビットずつＳボックス１０４1〜１
０４8に分岐供給され、ここで記憶回路１０７から読み
出された最初の１ブロックの暗号鍵の８×ｋ′ビットの
うちの各ｋ′ビットの暗号鍵により指定される置換がそ
れぞれ施された後、レジスタ１０５に供給されて置換結
果が記憶される。
り、まず、入力端子１１３より入力された長さ６４ビッ
トの平文はセレクタ１０１、転置回路１０２及びセレク
タ１０３を介して８ビットずつＳボックス１０４1〜１
０４8に分岐供給され、ここで記憶回路１０７から読み
出された最初の１ブロックの暗号鍵の８×ｋ′ビットの
うちの各ｋ′ビットの暗号鍵により指定される置換がそ
れぞれ施された後、レジスタ１０５に供給されて置換結
果が記憶される。
【００３４】次に、レジスタ１０５より取り出された１
回目の置換結果である６４ビットがセレクタ１０３を介
して８ビットずつＳボックス１０４1〜１０４8に分岐供
給され、ここで記憶回路１０７から読み出された２番目
の１ブロックの暗号鍵の８×ｋ′ビットのうちの各ｋ′
ビットの暗号鍵により指定される置換がそれぞれ施され
た後、レジスタ１０５に供給されて置換結果が記憶され
る。
回目の置換結果である６４ビットがセレクタ１０３を介
して８ビットずつＳボックス１０４1〜１０４8に分岐供
給され、ここで記憶回路１０７から読み出された２番目
の１ブロックの暗号鍵の８×ｋ′ビットのうちの各ｋ′
ビットの暗号鍵により指定される置換がそれぞれ施され
た後、レジスタ１０５に供給されて置換結果が記憶され
る。
【００３５】次に、レジスタ１０５より取り出された２
回目の置換結果である６４ビットがセレクタ１０１、転
置回路１０２及びセレクタ１０３を介して８ビットずつ
Ｓボックス１０４1〜１０４8に分岐供給され、ここで記
憶回路１０７から読み出された３番目の１ブロックの暗
号鍵の８×ｋ′ビットのうちの各ｋ′ビットの暗号鍵に
より指定される置換がそれぞれ施された後、レジスタ１
０５に供給されて置換結果が記憶される。
回目の置換結果である６４ビットがセレクタ１０１、転
置回路１０２及びセレクタ１０３を介して８ビットずつ
Ｓボックス１０４1〜１０４8に分岐供給され、ここで記
憶回路１０７から読み出された３番目の１ブロックの暗
号鍵の８×ｋ′ビットのうちの各ｋ′ビットの暗号鍵に
より指定される置換がそれぞれ施された後、レジスタ１
０５に供給されて置換結果が記憶される。
【００３６】以上の動作を計２×ｍ回、すなわち計１６
回繰り返した時点でその時の転置回路１０２の出力が暗
号文として出力端子１１２へ出力される。なお、制御回
路１０６は以上の操作が完了すると、出力端子１１０へ
のビジー信号の出力を停止して、出力端子１１２に暗号
文が出力されていることを、外部の装置に知らせる。
回繰り返した時点でその時の転置回路１０２の出力が暗
号文として出力端子１１２へ出力される。なお、制御回
路１０６は以上の操作が完了すると、出力端子１１０へ
のビジー信号の出力を停止して、出力端子１１２に暗号
文が出力されていることを、外部の装置に知らせる。
【００３７】このように、本実施例では、入力文に転置
を１回施してからＳボックス１０４1〜１０４8を用いた
置換を２回連続して行うことを繰り返すようにしたた
め、転置と次の転置との間に置換を２回連続し繰り返す
ことで２５６種類の置換を実現すると、Ｓボックス１０
４1〜１０４8の各々の容量を前記したように４０９６バ
イトと、従来のＳボックス３０４1〜３０４8の各々の容
量６５５３６バイトよりも大幅に削減することができ
る。
を１回施してからＳボックス１０４1〜１０４8を用いた
置換を２回連続して行うことを繰り返すようにしたた
め、転置と次の転置との間に置換を２回連続し繰り返す
ことで２５６種類の置換を実現すると、Ｓボックス１０
４1〜１０４8の各々の容量を前記したように４０９６バ
イトと、従来のＳボックス３０４1〜３０４8の各々の容
量６５５３６バイトよりも大幅に削減することができ
る。
【００３８】なお、図１のプロダクト装置は、暗号文か
ら平文を復元するのにも利用できる。そのためには、転
置回路１０２で施す転置として、暗号化の際に用いてい
た転置と逆の転置を選ぶと共に、Ｓボックス１０４1〜
１０４8で施す置換として暗号化の際に用いていた置換
と逆の置換を選び、入力端子１１１に入力する暗号鍵の
各ブロック順を暗号化のときと逆順に並べ替える。そう
しておいて、入力端子１１３に暗号文を供給して暗号化
と同様の操作をすることにより、図１のブロック構成に
より出力端子１１２から平文を出力することができる。
ら平文を復元するのにも利用できる。そのためには、転
置回路１０２で施す転置として、暗号化の際に用いてい
た転置と逆の転置を選ぶと共に、Ｓボックス１０４1〜
１０４8で施す置換として暗号化の際に用いていた置換
と逆の置換を選び、入力端子１１１に入力する暗号鍵の
各ブロック順を暗号化のときと逆順に並べ替える。そう
しておいて、入力端子１１３に暗号文を供給して暗号化
と同様の操作をすることにより、図１のブロック構成に
より出力端子１１２から平文を出力することができる。
【００３９】次に、本発明の第２実施例について説明す
る。図２は本発明の第２実施例のブロック図を示す。同
図中、図１と同一構成部分には同一符号を付し、その説
明を省略する。本実施例は、第１実施例のレジスタ１０
５とセレクタ１０３の間に、線形変換回路２０１を挿入
接続した点に特徴がある。
る。図２は本発明の第２実施例のブロック図を示す。同
図中、図１と同一構成部分には同一符号を付し、その説
明を省略する。本実施例は、第１実施例のレジスタ１０
５とセレクタ１０３の間に、線形変換回路２０１を挿入
接続した点に特徴がある。
【００４０】線形変換回路２０１は、６４ビットの入力
を８ビットを１ブロックとしてブロック単位に区切った
それぞれのブロックに対して線形変換を行い、変換結果
を出力する回路である。なお、ここでいう線形変換と
は、あるブロックの８ビットを８次元ベクトルｘ＝（ｘ
１，ｘ２，ｘ３，．．．，ｘ８）で表現し、予め与えら
れた８行８列の行列をＡとするとＡｘ（ｍｏｄ ２）に
よって与えられる８次元ベクトルを変換結果として出力
するものである。ただし、行列Ａの要素は０か１の一方
の値だけをとるものとし、行列とベクトルの乗算Ａｘ
（ｍｏｄ ２）においては、スカラーとスカラーの四則
演算は２を法とする剰余演算で行うものとする。すなわ
ち、積は論理積で加算は排他的論理和とする。
を８ビットを１ブロックとしてブロック単位に区切った
それぞれのブロックに対して線形変換を行い、変換結果
を出力する回路である。なお、ここでいう線形変換と
は、あるブロックの８ビットを８次元ベクトルｘ＝（ｘ
１，ｘ２，ｘ３，．．．，ｘ８）で表現し、予め与えら
れた８行８列の行列をＡとするとＡｘ（ｍｏｄ ２）に
よって与えられる８次元ベクトルを変換結果として出力
するものである。ただし、行列Ａの要素は０か１の一方
の値だけをとるものとし、行列とベクトルの乗算Ａｘ
（ｍｏｄ ２）においては、スカラーとスカラーの四則
演算は２を法とする剰余演算で行うものとする。すなわ
ち、積は論理積で加算は排他的論理和とする。
【００４１】次に、本実施例の動作について説明する。
入力端子２０８を介して制御回路１０６に暗号鍵書き込
み要求信号が供給されると、制御回路１０６は記憶回路
１０７に書き込み信号を出力して、入力端子２１１を介
して記憶回路１０７に供給されている長さ８×ｋ′×
（２×ｍ）ビットの暗号鍵を、記憶回路１０７に記憶さ
せる。ここで、ｍ＝８である。
入力端子２０８を介して制御回路１０６に暗号鍵書き込
み要求信号が供給されると、制御回路１０６は記憶回路
１０７に書き込み信号を出力して、入力端子２１１を介
して記憶回路１０７に供給されている長さ８×ｋ′×
（２×ｍ）ビットの暗号鍵を、記憶回路１０７に記憶さ
せる。ここで、ｍ＝８である。
【００４２】また、制御回路１０６は入力端子２０９を
介して暗号化要求信号が供給された時には、出力端子２
１０へビジー信号を処理が終了するまで出力する。続い
て制御回路は第１実施例と同様にしてセレクタ１０１及
び１０３、レジスタ１０５、記憶回路１０７の制御を行
い、入力端子２１３よりの平文に転置を１回施してから
Ｓボックス１０４1〜１０４8を用いた置換を２回連続し
て行うことを１６回繰り返し、得られたその時の転置回
路１０２の出力を暗号文として出力端子２１２へ出力さ
せる。
介して暗号化要求信号が供給された時には、出力端子２
１０へビジー信号を処理が終了するまで出力する。続い
て制御回路は第１実施例と同様にしてセレクタ１０１及
び１０３、レジスタ１０５、記憶回路１０７の制御を行
い、入力端子２１３よりの平文に転置を１回施してから
Ｓボックス１０４1〜１０４8を用いた置換を２回連続し
て行うことを１６回繰り返し、得られたその時の転置回
路１０２の出力を暗号文として出力端子２１２へ出力さ
せる。
【００４３】このように、本実施例の動作は、レジスタ
１０５からセレクタ１０３に供給される信号が線形変換
回路２０１によって変換されていることを除けば第１実
施例と同様であり、本実施例も第１実施例と同様の効果
を奏する。更に本実施例では、線形変換回路２０１を用
いることにより、線形変換は暗号としては弱いが攪拌効
果が大きいので、Ｓボックス１０４1〜１０４8の繰り返
しの間において線形変換を行うことで攪拌効果の改善が
期待できる。
１０５からセレクタ１０３に供給される信号が線形変換
回路２０１によって変換されていることを除けば第１実
施例と同様であり、本実施例も第１実施例と同様の効果
を奏する。更に本実施例では、線形変換回路２０１を用
いることにより、線形変換は暗号としては弱いが攪拌効
果が大きいので、Ｓボックス１０４1〜１０４8の繰り返
しの間において線形変換を行うことで攪拌効果の改善が
期待できる。
【００４４】なお、本発明は上記の実施例に限定される
ものではなく、例えば実施例の転置回路１０２において
は１種類の転置しか行っていないが、複数の転置回路と
セレクタを設けておき、記憶回路１０７から供給される
暗号鍵によって使用する転置回路を切り換えるようにし
て複数の種類の転置を行うようにすることもできる。ま
た、上記の各実施例では、平文と暗号文の長さを６４ビ
ットとし、入出力が８ビットのＳボックスを８個使って
いるが、平分と暗号文の長さをＢビットとし、Ｓボック
スの入出力をｂビットとし、Ｂ／ｂ個のＳボックスを使
用してもよい。ただし、ここでＢはｂで割り切れるもの
とする。
ものではなく、例えば実施例の転置回路１０２において
は１種類の転置しか行っていないが、複数の転置回路と
セレクタを設けておき、記憶回路１０７から供給される
暗号鍵によって使用する転置回路を切り換えるようにし
て複数の種類の転置を行うようにすることもできる。ま
た、上記の各実施例では、平文と暗号文の長さを６４ビ
ットとし、入出力が８ビットのＳボックスを８個使って
いるが、平分と暗号文の長さをＢビットとし、Ｓボック
スの入出力をｂビットとし、Ｂ／ｂ個のＳボックスを使
用してもよい。ただし、ここでＢはｂで割り切れるもの
とする。
【００４５】更に、図２の第２実施例では攪拌効果を高
めるために、線形変換回路２０１を用いているが、線形
変換回路２０１に代えて、論理回路を使って簡単に実現
できる別の変換回路を用いてもよい。また、本発明の各
実施例では、ｋ′＝４、ｍ＝８としたが、要求される安
全性に応じて、別の値を選ぶこともできる。また、転置
と転置の間の置換連続回数は、処理速度とＲＯＭ容量の
低減の点から２回が最も望ましいが、３回以上でも可能
である。
めるために、線形変換回路２０１を用いているが、線形
変換回路２０１に代えて、論理回路を使って簡単に実現
できる別の変換回路を用いてもよい。また、本発明の各
実施例では、ｋ′＝４、ｍ＝８としたが、要求される安
全性に応じて、別の値を選ぶこともできる。また、転置
と転置の間の置換連続回数は、処理速度とＲＯＭ容量の
低減の点から２回が最も望ましいが、３回以上でも可能
である。
【００４６】
【発明の効果】以上説明したように、本発明によれば、
置換手段による置換を転置と次の転置の間に２回以上連
続して行うようにしたため、従来と同等の種類の置換を
行うのに置換手段を構成するメモリの容量を従来よりも
大幅に少なくでき、従って従来よりも安価な構成により
暗号鍵を知らない第三者によって解読されることのない
暗号文を生成することができる。また、本発明によれ
ば、レジスタの出力を線形変換回路を介して第２のセレ
クタに供給することにより、攪拌効果の改善を期待で
き、より安全な暗号文を生成できる。
置換手段による置換を転置と次の転置の間に２回以上連
続して行うようにしたため、従来と同等の種類の置換を
行うのに置換手段を構成するメモリの容量を従来よりも
大幅に少なくでき、従って従来よりも安価な構成により
暗号鍵を知らない第三者によって解読されることのない
暗号文を生成することができる。また、本発明によれ
ば、レジスタの出力を線形変換回路を介して第２のセレ
クタに供給することにより、攪拌効果の改善を期待で
き、より安全な暗号文を生成できる。
【図１】本発明の第１実施例のブロック図である。
【図２】本発明の第２実施例のブロック図である。
【図３】従来装置の一例のブロック図である。
１０１、１０３ セレクタ １０２ 転置回路 １０４１〜１０４８ Ｓボックス １０５ レジスタ １０６ 制御回路 １０７ 記憶回路 １０８、２０８ 暗号鍵書き込み要求信号入力端子 １０９、２０９ 暗号化要求信号入力端子 １１０、２１０ ビジー信号出力端子 １１１、２１１ 暗号鍵入力端子 １１２、２１２ 暗号文出力端子 １１３、２１３ 平文入力端子 ２０１ 線形変換回路
Claims (3)
- 【請求項１】 入力文のビットの位置を入れ替える転置
を行う転置手段と、 入力の整数に対して別の整数に置き換える置換を行う置
換手段と、 該置換手段の出力を記憶するレジスタと、 外部より入力された平文又は暗号文と該レジスタの出力
の一方を選択して前記転置手段の入力文とする第１のセ
レクタと、 前記転置手段の出力と前記レジスタの出力の一方を選択
して前記置換手段に供給する第２のセレクタと、 １回目の操作時には前記第１のセレクタを前記外部より
入力された平文又は暗号文を選択させ、２回目以降の操
作時には前記レジスタの出力を選択させるように該第１
のセレクタを制御すると共に、前記転置手段の出力を選
択してから次に該転置手段の出力を選択するまでの間に
２回以上連続して前記レジスタの出力を選択させるよう
に前記第２のセレクタを制御する制御手段とを有し、該
制御手段により前記転置手段による転置と置換手段によ
る置換とが予め定められた回数行われた時点の前記転置
手段の出力を暗号文又は平文として外部へ出力すること
を特徴とするプロダクト暗号装置。 - 【請求項２】 前記レジスタと前記第２のセレクタの間
に、該レジスタの出力を線形変換する線形変換回路を設
け、該第２のセレクタは前記転置手段の出力と該線形変
換回路の出力の一方を選択することを特徴とする請求項
１記載のプロダクト暗号装置。 - 【請求項３】 前記置換手段は、前記第２のセレクタの
出力Ｂビットがｂビットずつ分岐してアドレス端子に入
力されると共に、暗号鍵の１ブロックの所定ビットずつ
が入力されることにより、該暗号鍵によって指定される
置換が施されたｂビットの置換結果をそれぞれ前記レジ
スタへ出力する全部でＢ／ｂ個のメモリと、該メモリに
対して該暗号鍵をブロック単位で順次供給する記憶回路
とからなることを特徴とする請求項１又は２記載のプロ
ダクト暗号装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6319681A JPH08179690A (ja) | 1994-12-22 | 1994-12-22 | プロダクト暗号装置 |
| CA002165905A CA2165905A1 (en) | 1994-12-22 | 1995-12-21 | Small size product cipher apparatus |
| EP95120289A EP0719007A3 (en) | 1994-12-22 | 1995-12-21 | Small size product cipher apparatus |
| AU40640/95A AU697558B2 (en) | 1994-12-22 | 1995-12-21 | Small size product cipher apparatus |
| US08/575,993 US5687238A (en) | 1994-12-22 | 1995-12-21 | Small size product cipher apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6319681A JPH08179690A (ja) | 1994-12-22 | 1994-12-22 | プロダクト暗号装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08179690A true JPH08179690A (ja) | 1996-07-12 |
Family
ID=18113009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6319681A Pending JPH08179690A (ja) | 1994-12-22 | 1994-12-22 | プロダクト暗号装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5687238A (ja) |
| EP (1) | EP0719007A3 (ja) |
| JP (1) | JPH08179690A (ja) |
| AU (1) | AU697558B2 (ja) |
| CA (1) | CA2165905A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6201869B1 (en) | 1995-09-05 | 2001-03-13 | Mitsubishi Denki Kabushiki Kaisha | Data transformation apparatus and data transformation method |
| US6477556B1 (en) | 1998-01-27 | 2002-11-05 | Mitsubishi Denki Kabushiki Kaisha | Method and apparatus for arithmetic operation and recording medium of method of operation |
| KR100969961B1 (ko) * | 2007-12-20 | 2010-07-15 | 한국전자통신연구원 | 블록 암호 아리아의 치환 연산 장치 및 방법 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5835599A (en) * | 1996-04-15 | 1998-11-10 | Vlsi Technology, Inc. | Muti-cycle non-parallel data encryption engine |
| US6075859A (en) * | 1997-03-11 | 2000-06-13 | Qualcomm Incorporated | Method and apparatus for encrypting data in a wireless communication system |
| JP3088337B2 (ja) * | 1997-05-30 | 2000-09-18 | 三菱電機株式会社 | 暗号処理装置、ｉｃカード及び暗号処理方法 |
| EP1052611B9 (en) * | 1998-01-27 | 2007-02-14 | Nippon Telegraph and Telephone Corporation | Data converter and recording medium on which program for executing data conversion is recorded |
| US6578061B1 (en) * | 1999-01-19 | 2003-06-10 | Nippon Telegraph And Telephone Corporation | Method and apparatus for data permutation/division and recording medium with data permutation/division program recorded thereon |
| KR100316025B1 (ko) * | 1999-06-30 | 2001-12-12 | 박종섭 | 데이터 암호 표준 알고리즘을 이용한 암호 및 복호 장치 |
| US6829357B1 (en) | 1999-12-14 | 2004-12-07 | Trw Inc. | Communication system having a transmitter and a receiver that engage in reduced size encrypted data communication |
| US7212631B2 (en) * | 2001-05-31 | 2007-05-01 | Qualcomm Incorporated | Apparatus and method for performing KASUMI ciphering |
| US7215769B2 (en) * | 2002-11-06 | 2007-05-08 | Fiske Software Llc | Non-autonomous dynamical orbit cryptography |
| US8712942B2 (en) * | 2003-03-24 | 2014-04-29 | AEMEA Inc. | Active element machine computation |
| US7657033B2 (en) * | 2004-12-10 | 2010-02-02 | Fiske Software Llc | Cryptography related to keys |
| US20100046755A1 (en) * | 2005-12-07 | 2010-02-25 | Fiske Software Llc | Cryptography related to keys with signature |
| US8130946B2 (en) * | 2007-03-20 | 2012-03-06 | Michael De Mare | Iterative symmetric key ciphers with keyed S-boxes using modular exponentiation |
| US10268843B2 (en) | 2011-12-06 | 2019-04-23 | AEMEA Inc. | Non-deterministic secure active element machine |
| US10403173B2 (en) | 2013-08-13 | 2019-09-03 | Fiske Software, Llc | NADO cryptography using one-way functions |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2658065A1 (de) * | 1976-12-22 | 1978-07-06 | Ibm Deutschland | Maschinelles chiffrieren und dechiffrieren |
| US4172213A (en) * | 1977-11-17 | 1979-10-23 | Burroughs Corporation | Byte stream selective encryption/decryption device |
| US4275265A (en) * | 1978-10-02 | 1981-06-23 | Wisconsin Alumni Research Foundation | Complete substitution permutation enciphering and deciphering circuit |
| JPS58201436A (ja) * | 1982-05-20 | 1983-11-24 | Nec Corp | スクランブラ− |
| FR2582174B1 (fr) * | 1985-05-15 | 1990-03-09 | Thomson Csf | Dispositif de chiffrement par substitutions-permutations |
| US5231662A (en) * | 1989-08-01 | 1993-07-27 | Tulip Computers International B.V. | Method and device for enciphering data to be transferred and for deciphering the enciphered data, and a computer system comprising such a device |
| JP3180836B2 (ja) * | 1992-05-21 | 2001-06-25 | 日本電気株式会社 | 暗号通信装置 |
| US5317638A (en) * | 1992-07-17 | 1994-05-31 | International Business Machines Corporation | Performance enhancement for ANSI X3.92 data encryption algorithm standard |
| JPH0812537B2 (ja) * | 1993-03-11 | 1996-02-07 | 日本電気株式会社 | 暗号化装置 |
-
1994
- 1994-12-22 JP JP6319681A patent/JPH08179690A/ja active Pending
-
1995
- 1995-12-21 EP EP95120289A patent/EP0719007A3/en not_active Withdrawn
- 1995-12-21 US US08/575,993 patent/US5687238A/en not_active Expired - Fee Related
- 1995-12-21 CA CA002165905A patent/CA2165905A1/en not_active Abandoned
- 1995-12-21 AU AU40640/95A patent/AU697558B2/en not_active Ceased
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6201869B1 (en) | 1995-09-05 | 2001-03-13 | Mitsubishi Denki Kabushiki Kaisha | Data transformation apparatus and data transformation method |
| US6415030B2 (en) | 1995-09-05 | 2002-07-02 | Mitsubishi Denki Kabushiki Kaisha | Data transformation apparatus and data transformation method |
| US7096369B2 (en) | 1995-09-05 | 2006-08-22 | Mitsubishi Denki Kabushiki Kaisha | Data transformation apparatus and data transformation method |
| US6477556B1 (en) | 1998-01-27 | 2002-11-05 | Mitsubishi Denki Kabushiki Kaisha | Method and apparatus for arithmetic operation and recording medium of method of operation |
| US6687727B2 (en) | 1998-01-27 | 2004-02-03 | Mitsubishi Denki Kabushiki Kaisha | Method and apparatus for arithmetic operation and recording medium of method of operation |
| US6687728B2 (en) | 1998-01-27 | 2004-02-03 | Mitsubishi Denki Kabushiki Kaisha | Method and apparatus for arithmetic operation and recording medium of method of operation |
| KR100969961B1 (ko) * | 2007-12-20 | 2010-07-15 | 한국전자통신연구원 | 블록 암호 아리아의 치환 연산 장치 및 방법 |
| US8345865B2 (en) | 2007-12-20 | 2013-01-01 | Electronics And Telecommunications Research Institute | Block cipher aria substitution apparatus and method |
Also Published As
| Publication number | Publication date |
|---|---|
| CA2165905A1 (en) | 1996-06-23 |
| AU697558B2 (en) | 1998-10-08 |
| AU4064095A (en) | 1996-06-27 |
| US5687238A (en) | 1997-11-11 |
| EP0719007A3 (en) | 1999-06-09 |
| EP0719007A2 (en) | 1996-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3029381B2 (ja) | データ変換装置 | |
| JP4127472B2 (ja) | データ変換装置及びデータ変換装置のデータ変換方法及びプログラム及びコンピュータ読み取り可能な記録媒体 | |
| KR100435052B1 (ko) | 암호화장치 | |
| JPH08179690A (ja) | プロダクト暗号装置 | |
| US6125182A (en) | Cryptographic engine using logic and base conversions | |
| JP3092567B2 (ja) | 暗号鍵の生成方法および装置 | |
| JP2007041620A5 (ja) | ||
| JP3180836B2 (ja) | 暗号通信装置 | |
| EP0782069A1 (en) | Pseudorandom number generator | |
| JPH10240500A (ja) | 乱数生成装置及び方法、暗号化装置及び方法、復号装置及び方法、並びにストリーム暗号システム | |
| JPH0697930A (ja) | ブロック暗号処理装置 | |
| EP0035048B1 (en) | Cipher system using a variant key matrix | |
| JPH1152850A (ja) | 暗号変換方法および装置 | |
| KR20010032479A (ko) | 디지털 데이터의 엘-비트 입력 블록들을 엘-비트 출력비트들로 암호 변환하는 방법 | |
| JP2003500681A (ja) | 暗号テキストの分散性を高めるためにデータアレイに基数変換、論理演算及び疑似乱数ジェネレータを用いる暗号化エンジン | |
| RU2127024C1 (ru) | Блок шифрования | |
| JPH09311627A (ja) | 循環演算にもとづく暗号の暗号鍵生成方法及び装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980303 |