JPH077702A - Plasma display device - Google Patents

Plasma display device

Info

Publication number
JPH077702A
JPH077702A JP5148072A JP14807293A JPH077702A JP H077702 A JPH077702 A JP H077702A JP 5148072 A JP5148072 A JP 5148072A JP 14807293 A JP14807293 A JP 14807293A JP H077702 A JPH077702 A JP H077702A
Authority
JP
Japan
Prior art keywords
sub
control section
fields
video signal
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5148072A
Other languages
Japanese (ja)
Inventor
Junichi Onodera
純一 小野寺
Masamichi Nakajima
正道 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu General Ltd
Original Assignee
Fujitsu General Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu General Ltd filed Critical Fujitsu General Ltd
Priority to JP5148072A priority Critical patent/JPH077702A/en
Publication of JPH077702A publication Critical patent/JPH077702A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To prevent the production of a false contour caused when a moving picture is displayed by driving video signals scatteringly so as to avoid the sequence of luminance. CONSTITUTION:A write control section 3 of a display control section 9 receives a digital image signal to write and store image signal data via an address control section 5 and a data control section 6. When the write of data by one frame is finished, an address decoder 11 of a read control section 10 outputs a read address signal based on a received control signal and reads video signal data from the memory 8 and inputs the data to the control section 6. A sub address counter 12 of the control section 10 counts signals for each period of sub fields in one frame and gives the counted signal to a sub address decoder 13. The decoder 13 provides sub fields in a predetermined sequence so that the scanning of the sub fields is not executed in the order of luminance when a bit selection section 7 selects bits of the video signal to scatter non-display periods.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、プラズマディスプレイ
表示装置に関し、特に映像信号の駆動方式に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display device, and more particularly to a video signal driving system.

【0002】[0002]

【従来の技術】従来のアドレス・表示期間分離型サブフ
ィールド法を用いたAC型プラズマディスプレイ表示装
置においては、図4に示すように、1フレームの映像信
号を輝度の相対比が1:2:4:8:16:32:6
4:128の8個のサブフィールドとし、各々のサブフ
ィールドはアドレス期間と発光維持期間とで構成し、発
光維持期間を順次長くし、1:2:4:8:16:3
2:64:128になるようにして映像信号を輝度順に
走査するようにし、8個のサブフィールドの輝度の組合
せで多階調の映像信号を映出するようにしていた。図3
(A)〜(C)は、従来例による動画像を表示する場合
の説明図である。図(A)に示すように、画像の左側が
暗く、右側が明るい画像がゆるやかに左に動く場合、画
面の中央部分において画像レベルは、例えば最初のフレ
ームが127のレベルで、次のフレームが128のレベ
ルに変化したとする。サブフレームの走査は図(B)に
示すように、輝度順にサブフレーム(SF)1から8迄
を走査するようにしており、画像信号として8ビットの
信号が用いられているとすれば、127のレベルは01
111111で量子化され、128のレベルは1000
0000で量子化される。従って、図(C)に示すよう
に、127のレベルではSF1からSF7迄が表示期間
となり、次フレームではSF8が表示期間となって画像
が表示される。
2. Description of the Related Art In a conventional AC type plasma display device using a subfield method of the address / display period separation type, as shown in FIG. 4, a video signal of one frame has a relative luminance ratio of 1: 2 :. 4: 8: 16: 32: 6
There are eight subfields of 4: 128, each subfield is composed of an address period and a light emission sustaining period, and the light emission sustaining period is sequentially lengthened to 1: 2: 4: 8: 16: 3.
The video signals are scanned in the luminance order in the order of 2: 64: 128, and the multi-gradation video signal is displayed by the combination of the luminances of the eight subfields. Figure 3
(A)-(C) is explanatory drawing in the case of displaying the moving image by a prior art example. As shown in FIG. (A), when the image on the left side of the image is dark and the right side of the image is bright, the image level moves slowly to the left in the center of the screen. Assume that the level has changed to 128. As shown in FIG. 7B, the sub-frames are scanned in the order of luminance from sub-frame (SF) 1 to 8, and if an 8-bit signal is used as an image signal, 127 Level is 01
Quantized by 111111, 128 levels are 1000
It is quantized by 0000. Therefore, as shown in FIG. 6C, at the 127 level, SF1 to SF7 are the display period, and in the next frame, SF8 is the display period, and the image is displayed.

【0003】[0003]

【発明が解決しようとする課題】従って、前記のような
動画像を表示する場合、非表示期間が1フレームとなっ
て比較的長期間となるため、非表示期間が黒い線となっ
て画像に現れ、いわゆる偽輪郭が生ずるといった問題点
があった。本発明は、映像信号を輝度順にならないよう
に分散して駆動するようにして、前記のような動画像を
表示する場合においても、非表示期間が長期間継続しな
いように分散させることにより、偽輪郭の発生を防止す
ることを目的とする。
Therefore, when a moving image as described above is displayed, the non-display period becomes one frame, which is a relatively long period. Therefore, the non-display period becomes a black line in the image. However, there is a problem that a so-called false contour appears. According to the present invention, a video signal is dispersed and driven so as not to be in a luminance order, and even when a moving image as described above is displayed, it is dispersed so that a non-display period does not continue for a long period of time. The purpose is to prevent the generation of contours.

【0004】[0004]

【課題を解決するための手段】本発明のプラズマディス
プレイ表示装置は、輝度の相対比及び発光維持期間の異
なる複数のサブフィルドで1フレームを構成して多階調
の映像信号を映出しているプラズマディスプレイ表示装
置において、サブフィルドの走査が輝度順にならないよ
うに分散させて走査する手段を備えたことを特徴とする
ものである。
In a plasma display device of the present invention, a plurality of subfields having different luminance relative ratios and light emission sustaining periods constitute one frame to display a multi-gradation video signal. It is characterized in that the display device is provided with a means for distributing and scanning the sub-fields so that the sub-fields are not scanned in the order of luminance.

【0005】[0005]

【作用】本発明は上記した構成により、サブフィルドの
走査が輝度順にならないように分散させて走査する手段
を備え、動画像を表示する場合においても、非表示期間
が長期間継続しないように分散させるようにしているた
め、偽輪郭の発生を防止することができる。
According to the present invention, with the above-described structure, it is provided with means for distributing and scanning the sub-fields so that the sub-fields are not scanned in the luminance order, and even when a moving image is displayed, the non-display period is not dispersed for a long period of time. Therefore, it is possible to prevent the occurrence of false contours.

【0006】[0006]

【実施例】図1は、本発明のプラズマディスプレイ表示
装置の一実施例を示すブロック図である。入力端子1を
介してディジタル映像信号(RGB信号)入力を表示制
御部9の書き込み制御部3に入力し、表示制御信号とし
てクロック信号、ブランキング信号及び映像信号入力か
ら分離して抽出した垂直同期信号と水平同期信号とを入
力端子2を介して表示制御部9に入力する。書き込み制
御部3は前記制御信号により書き込み用のアドレス信号
を出力しI/Oバファ部4のアドレス制御部5に入力す
ると共に、入力された映像信号をデータ制御部6に入力
し、アドレス制御部5から入力されるアドレス信号に従
って、データ制御部6からの映像信号データをフレーム
メモリ(DRAMモジュール)8に書き込み記憶させ
る。
1 is a block diagram showing an embodiment of the plasma display device of the present invention. Vertical sync extracted by inputting a digital video signal (RGB signal) input to the write control unit 3 of the display control unit 9 via the input terminal 1 and separating and extracting the clock control signal, the blanking signal and the video signal input as the display control signal. The signal and the horizontal synchronizing signal are input to the display control unit 9 via the input terminal 2. The write control unit 3 outputs a write address signal according to the control signal and inputs it to the address control unit 5 of the I / O buffer unit 4, and also inputs the input video signal to the data control unit 6, and the address control unit The video signal data from the data control unit 6 is written and stored in the frame memory (DRAM module) 8 in accordance with the address signal input from 5.

【0007】1フレーム分の映像信号データの書き込み
が終了すると、読み出し制御部10のアドレスデコーダ
11は入力された制御信号に基づいて、読み出し用のア
ドレス信号を出力しアドレス制御部5に入力して、フレ
ームメモリ8から映像信号データを読み出し、データ制
御部6に入力する。読み出し制御部10のサブアドレス
カウンタ12は、1フレーム中のサブフィルド、SF1
〜SF8迄の各期間をカウントしてカウント信号を出力
するようにしており、同カウント信号をサブアドレスデ
コーダ13でサブフィルドの順番を所定の順番にして出
力する。
When the writing of the video signal data for one frame is completed, the address decoder 11 of the read controller 10 outputs a read address signal based on the input control signal and inputs it to the address controller 5. The video signal data is read from the frame memory 8 and input to the data control unit 6. The sub-address counter 12 of the read control unit 10 detects the sub-field, SF1 in one frame.
Up to SF8 are counted and a count signal is output, and the count signal is output by the sub-address decoder 13 in a predetermined sub-field order.

【0008】図2(A)及び(B)は、本発明の映像信
号の駆動方式の一実施例を示す説明図である。図(A)
は1フレームを構成するサブフィルドの順番を示してお
り、フレームの略中央にSF8を配置し、SF7をフレ
ームの初めに、SF6をフレームの終わりに配置するよ
うにして分散し、間にSF1から5迄の番号順が隣合わ
ないようにし、フレームの初めから、SF7、5、3、
1、8、2、4及び6の順でサブフィルドを分散し配置
している。サブアドレスデコーダ13の出力はI/Oバ
ファ部4のビット選択部7に入力し、フレームメモリ8
から読み出した映像信号データはデータ制御部6を介し
てビット選択部7に入力されている。
FIGS. 2A and 2B are explanatory views showing an embodiment of a video signal driving system of the present invention. Figure (A)
Indicates the order of sub-fields constituting one frame. SF8 is arranged in the approximate center of the frame, SF7 is arranged at the beginning of the frame, SF6 is arranged at the end of the frame, and SF1 to SF5 are distributed between them. Make sure that the numbers up to are not adjacent and SF7, 5, 3, from the beginning of the frame.
Subfields are dispersed and arranged in the order of 1, 8, 2, 4, and 6. The output of the sub-address decoder 13 is input to the bit selection unit 7 of the I / O buffer unit 4, and the frame memory 8
The video signal data read from is input to the bit selection unit 7 via the data control unit 6.

【0009】ビット選択部7では映像信号データのビッ
トを選択してアドレスドライバ15及び16に入力し、
表示制御部9の表示アドレス制御部14は入力端子2を
介して入力される制御信号に基づき、アドレス信号を発
生させてアドレスドライバ15及び16に入力し、同ア
ドレスドライバ15及び16は、前記映像信号データを
プラズマディスプレイパネル17の指定のアドレス部分
に書き込み、映像信号を映出するようにしている。映像
信号データが8ビットで量子化されているとして説明す
ると、図2(A)のSF7の期間では7桁目のビットを
ビット選択部7で選択して出力するようにし、SF5の
期間では5桁目のビットをビット選択部7で選択して出
力するようにし、SF3の期間では3桁目のビットをビ
ット選択部7で選択して出力するようにし、SF1の期
間ではLSBのビットをビット選択部7で選択して出力
するようにし、SF8の期間ではMSBのビットをビッ
ト選択部7で選択して出力するようにし、SF2の期間
では2桁目のビットをビット選択部7で選択して出力す
るようにし、SF4の期間では4桁目のビットをビット
選択部7で選択して出力するようにし、SF6の期間で
は6桁目のビットをビット選択部7で選択して出力す
る。
The bit selection section 7 selects a bit of the video signal data and inputs it to the address drivers 15 and 16,
The display address control unit 14 of the display control unit 9 generates an address signal based on a control signal input via the input terminal 2 and inputs the address signal to the address drivers 15 and 16, and the address drivers 15 and 16 use the video signal. The signal data is written in a designated address portion of the plasma display panel 17 so that a video signal is displayed. Explaining that the video signal data is quantized by 8 bits, in the period of SF7 in FIG. 2A, the bit in the seventh digit is selected and output by the bit selection unit 7, and in the period of SF5, 5 bits are selected. The bit of the digit is selected and output by the bit selecting unit 7, the bit of the third digit is selected and output by the bit selecting unit 7 during the period of SF3, and the bit of the LSB is selected during the period of SF1. The selection unit 7 selects and outputs the bit, the MSB bit is selected and output by the bit selection unit 7 during the SF8 period, and the second digit bit is selected by the bit selection unit 7 during the SF2 period. The bit selector 7 selects and outputs the fourth digit bit during the period SF4, and the bit selector 7 selects and outputs the sixth digit bit during the period SF6.

【0010】従って、図3(A)に示すような動画像を
表示する場合は、図2(B)に示すように最初のフレー
ムにおいて、127のレベルはSF7、SF5、SF
3、SF1までと、SF2、SF4、SF6までが表示
期間となり、次のフレームにおいては、SF8のみが表
示期間となり、非表示期間が3箇所に分散される。従っ
て、非表示期間が分散され、一つ当たりの非表示期間の
継続が短くなるため、非表示期間が視認されにくくな
り、動画像に偽輪郭が現れるのを防止することができ
る。図2(A)に示す各サブフィルドの配置は1例であ
り、輝度の相対比及び発光維持期間の長いサブフィルド
(サブフィルド番号の大きいもの)を適当に分散して配
置すれば良く、例えばSF8を中心に左右を入れ換えて
も良く、あるいは、SF8を中央部分からずらして配置
して走査するようにしても良い。
Therefore, when a moving image as shown in FIG. 3 (A) is displayed, the level 127 is SF7, SF5, SF in the first frame as shown in FIG. 2 (B).
3, SF1 and SF2, SF4, and SF6 are display periods. In the next frame, only SF8 is a display period, and the non-display period is distributed to three places. Therefore, since the non-display period is dispersed and the duration of each non-display period is shortened, it becomes difficult to visually recognize the non-display period, and it is possible to prevent false contours from appearing in the moving image. The arrangement of each sub-field shown in FIG. 2A is an example, and sub-fields having a long relative luminance ratio and a long light emission sustaining period (large sub-field numbers) may be appropriately dispersed and arranged. The left and right sides may be replaced with each other, or the SF8 may be arranged so as to be displaced from the central portion for scanning.

【0011】[0011]

【発明の効果】以上説明したように、本発明によれば、
映像信号を輝度順にならないように分散してプラズマデ
ィスプレイパネルを駆動することにより、動画像を表示
する場合に生ずる非表示期間を分散することができ、偽
輪郭の発生を防止することが可能なプラズマディスプレ
イ表示装置を提供することができる。
As described above, according to the present invention,
By driving the plasma display panel by dispersing the video signals so that they are not in the luminance order, it is possible to disperse the non-display period that occurs when a moving image is displayed and to prevent the occurrence of false contours. A display device can be provided.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明のプラズマディスプレイ表示装置の一実
施例を示すブロック図である。
FIG. 1 is a block diagram showing an embodiment of a plasma display display device of the present invention.

【図2】(A)及び(B)は、本発明の映像信号の駆動
方式の一実施例を示す説明図である。
2A and 2B are explanatory diagrams showing an embodiment of a video signal driving method according to the present invention.

【図3】(A)〜(C)は、従来例による動画像を表示
する場合の説明図である。
3A to 3C are explanatory diagrams for displaying a moving image according to a conventional example.

【図4】従来の映像信号の駆動方式を示す説明図であ
る。
FIG. 4 is an explanatory diagram showing a conventional video signal driving method.

【符号の説明】[Explanation of symbols]

1 入力端子 2 入力端子 3 書き込み制御部 4 I/Oバファ部 5 アドレス制御部 6 データ制御部 7 ビット選択部 8 フレームメモリ 9 表示制御部 10 読み出し制御部 11 アドレスデコーダ 12 サブアドレスカウンタ 13 サブアドレスデコーダ 14 表示アドレス制御部 15 アドレスドライバ 16 アドレスドライバ 17 プラズマディスプレイパネル 1 Input Terminal 2 Input Terminal 3 Write Control Section 4 I / O Buffer Section 5 Address Control Section 6 Data Control Section 7 Bit Selection Section 8 Frame Memory 9 Display Control Section 10 Read Control Section 11 Address Decoder 12 Sub Address Counter 13 Sub Address Decoder 14 Display Address control unit 15 Address driver 16 Address driver 17 Plasma display panel

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 輝度の相対比及び発光維持期間の異なる
複数のサブフィルドで1フレームを構成して多階調の映
像信号を映出しているプラズマディスプレイ表示装置に
おいて、サブフィルドの走査が輝度順にならないように
分散させて走査する手段を備えたことを特徴とするプラ
ズマディスプレイ表示装置。
1. In a plasma display device displaying a multi-gradation video signal by constructing one frame with a plurality of sub-fields having different luminance relative ratios and light emission sustaining periods, the sub-fields are not scanned in order of luminance. A plasma display device, characterized in that it is provided with a means for dispersing and scanning the light.
【請求項2】 前記サブフィルドの走査が輝度順になら
ないように分散させて走査する手段が、サブフィルドの
順番を指定する制御手段と、同制御手段からの入力によ
り記憶部から読み出した映像信号のビットを選択するビ
ット選択手段とからなり、同ビット選択手段からの出力
に基づきプラズマディスプレイ表示装置で映像信号を映
出することを特徴とする請求項1記載のプラズマディス
プレイ表示装置。
2. The means for scanning the sub-fields in a dispersed manner so that the sub-fields are not scanned in the order of luminance, controls means for designating the order of the sub-fields, and bits of the video signal read from the storage section by an input from the control means. 2. A plasma display display device according to claim 1, further comprising a bit selection means for selecting, and displaying a video signal on the plasma display display device based on an output from the bit selection means.
【請求項3】 前記サブフィルドの走査が輝度順になら
ないように分散させて走査する手段が、サブフィルドの
順番を指定する制御手段と、同制御手段からの入力によ
り記憶部から読み出した映像信号のビットを選択するビ
ット選択手段とからなり、同ビット選択手段により、前
記映像信号のMSBのビットがフレームのほぼ中心とな
り、MSBの次位の桁(2番目)及び3番目の桁を同フ
レームの初めの方あるいは終わりの方の順位にして走査
することを特徴とする請求項1記載のプラズマディスプ
レイ表示装置。
3. A means for scanning the sub-fields in a distributed manner so that the sub-fields are not scanned in the luminance order, the control means for designating the sub-field order, and the bit of the video signal read from the storage section by the input from the control means. The MSB bit of the video signal becomes substantially the center of the frame by the bit selecting means for selecting, and the second digit (second) and the third digit of the MSB are set to the beginning of the frame. 2. The plasma display device according to claim 1, wherein scanning is performed in the order of the one toward the end or the end.
JP5148072A 1993-06-18 1993-06-18 Plasma display device Pending JPH077702A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5148072A JPH077702A (en) 1993-06-18 1993-06-18 Plasma display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5148072A JPH077702A (en) 1993-06-18 1993-06-18 Plasma display device

Publications (1)

Publication Number Publication Date
JPH077702A true JPH077702A (en) 1995-01-10

Family

ID=15444595

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5148072A Pending JPH077702A (en) 1993-06-18 1993-06-18 Plasma display device

Country Status (1)

Country Link
JP (1) JPH077702A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08160913A (en) * 1994-12-05 1996-06-21 Nec Corp Method for driving plasma display panel
WO1996031865A1 (en) * 1995-04-07 1996-10-10 Fujitsu General Limited Method of driving display device and its circuit
US6040819A (en) * 1996-06-11 2000-03-21 Mitsubishi Denki Kabushiki Kaisha Display apparatus for reducing distortion of a displayed image
US6052112A (en) * 1996-10-23 2000-04-18 Nec Corporation Gradation display system
US6268890B1 (en) 1997-04-02 2001-07-31 Matsushita Electric Industrial Co., Ltd. Image display apparatus with selected combinations of subfields displayed for a gray level
US6323880B1 (en) 1996-09-25 2001-11-27 Nec Corporation Gray scale expression method and gray scale display device
US6340961B1 (en) 1997-10-16 2002-01-22 Nec Corporation Method and apparatus for displaying moving images while correcting false moving image contours
KR20020084420A (en) * 2001-04-30 2002-11-07 주식회사 유피디 Memory for storing image data of plasma display panel and application-specific integrated circuit using the same
KR100397355B1 (en) * 1997-10-14 2003-11-01 주식회사 대우일렉트로닉스 Method for preventing erroneous operation in vertical synchronous interval of pdp television
KR100454786B1 (en) * 1995-09-20 2005-01-13 가부시끼가이샤 히다치 세이사꾸쇼 Gradation display method of television image signal and apparatus therefor

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08160913A (en) * 1994-12-05 1996-06-21 Nec Corp Method for driving plasma display panel
WO1996031865A1 (en) * 1995-04-07 1996-10-10 Fujitsu General Limited Method of driving display device and its circuit
US6344839B1 (en) 1995-04-07 2002-02-05 Fujitsu General Limited Drive method and drive circuit of display device
KR100454786B1 (en) * 1995-09-20 2005-01-13 가부시끼가이샤 히다치 세이사꾸쇼 Gradation display method of television image signal and apparatus therefor
US6040819A (en) * 1996-06-11 2000-03-21 Mitsubishi Denki Kabushiki Kaisha Display apparatus for reducing distortion of a displayed image
US6323880B1 (en) 1996-09-25 2001-11-27 Nec Corporation Gray scale expression method and gray scale display device
US6052112A (en) * 1996-10-23 2000-04-18 Nec Corporation Gradation display system
US6268890B1 (en) 1997-04-02 2001-07-31 Matsushita Electric Industrial Co., Ltd. Image display apparatus with selected combinations of subfields displayed for a gray level
KR100397355B1 (en) * 1997-10-14 2003-11-01 주식회사 대우일렉트로닉스 Method for preventing erroneous operation in vertical synchronous interval of pdp television
US6340961B1 (en) 1997-10-16 2002-01-22 Nec Corporation Method and apparatus for displaying moving images while correcting false moving image contours
KR20020084420A (en) * 2001-04-30 2002-11-07 주식회사 유피디 Memory for storing image data of plasma display panel and application-specific integrated circuit using the same

Similar Documents

Publication Publication Date Title
JP3529241B2 (en) Display panel halftone display method
JP2903984B2 (en) Display device driving method
EP1276094A1 (en) Method of driving plasma display panel with a variable number of subfields
JP2001296833A (en) Driving method for display panel
KR100286823B1 (en) Plasma Display Panel Driving Method
JPH077702A (en) Plasma display device
JPH09218662A (en) Driving method of luminous image display panel
US6052101A (en) Circuit of driving plasma display device and gray scale implementing method
JP2005321442A (en) Dither processing circuit of display device
JPH09258688A (en) Display device
JP2002323872A (en) Method for driving plasma display panel and plasma display device
JP2002351381A (en) Display device and driving method for display panel
JP2002049347A (en) Device and method for driving plasma display panel
JP2000148084A (en) Driving method of plasma display
JP2002351390A (en) Display device and grey level display method
JPH07264515A (en) Method for displaying gradation
US7109950B2 (en) Display apparatus
JPH1091118A (en) Method of driving display device
JP2900744B2 (en) Halftone image display method for matrix type display panel
JPH10161589A (en) Driving method of flat display device
JP3365614B2 (en) Plasma display panel display device and driving method thereof
JP3656995B2 (en) Image display method and image display apparatus
JP2001236037A (en) Driving method for plasma display panel
JP2001343930A (en) Display device and gradation display method for the same
JP3525659B2 (en) Display device driving method and driving circuit