JP2900744B2 - Halftone image display method for matrix type display panel - Google Patents

Halftone image display method for matrix type display panel

Info

Publication number
JP2900744B2
JP2900744B2 JP5067598A JP6759893A JP2900744B2 JP 2900744 B2 JP2900744 B2 JP 2900744B2 JP 5067598 A JP5067598 A JP 5067598A JP 6759893 A JP6759893 A JP 6759893A JP 2900744 B2 JP2900744 B2 JP 2900744B2
Authority
JP
Japan
Prior art keywords
display
period
periods
divided
halftone image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5067598A
Other languages
Japanese (ja)
Other versions
JPH06259033A (en
Inventor
佳夫 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu General Ltd
Original Assignee
Fujitsu General Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu General Ltd filed Critical Fujitsu General Ltd
Priority to JP5067598A priority Critical patent/JP2900744B2/en
Publication of JPH06259033A publication Critical patent/JPH06259033A/en
Application granted granted Critical
Publication of JP2900744B2 publication Critical patent/JP2900744B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、プラズマディスプレイ
パネル(以下単にPDPと記述する)や液晶ディスプレ
イパネル(以下単にLCDと記述する)のようなマトリ
ックス型ディスプレイパネル(以下単にディスプレイパ
ネルと記述する)において、各画素についての1画面表
示期間(例えば1フレーム表示期間や1フィールド表示
期間)を表示階調に対応したビット数N(Nは2以上の
整数)の表示期間に時分割し、このN個の分割表示期間
に各ビットに対応した重み付けをすることによって中間
調画像を表示する方法に関するものである。
The present invention relates to a matrix type display panel (hereinafter simply referred to as a display panel) such as a plasma display panel (hereinafter simply referred to as a PDP) or a liquid crystal display panel (hereinafter simply referred to as an LCD). In the above, one screen display period (for example, one frame display period or one field display period) of each pixel is time-divided into a display period of a bit number N (N is an integer of 2 or more) corresponding to a display gradation, and this N The present invention relates to a method of displaying a halftone image by weighting each divided display period according to each bit.

【0002】[0002]

【従来の技術】従来、この種の中間調画像表示方法はつ
ぎのようにして行なわれていた。すなわち、図3に示す
ように、映像信号入力端子10に入力したビデオ信号を
A/D(アナログ/ディジタル)変換回路12でディジ
タル信号に変換し、所定の期間(例えば1フレーム期間
の1/30秒または1/60秒)毎に切り換えてフレー
ムメモリ14、16に交互に書き込み、このフレームメ
モリ14、16から交互に読み出した画像データの中か
らビット選択回路18によって表示するビットのデータ
を順次選択し、Xドライバ20に供給する。
2. Description of the Related Art Conventionally, this kind of halftone image display method has been performed as follows. That is, as shown in FIG. 3, a video signal input to the video signal input terminal 10 is converted into a digital signal by an A / D (analog / digital) conversion circuit 12, and is converted into a digital signal for a predetermined period (for example, 1/30 of one frame period). Second or 1/60 second), and alternately writes the data into the frame memories 14 and 16, and checks whether the image data is alternately read from the frame memories 14 and 16 .
Bit data displayed by the bit selection circuit 18
Are sequentially selected and supplied to the X driver 20.

【0003】また、同期信号分離回路22はビデオ信号
の中から同期信号(例えば水平同期信号と垂直同期信
号)を分離し、タイミング信号出力回路24は、同期信
号分離回路22からの同期信号に基づいて、A/D変換
回路12、フレームメモリ14、16、ビット選択回路
18、Xドライバ20およびYドライバ26に所定のタ
イミング信号を出力する。
[0003] A synchronizing signal separating circuit 22 separates a synchronizing signal (for example, a horizontal synchronizing signal and a vertical synchronizing signal) from a video signal, and a timing signal output circuit 24 is based on the synchronizing signal from the synchronizing signal separating circuit 22. Then, predetermined timing signals are output to the A / D conversion circuit 12, the frame memories 14, 16, the bit selection circuit 18, the X driver 20, and the Y driver 26.

【0004】X、Yドライバ20、26は、PDPやL
CDで形成されたマトリックス型ディスプレイパネル
(例えばドットマトリックス型のディスプレイパネル、
以下単にディスプレイパネルと記述する)28に消去
用、書き込み用、アドレス用、スキャン用、サスティン
用等の各パルス信号を出力してマトリックス表示する。
例えば、8ビット階調(256階調)表示の場合には、
ディスプレイパネル28の各画素について、図4に示す
ように、1画面表示期間としての1フレーム表示期間1
Fを分割表示期間としての8個のサブフィールド期間S
F1、SF2、SF3、…、SF8に時分割する。
The X and Y drivers 20 and 26 are PDP or L
A matrix type display panel formed of a CD (for example, a dot matrix type display panel,
Pulse signals for erasing, writing, addressing, scanning, sustaining, and the like are output to a display panel 28 and displayed in a matrix.
For example, in the case of 8-bit gray scale (256 gray scale) display,
For each pixel of the display panel 28, as shown in FIG. 4, one frame display period 1 as one screen display period
F is the eight sub-field periods S as divided display periods
The time division is performed into F1, SF2, SF3,..., SF8.

【0005】各サブフィールド期間SF1、SF2、S
F3、…、SF8のそれぞれをさらにアドレス期間AP
と表示期間SPに時分割し、各サブフィールド期間SF
1、SF2、SF3、…、SF8の表示期間SPには、
1:2:4:…:128の比率の重み付けをする。例え
ば、単位の重みの表示パルス(サステインパルス)数を
2個とすると、サブフィールド期間SF1、SF2、S
F3、…、SF8の表示パルス数は、2、4、8、…、
256となる。また、各サブフィールド期間SF1、S
F2、SF3、…、SF8のアドレス期間APは、サブ
フィールド期間SF1、SF2、SF3、…、SF8に
関係なく一定(例えば1.5ms)で、ディスプレイパ
ネル28によって決まる。
[0005] Each subfield period SF1, SF2, S
F3,..., SF8 are further added to the address period AP.
And time division into display periods SP, and each subfield period SF
In the display period SP of 1, SF2, SF3, ..., SF8,
A weight of 1: 2: 4:... 128 is weighted. For example, if the number of display pulses (sustain pulses) having a unit weight is two, the subfield periods SF1, SF2, S
The display pulse numbers of F3,..., SF8 are 2, 4, 8,.
256. Further, each sub-field period SF1, S
The address period AP of F2, SF3,..., SF8 is fixed (for example, 1.5 ms) regardless of the subfield periods SF1, SF2, SF3,.

【0006】そして、8個のサブフィールド期間SF
1、SF2、…、SF8のそれぞれについて、アドレス
期間APでは、まずディスプレイパネル28の全面にわ
たって書き込みを行ない、次に表示データに従って消去
放電を行なってアドレスをする。このアドレスに続く表
示期間SPでは、サブフィールド期間SF1、SF2、
…、SF8毎に重み付けされた表示パルス数に基づいた
表示が行なわれる。
Then, eight sub-field periods SF
In the address period AP for each of 1, SF2,..., SF8, writing is first performed over the entire surface of the display panel 28, and then erasure discharge is performed in accordance with display data to address. In the display period SP following this address, the subfield periods SF1, SF2,
.., Display is performed based on the number of display pulses weighted for each SF8.

【0007】したがって、8個のサブフィールド期間S
F1、SF2、SF3、…、SF8の分割表示期間の中
から所定のサブフィールド期間(例えばSF1とSF2
とSF3)を選択することによって、256階調の中の
対応した階調表示(例えば256段階の階調表示のうち
第8番目の階調表示)を行うことができる。
Therefore, eight subfield periods S
A predetermined subfield period (for example, SF1 and SF2) from among the divided display periods of F1, SF2, SF3,.
And SF3), it is possible to perform a gradation display corresponding to the 256 gradations (for example, the eighth gradation display among the 256 gradation displays).

【0008】[0008]

【発明が解決しようとする課題】しかしながら、図4に
示した従来の中間調画像表示方法では、中間調画像表示
のために時分割した8個のサブフィールド期間SF1、
SF2、SF3、…、SF8の重み付け配列が1、2、
4、…、128の昇順配列であったので、画像が明るい
場合には、図5の(a)に示すように、1フレーム表示
期間1Fの全部のサブフィールド期間(例えばSF1、
SF2、SF3、…、SF8)が点灯表示期間となるの
で問題にならないが、画像が暗い場合には、同図の
(b)に示すように、1フレーム表示期間1Fのうちの
重み付けの小さい連続した4個のサブフィールド期間
(例えばSF1、SF2、SF3、SF4)だけが点灯
表示期間となるので、フリッカーになり易いという問題
点があった。
However, in the conventional halftone image display method shown in FIG. 4, the eight subfield periods SF1 and SF8 time-divided for halftone image display are used.
SF2, SF3,...
4,..., 128 in an ascending order, if the image is bright, as shown in FIG. 5A, all the subfield periods (for example, SF1,
SF2, SF3,..., SF8) are not a problem because they are the lighting display period. However, when the image is dark, as shown in FIG. Since only the four sub-field periods (for example, SF1, SF2, SF3, SF4) are the lighting display period, there is a problem that flicker is likely to occur.

【0009】すなわち、図5の(b)に示すような画像
が暗い場合、1フレーム表示期間1F内の8個のサブフ
ィールド期間SF1、SF2、SF3、…、SF8のう
ちの最初の連続したサブフィールド期間(例えばSF
1、SF2、SF3、SF4)だけが点灯表示期間とな
るので、1フレーム表示期間1Fの一部(16/25
5)しか点灯表示されず、大部分(240/255)
点灯表示されないからである。換言すれば、見かけ上の
点灯表示周波数が下がる(点灯駆動周波数の分布が低い
方へ片寄る)からである。
That is, when an image as shown in FIG. 5B is dark, the first continuous sub-field of eight sub-field periods SF1, SF2, SF3,..., SF8 in one frame display period 1F. Field period (for example, SF
1, SF2, SF3, and SF4) constitute the lighting display period, and thus a part (16/25) of one frame display period 1F.
This is because only 5) is lit and displayed, and most (240/255) are not lit and displayed. In other words, this is because the apparent lighting display frequency decreases (the distribution of the lighting driving frequency is shifted to a lower side).

【0010】本発明は上述の問題点に鑑みなされたもの
で、画像が暗い場合にも見かけ上の点灯表示周波数が低
下するのを防止してフリッカーが生じ難いようにした、
ディスプレイパネルの中間調画像表示方法を提供するこ
とを目的とするものである。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems, and prevents an apparent lighting display frequency from lowering even when an image is dark so that flicker hardly occurs.
It is an object of the present invention to provide a halftone image display method for a display panel.

【0011】[0011]

【課題を解決するための手段】本発明は、ディスプレイ
パネルの各画素についての1画面表示期間を表示階調に
対応したビット数N(Nは2以上の整数)の表示期間に
時分割し、このN個の分割表示期間に各ビットに対応し
た重み付けをすることによって中間調画像を表示する方
法において、前記N個の分割表示期間の時系列配列を、
重み付けの昇順配列と降順配列から順次交互に1つずつ
取り出して順に配置した配列としてなることを特徴とす
るものである。
According to the present invention, one screen display period for each pixel of a display panel is time-divided into a display period of a bit number N (N is an integer of 2 or more) corresponding to a display gradation, In the method of displaying a halftone image by weighting each of the N divided display periods according to each bit, a time-series arrangement of the N divided display periods is
One by one from weight ascending order and descending order
It is characterized in that it is taken out and arranged in order .

【0012】[0012]

【作用】ディスプレイパネルの各画素についての1画面
表示期間(例えば1フレーム表示期間)は、表示階調に
対応したビット数Nの表示期間に時分割され、このN個
の分割表示期間(例えばサブフィールド期間)は各ビッ
トに対応した重み付けがなされている。このため、N個
の分割表示期間のうちの所定数の分割表示期間を選択す
ることによって、Nビット(2のN乗)の階調表示が行
なわれる。
One screen display period (for example, one frame display period) for each pixel of the display panel is time-divided into a display period of N bits corresponding to the display gradation, and the N divided display periods (for example, (Field period) is weighted corresponding to each bit. Therefore, by selecting a predetermined number of divided display periods from the N divided display periods, N-bit (2 to the N-th power) gradation display is performed.

【0013】このとき、N個の分割表示期間の時系列配
列を、重み付けの昇順配列と降順配列から順次交互に1
つずつ取り出して順に配置した配列としているので、重
み付けの小さい分割表示期間が時系列的に集中するのを
避けることができる。このため、重み付けの小さい分割
表示期間だけを選択して暗い画像を表示した場合でも、
1画面表示期間内における点灯表示分布が集中せずに分
散する。
At this time, the time-series arrangement of the N divided display periods is sequentially changed from the ascending order to the descending order of the weighting by one.
Since the arrangement is made so as to be taken out one by one and arranged in order, it is possible to prevent the divided display periods with small weights from being concentrated in chronological order. Therefore, even if a dark image is displayed by selecting only the divided display period with a small weight,
The lighting display distribution within one screen display period is dispersed without being concentrated.

【0014】[0014]

【実施例】以下、本発明によるディスプレイパネルの中
間調画像表示方法の一実施例を図1、図2および図3を
用いて説明する。説明の便宜上、図3の表示装置に本発
明方法を利用し、8ビット階調(256階調)で表示し
た場合について説明する。すなわち、図3のディスプレ
イパネル28の各画素について8ビット階調でビデオ信
号の中間調画像を表示する場合について説明する。この
とき、ディスプレイパネル28の各画素について、図1
に示すように、1画面表示期間としての1フレーム表示
期間1Fを分割表示期間としての8個のサブフィールド
期間SF1、SF2、SF3、…、SF8に時分割して
いる。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a method for displaying a halftone image on a display panel according to the present invention will be described below with reference to FIGS. 1, 2 and 3. FIG. For convenience of explanation, a case will be described in which the method of the present invention is used to display an 8-bit gray scale (256 gray scales) on the display device of FIG. That is, a case where a halftone image of a video signal is displayed in 8-bit gray scale for each pixel of the display panel 28 in FIG. 3 will be described. At this time, for each pixel of the display panel 28, FIG.
, One frame display period 1F as one screen display period is time-divided into eight subfield periods SF1, SF2, SF3,..., SF8 as divided display periods.

【0015】各サブフィールド期間SF1、SF2、S
F3、…、SF8のそれぞれを、さらにアドレス期間A
Pと表示期間SPに時分割し、各サブフィールド期間S
F1、SF2、SF3、SF4、SF5、SF6、SF
7、SF8の表示期間SPには、1:128:2:6
4:4:32:8:16の比率の重み付けをする。すな
わち、重み付けの昇順配列である1、2、4、8と重み
付けの降順配列である128、64、32、16から順
次交互に1つずつ取り出して配置した時系列配列になっ
ており、図4に示した重み付けの昇順配列である1、
2、4、…、128の従来例と明確に相違している。
Each subfield period SF1, SF2, S
F3,..., SF8, and the address period A
P and a display period SP, and each subfield period S
F1, SF2, SF3, SF4, SF5, SF6, SF
7, in the display period SP of SF8, 1: 128: 2: 6
A weight ratio of 4: 4: 32: 8: 16 is assigned. That is, a time-series array is obtained by sequentially taking out one by one from the ascending weighted arrays 1, 2, 4, and 8 and the descending weighted arrays 128, 64, 32, and 16 one by one. 1, which is an ascending sequence of weights shown in
., 128 are clearly different from the conventional example.

【0016】各サブフィールド期間SF1、SF2、S
F3、…、SF8のアドレス期間APは、従来例と同様
に、サブフィールド期間SF1、SF2、SF3、…、
SF8に関係なく一定(例えば1.5ms)で、ディス
プレイパネル28によって決まる。
Each subfield period SF1, SF2, S
The address period AP of F3,..., SF8 is the same as the conventional example, and the subfield periods SF1, SF2, SF3,.
It is fixed (for example, 1.5 ms) regardless of SF8 and is determined by the display panel 28.

【0017】そして、8個のサブフィールド期間SF
1、SF2、…、SF8のそれぞれについて、アドレス
期間APでは、まずディスプレイパネル28の全面にわ
たって書き込みを行ない、次に表示データに従って消去
放電を行なってアドレスをする。このアドレスに続く表
示期間SPでは、サブフィールド期間SF1、SF2、
…、SF8毎に重み付けされた表示パルス(すなわちサ
スティンパルス)数だけ表示される。例えば、重み付け
の単位を表示パルス(パルス周期7.5μs)2個とす
ると、SF1、SF2、…、SF8の表示期間SPの表
示パルス数は、2(1×2)、256(128×2)、
…、32(16×2)となる。
Then, eight sub-field periods SF
In the address period AP for each of 1, SF2,..., SF8, first, writing is performed over the entire surface of the display panel 28, and then erasure discharge is performed in accordance with display data to address. In the display period SP following this address, the subfield periods SF1, SF2,
.., The number of display pulses (that is, sustain pulses) weighted for each SF8 is displayed. For example, if the unit of weighting is two display pulses (pulse period: 7.5 μs), the number of display pulses in the display period SP of SF1, SF2,..., SF8 is 2 (1 × 2), 256 (128 × 2). ,
.., 32 (16 × 2).

【0018】したがって、8個のサブフィールド期間S
F1、SF2、SF3、…、SF8の中から所定のサブ
フィールド期間(例えばSF1とSF2とSF3)を選
択することによって、256階調の中の対応した階調表
示(例えば256段階の階調表示のうちの第8番目の階
調表示)を行うことができる。
Therefore, eight sub-field periods S
By selecting a predetermined subfield period (for example, SF1, SF2, and SF3) from among F1, SF2, SF3,..., SF8, a corresponding gray scale display among 256 gray scales (for example, 256-step gray scale display) ( 8th gradation display).

【0019】このため、画像が明るい場合の点灯表示分
布は、図2の(a)に示すように、第1フレーム表示期
間、第2フレーム表示期間、…の各フレーム表示期間に
ついて、そのフレーム表示期間内の全部のサブフィール
ド期間SF1、SF2、SF3、…、SF8が点灯表示
期間となるので従来例と同様に問題にならない。
For this reason, as shown in FIG. 2A, the lighting display distribution when the image is bright is the first frame display period.
, Second frame display period,..., All subfield periods SF1, SF2, SF3,..., SF8 within that frame display period are lighting display periods. No.

【0020】また、画像が暗い場合の表示分布は、図2
の(b)に示すように、第1フレー ム表示期間、第2フ
レーム表示期間、…の各フレーム表示期間について、そ
のフレーム表示期間内の重み付けの小さい4個のサブフ
ィールド期間SF1、SF3、SF5、SF7だけが点
灯表示期間となるが、これらのサブフィールド期間SF
1、SF3、SF5、SF7は、従来例のように集中し
ておらず、図に示すように分散しているので、見かけ上
の点灯表示周波数が低下せず、フリッカーになり難い。
The display distribution when the image is dark is shown in FIG.
As shown in the (b), the first frame display period, the second full
In each of the frame display periods of the frame display period,... , Only the four subfield periods SF1, SF3, SF5, and SF7 with a small weight in the frame display period are the lighting display periods.
1, SF3, SF5, and SF7 are not concentrated as in the conventional example, but are dispersed as shown in the figure, so that the apparent lighting display frequency does not decrease and is unlikely to cause flicker.

【0021】すなわち、図2の(b)に示すように画像
が暗い場合、各フレーム表示期間内の8個のサブフィー
ルド期間SF1、SF2、SF3、…、SF8のうちの
重み付けが1、2、4、8と小さい4個のサブフィール
ド期間SF1、SF3、SF5、SF7だけが点灯表示
期間であるが、これらの点灯表示期間が集中せず分散し
ているので、見かけ上の点灯表示周波数が低下しないか
らである。
That is, when the image is dark as shown in FIG. 2B, the weights among the eight subfield periods SF1, SF2, SF3,... Only the four subfield periods SF1, SF3, SF5, and SF7 as small as 4, 8 are the lighting display periods, but since these lighting display periods are not concentrated but dispersed, the apparent lighting display frequency decreases. Because it does not.

【0022】前記実施例では、1画面表示期間(例えば
1フレーム表示期間)を8個の表示期間に時分割し、各
時分割表示期間(例えばサブフィールド期間)に各ビッ
トに対応した重み付けをすることによって8ビット階調
(256階調)で中間調画像を表示する方法について説
明したが、本発明はこれに限るものでなく、1画面表示
期間を表示階調に対応したビット数N(Nは2以上の整
数)の表示期間に時分割し、このN個の分割表示期間に
各ビットに対応した重み付けをすることによって中間調
画像を表示する方法に利用できる。
In the above embodiment, one screen display period (eg, one frame display period) is time-divided into eight display periods, and each time-division display period (eg, subfield period) is weighted corresponding to each bit. Thus, the method of displaying a halftone image in 8-bit grayscale (256 grayscale) has been described, but the present invention is not limited to this, and the number of bits N (N Is divided into two or more integer display periods, and the N divided display periods are weighted in accordance with each bit, whereby the method can be used for displaying a halftone image.

【0023】[0023]

【発明の効果】本発明によるディスプレイパネルの中間
調画像表示方法は、上記のように、各画素についての1
画面表示期間(例えば1フレーム表示期間)をN個の表
示期間に時分割し、このN個の分割表示期間(例えばサ
ブフィールド期間)に各ビットに対応した重み付けをし
てNビットの階調表示を行なう場合において、N個の分
割表示期間の時系列配列を、重み付けの昇順配列と降順
配列から順次交互に1つずつ取り出して順に配置した配
列としているので、重み付けの小さい分割表示期間が時
系列的に集中するのを避けることができる。
As described above, the method for displaying a halftone image on a display panel according to the present invention has one pixel for each pixel.
The screen display period (for example, one frame display period) is time-divided into N display periods, and the N divided display periods (for example, subfield periods) are weighted according to each bit, and N-bit gradation display is performed. Is performed, the time-series array of the N divided display periods is arranged in an ascending order of weights and in a descending order.
An array that is taken out one by one from the array
Since the columns are arranged, it is possible to prevent the divided display periods having a small weight from being concentrated in chronological order.

【0024】このため、重み付けの小さい分割表示期間
(例えば重み付け比率が1、2、4、8の分割表示期
間)だけを選択して暗い画像を表示した場合でも、各画
素の1画面表示期間内における点灯表示期間が分散し
見かけ上の点灯表示周波数が低下するのを防止して、フ
リッカーが生じ難いようにすることができる。
[0024] Therefore, the weighting of small divided display periods (e.g. weighting ratio is 1,2,4,8 divided display period) even when displaying a dark image by selecting only one screen display period of each pixel Lighting display period is dispersed ,
It is possible to prevent the apparent lighting display frequency from lowering and to suppress flicker.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明によるディスプレイパネルの中間調画像
表示方法の一実施例を説明するもので、各画素について
の1フレーム表示期間を重み付けをした8個のサブフィ
ールド期間に時分割した状態を説明する説明図である。
FIG. 1 illustrates one embodiment of a method for displaying a halftone image on a display panel according to the present invention, and illustrates a state in which one frame display period for each pixel is time-divided into eight weighted subfield periods. FIG.

【図2】時系列的な点灯表示分布状態を説明する説明図
で、(a)は明るい画像のときを示し、(b)は暗い画
像のときを示す。
FIGS. 2A and 2B are explanatory diagrams illustrating a time-series lighting display distribution state, in which FIG. 2A shows a bright image and FIG. 2B shows a dark image.

【図3】ディスプレイパネル表示装置の一般的な構成を
示す概略構成図である。
FIG. 3 is a schematic configuration diagram illustrating a general configuration of a display panel display device.

【図4】従来例における、各画素についての1フレーム
表示期間を重み付けをした8個のサブフィールド期間に
時分割した状態を説明する説明図である。
FIG. 4 is an explanatory diagram illustrating a state in which one frame display period for each pixel is time-divided into eight subfield periods in which weighting is performed in a conventional example.

【図5】従来例の時系列的な点灯表示分布状態を説明す
る説明図で、(a)は明るい画像のときを示し、(b)
は暗い画像のときを示す。
5A and 5B are explanatory diagrams illustrating a time-series lighting display distribution state of a conventional example, where FIG. 5A shows a case of a bright image, and FIG.
Indicates a dark image.

【符号の説明】[Explanation of symbols]

10…映像信号入力端子、 12…A/D変換回路、1
4、16…フレームメモリ、 18…ビット選択回路、
20…Xドライバ、 22…同期信号分離回路、24…
タイミング信号出力回路、 26…Yドライバ、28…
ディスプレイパネル、1F…1フレーム表示期間(1画
面表示期間の一例)、AP…アドレス期間、 SP…表
示期間、SF1〜SF8…サブフィールド期間(分割表
示期間の一例)。
10: video signal input terminal, 12: A / D conversion circuit, 1
4, 16 ... frame memory, 18 ... bit selection circuit,
20 ... X driver, 22 ... Synchronous signal separation circuit, 24 ...
Timing signal output circuit, 26 ... Y driver, 28 ...
Display panel, 1F: one frame display period (one example of one screen display period), AP: address period, SP: display period, SF1 to SF8: subfield period (one example of divided display period).

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】マトリックス型ディスプレイパネルの各画
素についての1画面表示期間を表示階調に対応したビッ
ト数N(Nは2以上の整数)の表示期間に時分割し、こ
のN個の分割表示期間に各ビットに対応した重み付けを
することによって中間調画像を表示する方法において、
前記N個の分割表示期間の時系列配列を、重み付けの
順配列と降順配列から順次交互に1つずつ取り出して順
に配置した配列としてなることを特徴とするマトリック
ス型ディスプレイパネルの中間調画像表示方法。
1. A screen display period for each pixel of a matrix type display panel is time-divided into a display period of a bit number N (N is an integer of 2 or more) corresponding to a display gradation, and the N divided displays are performed. In a method of displaying a halftone image by performing weighting corresponding to each bit during a period,
The time series sequence of the N divided display periods, weighted Noboru
Take out one by one from the sequential array and the descending sequence one by one
A method of displaying a halftone image on a matrix type display panel, wherein the halftone image is arranged in a matrix.
JP5067598A 1993-03-03 1993-03-03 Halftone image display method for matrix type display panel Expired - Fee Related JP2900744B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5067598A JP2900744B2 (en) 1993-03-03 1993-03-03 Halftone image display method for matrix type display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5067598A JP2900744B2 (en) 1993-03-03 1993-03-03 Halftone image display method for matrix type display panel

Publications (2)

Publication Number Publication Date
JPH06259033A JPH06259033A (en) 1994-09-16
JP2900744B2 true JP2900744B2 (en) 1999-06-02

Family

ID=13349521

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5067598A Expired - Fee Related JP2900744B2 (en) 1993-03-03 1993-03-03 Halftone image display method for matrix type display panel

Country Status (1)

Country Link
JP (1) JP2900744B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000020004A (en) 1998-06-26 2000-01-21 Mitsubishi Electric Corp Picture display device
JP5082579B2 (en) * 2007-05-11 2012-11-28 セイコーエプソン株式会社 Electro-optical device, driving method thereof, and electronic apparatus
JP6473690B2 (en) * 2012-11-01 2019-02-20 アイメック・ヴェーゼットウェーImec Vzw Digital drive of active matrix display
JP6705208B2 (en) * 2016-02-26 2020-06-03 日亜化学工業株式会社 Display method

Also Published As

Publication number Publication date
JPH06259033A (en) 1994-09-16

Similar Documents

Publication Publication Date Title
US6088012A (en) Half tone display method for a display panel
KR950003979B1 (en) Method and circuit for gradationally driving a flat display device
US6127991A (en) Method of driving flat panel display apparatus for multi-gradation display
JP2001337646A (en) Plasma display panel drive method
JP2003015588A (en) Display device
KR19980026935A (en) Gradation adjustment method of display system by irregular addressing
KR100286823B1 (en) Plasma Display Panel Driving Method
JP2000259121A (en) Display panel driving method
JPH10282929A (en) Method of displaying gradation
US6052101A (en) Circuit of driving plasma display device and gray scale implementing method
JP2001350447A (en) Driving method for plasma display panel
EP1691341A2 (en) Method for driving a display panel
JP2900744B2 (en) Halftone image display method for matrix type display panel
JPH077702A (en) Plasma display device
JPH07248743A (en) Gray level display method
US7109950B2 (en) Display apparatus
JPH07264515A (en) Method for displaying gradation
JPH10161589A (en) Driving method of flat display device
JP3564951B2 (en) PDP display device
JP3525659B2 (en) Display device driving method and driving circuit
KR100669274B1 (en) Method of driving flat panel display apparatus
KR100581867B1 (en) Method of driving discharge display panel for improving reproducibility of image, and discharge display apparatus using the method
JPH04291392A (en) Driving device for gas discharge panel
KR100452386B1 (en) The operating method for ac plasma display panel
JPH11344953A (en) Plasma display panel display device and its driving method

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080319

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090319

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090319

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090319

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100319

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100319

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110319

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120319

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees