JPH0719477B2 - EEPROM content protection device - Google Patents
EEPROM content protection deviceInfo
- Publication number
- JPH0719477B2 JPH0719477B2 JP3060988A JP3060988A JPH0719477B2 JP H0719477 B2 JPH0719477 B2 JP H0719477B2 JP 3060988 A JP3060988 A JP 3060988A JP 3060988 A JP3060988 A JP 3060988A JP H0719477 B2 JPH0719477 B2 JP H0719477B2
- Authority
- JP
- Japan
- Prior art keywords
- eeprom
- refresh
- address
- data
- timer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Read Only Memory (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、EEPROM（Electrically Erasable and Progra
mmable Read Only Memory）のデータ内容保護装置に関
し、更に詳しくは、EEPROMに格納したデータを、例えば
10年といった長期間に亘って、書き換え可能の機能を維
持しながら保護することができるようにしたEEPROMのデ
ータ保護装置に関する。DETAILED DESCRIPTION OF THE INVENTION Industrial Field of the Invention The present invention relates to an EEPROM (Electrically Erasable and Program).
mmable Read Only Memory) data content protection device, more specifically, data stored in EEPROM, for example,
The present invention relates to an EEPROM data protection device capable of protecting a rewritable function for a long period of time such as 10 years.
（従来の技術） EEPROMは、顧客が自由に電気的にデータの書き込みと消
去が行える不揮発性のメモリ素子であって、データの書
き替えがEEPROMをシステムに組み込んだままで行うこと
ができるので、システムの稼動率を低下させることがな
く、かつ遠隔操作でデータを変更することができるなど
の特徴を有している。それゆえに、この様なEEPROMに
は、繁雑に書き替える必要のない例えば、動作プログラ
ムや、演算に用いる変数データなどを格納し、利用され
ている。(Prior Art) An EEPROM is a non-volatile memory element that allows a customer to freely electrically write and erase data, and data can be rewritten while the EEPROM is built into the system. It has the features that it can change the data by remote control without lowering the operating rate of the. Therefore, such an EEPROM stores and uses, for example, an operation program that does not need to be rewritten frequently and variable data used for calculation, etc.
（発明が解決しようとする課題） しかしながら、EEPROMに格納したデータの保持時間（Da
te Retention Time）に関して、これまで10年以上の長
期に亘る実績が無い。(Problems to be solved by the invention) However, the retention time of data stored in the EEPROM (Da
Regarding te Retention Time), we have no long-term track record of more than 10 years.
そこで格納したデータが消失しないように、定期的に記
憶内容をリフレッシュすることが考えられるが、EEPROM
の書き替え可能回数も制限されているため、電源のオ
ン、オフを頻繁に行うような場合には、書き替え可能回
数をオーバーする可能性もあり、信頼性を維持する上で
問題であった。Therefore, it is possible to refresh the stored contents periodically so that the stored data is not lost.
Since the number of rewritable times is limited, when the power is turned on and off frequently, the number of rewritable times may exceed, which is a problem in maintaining reliability. .
本発明は、この様な問題点に鑑みてなされたものであっ
て、その目的は、書き替え可能の機能を維持しつつ長期
間に亘ってデータを確実に保持することのできるEEPROM
の内容保護装置を実現することにある。The present invention has been made in view of such problems, and an object thereof is an EEPROM capable of reliably holding data for a long period of time while maintaining a rewritable function.
It is to realize the content protection device.
（課題を解決するための手段） 第１図は本発明の基本的な構成ブロック図である。図に
おいて１は繁雑に書き替える必要のないデータを格納し
たEEPROM、２は乱数信号発生手段、３は電源投入時に乱
数信号発生手段２からの乱数信号によってEEPROM1をリ
フレッシュする先頭アドレスを作成するリフレッシュア
ドレス作成手段、４はEEPROM1のリフレッシュ周期をセ
ットしたタイマ、５は電源投入後タイマ４にセットした
時間が経過したとき、リフレッシュアドレス作成手段３
によって作成されたアドレスに格納されているデータを
リフレッシュするリフレッシュ手段である。(Means for Solving the Problems) FIG. 1 is a basic configuration block diagram of the present invention. In the figure, 1 is an EEPROM storing data that does not need to be rewritten in a complicated manner, 2 is a random number signal generating means, and 3 is a refresh address for creating a start address for refreshing the EEPROM 1 by a random number signal from the random number signal generating means 2 when the power is turned on. Creating means 4, a timer for setting the refresh cycle of the EEPROM 1, and 5 for refresh address creating means 3 when the time set in the timer 4 has elapsed after power-on.
It is a refreshing means for refreshing the data stored at the address created by.
（作用） EEPROMは、電源投入毎に乱数信号発生手段からの信号に
よって作られる先頭アドレスから、タイマにセットした
周期でリフレッシュされる。(Operation) The EEPROM is refreshed at the cycle set in the timer from the start address created by the signal from the random number signal generating means each time the power is turned on.
これによって、長時間に亘って使用する場合のデータ保
持の信頼性を上げることを可能とする。This makes it possible to improve the reliability of data retention when used for a long time.
（実施例） 以下図面を用いて、本発明の実施例を詳細に説明する。Embodiments Embodiments of the present invention will be described in detail below with reference to the drawings.
第２図は、本発明の一実施例を示す構成のブロック図で
ある。図において、第１図のものと同じものには同一の
符号を付して示す。FIG. 2 is a block diagram of a configuration showing an embodiment of the present invention. In the figure, the same parts as those in FIG. 1 are designated by the same reference numerals.
６はマイクロプロセッサ、７はプログラムや固定データ
などを記憶するROM、８は一時的な保存データを記憶す
るRAMで、これらはEEPROM1と共にデータバスDB、アドレ
スバスABに相互接続されている。EEPROM1には一度書き
込んだらその後は、あまり変更されることのないパラメ
ータやその他のデータが記憶される。このEEPROM1の仕
様としては、データの保持時間が３年（室温での使用状
態）、データ書き込み、消去回数10000回以内のものが
現在入手できるものである。９は各部分に電力を供給す
る電源回路である。6 is a microprocessor, 7 is a ROM for storing programs and fixed data, and 8 is a RAM for storing temporarily stored data. These are interconnected with the EEPROM 1 to the data bus DB and address bus AB. Once written to the EEPROM 1, it stores parameters and other data that are rarely changed after that. The specifications of this EEPROM 1 are those that can be obtained at present with a data retention time of 3 years (usage condition at room temperature) and a data write / erase count of 10,000 or less. Reference numeral 9 is a power supply circuit for supplying electric power to each part.
マイクロプロセッサ６は、ROM7に格納されたプログラム
を実行することによって、第１図に於けるリフレッシュ
アドレス作成手段３及びリフレッシュ手段５としても機
能する。The microprocessor 6 also functions as the refresh address creating means 3 and the refreshing means 5 in FIG. 1 by executing the program stored in the ROM 7.
このように構成した装置の動作を次に説明する。The operation of the device configured as described above will be described below.
第３図はマイクロプロセッサ６が行う動作の一例を示す
フローチャートである。FIG. 3 is a flowchart showing an example of the operation performed by the microprocessor 6.
はじめに電源が投入されると、マイクロプロセッサ６内
のリフレッシュアドレス作成手段３は、乱数信号発生手
段２からの乱数信号を受け、リフレッシュ先頭アドレス
ADrを作成する（ステップ１）。次にタイマ４を０と
し、タイマをスタート状態とする（ステップ２）。なお
このタイマには、あらかじめEEPROM1の、例えば１バイ
トをリフレッシュする周期（例えば２時間）に相当する
時間Trがセットされているものとする。次にそのタイマ
４の値Ｔを監視し、そのタイマ値Ｔがセット値Trになっ
たかどうか判断する（ステップ３）。When the power is first turned on, the refresh address creating means 3 in the microprocessor 6 receives the random number signal from the random number signal generating means 2, and receives the refresh start address.
Create ADr (step 1). Next, the timer 4 is set to 0 and the timer is set to the start state (step 2). It is assumed that a time Tr corresponding to a cycle (for example, 2 hours) of refreshing 1 byte of the EEPROM 1 is set in advance in this timer. Next, the value T of the timer 4 is monitored, and it is determined whether the timer value T reaches the set value Tr (step 3).
ここでタイマ値Ｔがセット値Trに達していない場合、タ
イマ値Ｔに１を加え、マイクロプロセッサ６に与えられ
ている通常の処理を行う（ステップ４、５）。このステ
ップ４、５の動作は、タイマ値Ｔがセット値Trに達する
までの時間、繰り返して行われる。タイマ値Ｔがセット
値Trに達すると（ステップ３でYesと判断されると）、
リフレッシュ手段５は、リフレッシュアドレス作成手段
２で作られたアドレスADrに対して、リフレッシュ動作
を行う（ステップ６）。このリフレッシュ動作は、アド
レスADrに格納されているデータを読みだし、そのデー
タを再びアドレスADrに書き込むことによって行われ
る。If the timer value T has not reached the set value Tr, 1 is added to the timer value T and the normal processing given to the microprocessor 6 is performed (steps 4 and 5). The operations of steps 4 and 5 are repeated until the timer value T reaches the set value Tr. When the timer value T reaches the set value Tr (when it is determined Yes in step 3),
The refresh means 5 performs a refresh operation on the address ADr created by the refresh address creation means 2 (step 6). This refresh operation is performed by reading the data stored in the address ADr and writing the data in the address ADr again.
次にリフレッシュアドレス作成手段３は、次のリフレッ
シュアドレスをADr＋１になるように設定し、また、タ
イマ４のタイマ値を０とし、ステップ３に戻る（ステッ
プ７）。Next, the refresh address creating means 3 sets the next refresh address to be ADr + 1, sets the timer value of the timer 4 to 0, and returns to step 3 (step 7).
以上のような動作によって、EEPROM1は、電源が投入さ
れた以後、乱数信号によって決まる先頭アドレスから、
タイマ４のセット値Trになるごとに、次のアドレスに向
かって順次リフレッシュ処理が行われる。この様なリフ
レッシュ動作は、例えば、EEPROM1に512バイトのものを
用い、タイマ４のセット値Trを２、3535時間、電源投入
後10年間連続して使用するものとすれば、一つのアドレ
スに対してデータ書き込み回数は、72、７回となり、仕
様の10000回より充分に小さくできる。By the above operation, the EEPROM 1 starts from the start address determined by the random number signal after the power is turned on,
Each time the set value Tr of the timer 4 is reached, the refresh process is sequentially performed toward the next address. Such a refresh operation uses, for example, a 512-byte EEPROM 1 and the set value Tr of the timer 4 for 2,3535 hours, which is continuously used for 10 years after the power is turned on. As a result, the number of data writes is 72, 7 times, which can be made sufficiently smaller than the specification of 10,000 times.
これに対して電源をオン、オフして断続的に使用するよ
うな場合、電源をオンとする毎に、はじめにEEPROM1が
リフレッシュされるアドレスは、乱数信号発生手段２か
らの乱数信号により、ランダムに決められ、何度が電源
をオン、オフすることによって、全てのアドレスに格納
されたデータに対して、平均的にリフレッシュ処理をさ
せることが可能となる。On the other hand, when the power is turned on and off and the power is intermittently used, the address at which the EEPROM 1 is refreshed first is randomly generated by the random number signal from the random number signal generating means 2 every time the power is turned on. It is possible to perform the refresh process on average for the data stored in all the addresses by deciding and turning on and off the power supply many times.
例えば、一日１回電源をオンし、８時間程度通電して１
か月20日程度稼動させることを想定すれば、等価的なデ
ータ保持時間（＝データ保持時間／前述の条件の下での
512バイト中１バイトがリフレッシュされない確率）
は、204年となる。For example, turn on the power once a day and turn on the power for about 8 hours.
Equivalent data retention time (= data retention time / under the above conditions)
(1 out of 512 bytes is not refreshed)
Will be 204 years.
因みに乱数信号によってリフレッシュ先頭アドレスを決
定しないものとすれば、前述した条件の下では、８時間
に１度、512バイトをリフレッシュする必要があり、こ
の場合、リフレッシュの周期Trは、０、015625時間とな
り、書き込み消去回数は、10950回となって使用をオー
バすることとなってしまう。Incidentally, if the refresh start address is not determined by a random number signal, it is necessary to refresh 512 bytes once every 8 hours under the above-mentioned conditions. In this case, the refresh cycle Tr is 0,015625 hours. Therefore, the number of times of writing and erasing becomes 10950, which means that the usage is over.
なお、上記の実施例では、乱数信号発生手段２、タイマ
４を独立したブロックで示したが、これらの機能をマイ
クロプロセッサ６に持たせるようにしてもよい。Although the random number signal generating means 2 and the timer 4 are shown as independent blocks in the above embodiment, the microprocessor 6 may have these functions.
（発明の効果） 以上詳細に説明したように、本発明によれば、連続して
通電して用いるような場合、あるいは電源をオン、オフ
しながら用いるような場合、いずれの使用形態であって
も、EEPROMに格納したデータを長期間に亘って保護する
ことが可能で、信頼性の高い装置を構成することができ
る。(Effects of the Invention) As described in detail above, according to the present invention, whichever usage mode is used, such as when continuously energized for use, or when the power is turned on and off Also, the data stored in the EEPROM can be protected for a long time, and a highly reliable device can be configured.
第１図は本発明の基本的な機能ブロック図、第２図は本
発明の一実施例を示す構成ブロック図、第３図は第２図
に於けるマイクロプロセッサの動作の一例を示すフロー
チャートである。 １……EEPROM ２……乱数信号発生手段 ３……リフレッシュアドレス作成手段 ４……タイマ ５……リフレッシュ手段FIG. 1 is a basic functional block diagram of the present invention, FIG. 2 is a configuration block diagram showing an embodiment of the present invention, and FIG. 3 is a flow chart showing an example of the operation of the microprocessor in FIG. is there. 1 ... EEPROM 2 ... random number signal generating means 3 ... refresh address creating means 4 ... timer 5 ... refreshing means
Claims (1)
したEEPROMと、乱数信号発生手段と、電源投入時に前記
乱数信号発生手段からの乱数信号によって前記EEPROMを
リフレッシュする先頭アドレスを作成するリフレッシュ
アドレス作成手段と、前記EEPROMのリフレッシュ周期を
セットしたタイマと、電源投入後前記タイマにセットし
た時間が経過したとき前記リフレッシュアドレス作成手
段によって作成されたアドレスに格納されているデータ
をリフレッシュするリフレッシュ手段とを備えたEEPROM
の内容保護装置。1. An EEPROM storing data that does not need to be rewritten in a complicated manner, a random number signal generating means, and a refresh address for creating a start address for refreshing the EEPROM by a random number signal from the random number signal generating means when power is turned on. Creating means, a timer for setting the refresh cycle of the EEPROM, and refresh means for refreshing the data stored at the address created by the refresh address creating means when the time set in the timer elapses after power-on EEPROM with
Content protector.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3060988A JPH0719477B2 (en) | 1988-02-12 | 1988-02-12 | EEPROM content protection device |
| KR1019880012144A KR920007501B1 (en) | 1988-02-04 | 1988-09-20 | Signal conditioners |
| US07/246,289 US4956795A (en) | 1988-02-04 | 1988-09-20 | Signal conditioners |
| GB8823124A GB2215150B (en) | 1988-02-04 | 1988-10-03 | Signal conditioners |
| CN88108799A CN1020818C (en) | 1988-02-04 | 1988-12-21 | Signal regulater |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3060988A JPH0719477B2 (en) | 1988-02-12 | 1988-02-12 | EEPROM content protection device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01205792A JPH01205792A (en) | 1989-08-18 |
| JPH0719477B2 true JPH0719477B2 (en) | 1995-03-06 |
Family
ID=12308614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3060988A Expired - Lifetime JPH0719477B2 (en) | 1988-02-04 | 1988-02-12 | EEPROM content protection device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0719477B2 (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02257497A (en) * | 1988-12-27 | 1990-10-18 | Nec Corp | Integrated circuit |
| KR100253276B1 (en) * | 1997-02-18 | 2000-05-01 | 김영환 | Self-refresh circuit of memory device |
| US7113432B2 (en) | 2000-09-14 | 2006-09-26 | Sandisk Corporation | Compressed event counting technique and application to a flash memory system |
| JP5478855B2 (en) * | 2008-08-08 | 2014-04-23 | ルネサスエレクトロニクス株式会社 | Nonvolatile memory control method and semiconductor device |
| JP2013157047A (en) | 2012-01-27 | 2013-08-15 | Toshiba Corp | Magnetic disk device and data refresh method in the same |
| JP2022112978A (en) * | 2021-01-22 | 2022-08-03 | 株式会社大一商会 | game machine |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56143595A (en) * | 1980-04-09 | 1981-11-09 | Toshiba Corp | Digital protection controller |
| JPS58130498A (en) * | 1982-01-29 | 1983-08-03 | Citizen Watch Co Ltd | Semiconductor nonvolatile storage device |
-
1988
- 1988-02-12 JP JP3060988A patent/JPH0719477B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01205792A (en) | 1989-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002351685A (en) | Data updating method and controller for nonvolatile memory | |
| KR960009220A (en) | Non-volatile memory, memory card and information processing device using same, and software write protect control method of non-volatile memory | |
| EP0300406A3 (en) | Write protect mechanism for non-volatile memory | |
| JPH07114497A (en) | Semiconductor integrated circuit device | |
| JPH0719477B2 (en) | EEPROM content protection device | |
| JP2007102566A (en) | Memory backup system | |
| US5915080A (en) | Reprogramming device of a flash memory | |
| JP2661131B2 (en) | Information storage and reading method and apparatus | |
| JPH02214156A (en) | Nonvolatile semiconductor device | |
| JPH0675836A (en) | Auxiliary storage device | |
| JP2006127245A (en) | Electronic device system | |
| JPH103434A (en) | Semiconductor disk device and its write system | |
| JP3168572B2 (en) | IC card with CPU runaway detection function | |
| JPH1021693A (en) | Semiconductor memory device | |
| JPS6466727A (en) | Disk access control system | |
| JPH0798993A (en) | Device for recording and reproducing data | |
| JPH0753198Y2 (en) | Microcomputer | |
| JPH053611B2 (en) | ||
| JPH01213899A (en) | Data keeping system | |
| JPH08138005A (en) | Data write system for flash memory card | |
| JPH05134928A (en) | Memory device | |
| JPH04141897A (en) | Eeprom device | |
| JPS63301390A (en) | Ic card | |
| JP3133710B2 (en) | Microcomputer evaluation device | |
| JPH0311754Y2 (en) |