JPH07123247B2 - Digital data transmission method - Google Patents

Digital data transmission method

Info

Publication number
JPH07123247B2
JPH07123247B2 JP61173248A JP17324886A JPH07123247B2 JP H07123247 B2 JPH07123247 B2 JP H07123247B2 JP 61173248 A JP61173248 A JP 61173248A JP 17324886 A JP17324886 A JP 17324886A JP H07123247 B2 JPH07123247 B2 JP H07123247B2
Authority
JP
Japan
Prior art keywords
transmitted
transmission
frame
envelope
envelopes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61173248A
Other languages
Japanese (ja)
Other versions
JPS6330035A (en
Inventor
義文 加藤
常利 水沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61173248A priority Critical patent/JPH07123247B2/en
Publication of JPS6330035A publication Critical patent/JPS6330035A/en
Publication of JPH07123247B2 publication Critical patent/JPH07123247B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ディジタル通信網におけるディジタルデータ
伝送方法に関する。
The present invention relates to a digital data transmission method in a digital communication network.

〔概 要〕〔Overview〕

本発明は、チャネル単位で制御信号およびデータ信号を
エンベロープに組み込んでこれを多重化して並列伝送す
るディジタル通信網におけるディジタルデータ伝送方法
において、 同一伝送路で伝送される複数個のエンベロープを用いて
マルチフレームを組み、このマルチフレーム中の特定の
エンベロープ内のステータスビットを用いて個々のエン
ベロープ間の相対的な伝送路遅延を識別するマルチフレ
ームパターンを伝送することにより、 相対遅延が異なる伝送路で同一信号を分割して伝送でき
るようにしたものである。
The present invention relates to a digital data transmission method in a digital communication network in which a control signal and a data signal are embedded in an envelope on a channel-by-channel basis and multiplexed and transmitted in parallel, using a plurality of envelopes transmitted on the same transmission line. By constructing frames and transmitting a multi-frame pattern that identifies the relative transmission line delay between individual envelopes using the status bits in a specific envelope in this multi-frame, the same transmission line with different relative delays is transmitted. The signal is divided and transmitted.

〔従来の技術〕[Conventional technology]

ディジタル通信網では、端末からのデータ信号および制
御信号は、多重化装置によりフレームビットが付加さ
れ、時分割多重されてエンベロープの単位で伝送され
る。
In a digital communication network, data signals and control signals from terminals are added with frame bits by a multiplexer, time-division multiplexed, and transmitted in units of envelopes.

第3図はこのエンベロープを示した図である。Fがフレ
ーミングビット、D1〜D6がデータビット、Sが制御信号
をサンプリングしたステータスビットである。
FIG. 3 is a diagram showing this envelope. F is the status bit framing bit, D 1 to D 6 is the data bits, S is sampled control signal.

局間を伝送される場合には、2.4kb/sデータ用のエンベ
ロープであれば20チャネル、4.8kb/sデータのエンベロ
ープであれば10チャネル、9.6kb/sデータ用のエンベロ
ープであれば5チャネルが、それぞれ64kb/sのディジタ
ル0次群信号に多重化されて伝送される。
When transmitting between stations, 20 channels for envelopes for 2.4 kb / s data, 10 channels for envelopes for 4.8 kb / s data, 5 channels for envelopes for 9.6 kb / s data. Are multiplexed and transmitted to digital 0th order group signals of 64 kb / s.

第4図は、0次群伝送路のフレーム構成を説明する図で
ある。第5図は、0次群伝送路で用いるフレームパター
ンを説明する図である。
FIG. 4 is a diagram for explaining the frame structure of the 0th-order transmission line. FIG. 5 is a diagram for explaining a frame pattern used in the 0th-order transmission line.

第4図(b)は64kb/sの次群フレーム構成であり、ここ
では第4図(c)、(d)にそれぞれ示す2.4kb/sデー
タ用のエンベロープが20チャネル多重化されるようにな
っている。第4図(c)、(d)におけるF′は、0次
群伝送路に多重化される場合には、第5図に示すCCITT
規格X.50のフレームパターンに付け替えられる。したが
って、このF′は空ビットである。第4図(a)は多重
化される各チャネルのビット配列を示し、Fがフレーミ
ングビットである。このフレーミングFに第5図に示し
たフレーム番号と対応したX.50のフレームパターンが挿
入される。なお、第5図のAは対局警報ビットである。
FIG. 4 (b) shows a 64 kb / s subgroup frame structure. Here, the envelopes for 2.4 kb / s data shown in FIGS. 4 (c) and (d) are multiplexed in 20 channels. Has become. F'in FIGS. 4 (c) and 4 (d) is CCITT shown in FIG. 5 when it is multiplexed on the 0th-order transmission line.
Replaced with the standard X.50 frame pattern. Therefore, this F'is an empty bit. FIG. 4 (a) shows a bit array of each channel to be multiplexed, and F is a framing bit. An X.50 frame pattern corresponding to the frame number shown in FIG. 5 is inserted into this framing F. In addition, A of FIG. 5 is a game alarm bit.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

このようにX.50のフレームパターンを用いた0次群伝送
路で伝送を行う場合には、その端末速度は、2.4kb/s、
4.8kb/s、9.6kb/sのみである。特に4.8kb/s、9.6kb/sの
端末速度の場合では、同一の0次群のエンベロープを4.
8kb/sの場合は2個、9.6kb/sの場合は4個用いて伝送し
なければならない。
In this way, when transmitting on the 0th-order group transmission line using the X.50 frame pattern, the terminal speed is 2.4 kb / s,
Only 4.8 kb / s and 9.6 kb / s. Especially, at the terminal speeds of 4.8 kb / s and 9.6 kb / s, the same zero-order group envelope is 4.
Two must be used for transmission at 8 kb / s and four for 9.6 kb / s.

仮に、異なる0次群のエンベロープ2個を用いて4.8kb/
sのデータを伝送すると、0次群伝送路の遅延が異なっ
た場合には、エンベロープの到達時間に差が生ずるため
データの連続性が保てなくなる欠点がある。
If we use two different 0th order envelopes, we get 4.8kb /
When the data of s is transmitted, if the delays of the 0th-order transmission lines are different, the arrival times of the envelopes are different, so that the continuity of the data cannot be maintained.

第6図は、従来のディジタルデータ伝送方式の欠点を説
明する図である。第6図(s)が伝送する4.8kb/sデー
タ、第6図(t)、(u)が相対遅延が異なる0次群伝
送路に送出するエンベロープ、第6図(t′)、
(u′)がその伝送路を用いて伝送されたエンベロー
プ、第6図(s′)が伝送した結果のデータである。こ
こでは、0次群伝送路の異なる相対遅延が(t′)に対
して(u′)が1エンベロープ大きい場合を示す。この
ように伝送すべきデータ(s)と伝送された結果
(s′)では、ビットの並びが異なっており、正常な伝
送が行われていないことがわかる。
FIG. 6 is a diagram for explaining the drawbacks of the conventional digital data transmission system. 4.8 kb / s data transmitted by FIG. 6 (s), FIGS. 6 (t) and (u) are envelopes sent to the 0th order transmission line with different relative delays, FIG. 6 (t ′),
(U ') is the envelope transmitted using the transmission path, and FIG. 6 (s') is the data resulting from the transmission. Here, a case where (u ') is one envelope larger than (t') for different relative delays of the 0th order group transmission line is shown. Thus, it can be seen that the data (s) to be transmitted and the result (s') transmitted have different bit arrangements and that normal transmission is not performed.

また、同一のデータを伝送する場合には、かならず同じ
次群伝送路を用いなければならないとすると、0次群伝
送路の中に2.4kb/sの信号を19チャネル収容すると残り
のエンベロープは1個となり、2.4kb/sの信号しか収容
できない。さらに、0次群伝送路が複数あった場合にお
いても、余ったエンベロープの数は4.8kb/sの伝送に見
合うだけあっても、これを用いて4.8kb/sの伝送を行う
ことはできない。
If the same next group transmission line must be used when transmitting the same data, if the 2.4 kb / s signal is accommodated in 19 channels in the 0th group transmission line, the remaining envelope is 1 It becomes individual and can accommodate only 2.4 kb / s signal. Furthermore, even when there are a plurality of 0th-order group transmission lines, even if the number of extra envelopes is commensurate with the transmission of 4.8 kb / s, it is not possible to perform 4.8 kb / s transmission using this.

本発明は、伝送路の相対遅延が異なる複数の伝送路を用
いて、同一のデータを分割して伝送することを可能にす
るディジタルデータ伝送方法を提供することを目的とす
る。
It is an object of the present invention to provide a digital data transmission method which makes it possible to divide and transmit the same data by using a plurality of transmission lines having different relative delays.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は、低速チャネル信号をチャネル単位に制御信号
およびデータ信号でエンベロープを組み、このエンベロ
ープをCCITT勧告X.50の多重化系列に従って多重化し高
速な信号形態として伝送するディジタルデータ伝送方法
であって、複数の伝送路を組み合わせて同一チャネルの
信号を並列伝送するディジタルデータ伝送方法におい
て、上記一つの伝送路で伝送されるエンベロープを複数
n個組み合わせてマルチフレームとし、このn個のエン
ベロープのうちの特定のエンベロープについてその制御
信号が挿入されるステータスビットに上記マルチフレー
ムを識別するためのマルチフレームパターンのビットを
挿入してそれぞれの伝送路で伝送し、受信側で、それぞ
れの伝送路ごとにこのマルチフレームパターンを検出し
て複数伝送路間の伝送遅延差を認識し伝送遅延差を補正
して伝送されたデータを再編成することを特徴とする。
The present invention is a digital data transmission method for constructing an envelope of a control signal and a data signal for each channel of a low-speed channel signal, multiplexing the envelope in accordance with a CCITT Recommendation X.50 multiplexing sequence, and transmitting it as a high-speed signal form. In a digital data transmission method for transmitting a signal of the same channel in parallel by combining a plurality of transmission lines, a plurality of n envelopes transmitted through the one transmission line are combined to form a multiframe, and among the n envelopes, A bit of a multi-frame pattern for identifying the above-mentioned multi-frame is inserted in the status bit in which the control signal is inserted for a specific envelope, and the data is transmitted on each transmission line. At the receiving side, this is transmitted for each transmission line. Detects a multi-frame pattern and delays transmission between multiple transmission lines. Characterized by reorganizing the data transmitted by correcting the transmission delay difference to recognize the difference.

〔作 用〕[Work]

一般に0次群伝送路の相対遅延差は有限であり、エンベ
ロープの数に換算して数エンベロープである。
Generally, the relative delay difference of the 0th-order group transmission line is finite, and it is several envelopes when converted into the number of envelopes.

本発明では、たとえばこの相対遅延差の2倍のマルチフ
レームをエンベロープ中のステータスビットを用いて組
み、制御情報を伝送するとともに、マルチフレーム情報
を伝送する。このマルチフレーム情報から複数個のエン
ベロープの相対遅延差を検出しその相対遅延差を補正し
た後に、分割されて伝送されたデータを再編成すること
により、相対遅延差の異なる複数の伝送路を用いたディ
ジタルデータ伝送を可能にする。
In the present invention, for example, a multiframe having twice the relative delay difference is assembled by using the status bit in the envelope, and the control information and the multiframe information are transmitted. After detecting the relative delay difference of a plurality of envelopes from this multi-frame information and correcting the relative delay difference, the divided transmitted data is reorganized to use a plurality of transmission paths with different relative delay differences. Enabled digital data transmission.

〔実施例〕〔Example〕

以下、本発明の実施例方式を図面に基づいて説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.

第1図は、本発明のディジタルデータ伝送方法を実現す
る装置の一実施例を示すブロック構成図である。
FIG. 1 is a block diagram showing an embodiment of an apparatus for realizing the digital data transmission method of the present invention.

第2図は、本発明方式の信号の伝達過程を説明する図で
ある。
FIG. 2 is a diagram for explaining a signal transmission process of the method of the present invention.

第1図において、データ信号(s)および制御信号RS
は、それらの信号をエンベロープに多重化するエンベロ
ープ作成回路101および102に入力される。各エンベロー
プ作成回路101、102で組まれたエンベロープ(t)、
(u)は、それぞれマルチフレーム作成回路103、104に
入力され、8エンベロープを1マルチフレームとするマ
ルチフレーム信号(v)、(w)となり、それぞれ0次
群伝送路105、106に送出される。この0次群伝送路10
5、106をそれぞれ伝送されたマルチフレーム信号
(v′)、(w′)は、それぞれエラスティックメモリ
107、108およびマルチフレーム同期検出回路109、110に
入力される。エラスティックメモリ107、108からマルチ
フレーム番号を一致させて読み出されるマルチフレーム
信号(t′)、(u′)は、それぞれエンベロープ分解
回路111、112に入力され、ここでそれぞれデータ信号
(e)および(f)と制御信号(g)および(h)とに
分離される。
In FIG. 1, a data signal (s) and a control signal RS
Are input to envelope creating circuits 101 and 102 which multiplex those signals into envelopes. Envelopes (t) assembled by the envelope creating circuits 101 and 102,
(U) is input to the multi-frame creation circuits 103 and 104, respectively, and becomes multi-frame signals (v) and (w) having 8 envelopes as one multi-frame, and sent to the 0th-order group transmission lines 105 and 106, respectively. . This 0th group transmission line 10
The multi-frame signals (v ') and (w') transmitted through 5 and 106 are respectively stored in the elastic memory.
It is input to 107, 108 and multi-frame synchronization detection circuits 109, 110. The multi-frame signals (t ′) and (u ′) read out from the elastic memories 107 and 108 with the same multi-frame number are input to the envelope decomposing circuits 111 and 112, respectively, where the data signals (e) and It is separated into (f) and control signals (g) and (h).

マルチフレーム同期検出回路109から出力される基準信
号(x)は、各エラスティックメモリ107、108に入力さ
れ、マルチフレーム同期検出回路109および110からそれ
ぞれ出力されるマルチフレーム情報(y)、(z)は、
それぞれエラスティックメモリ107、108およびエンベロ
ープ分解回路111、112に入力される。
The reference signal (x) output from the multi-frame synchronization detection circuit 109 is input to the elastic memories 107 and 108, and the multi-frame information (y) and (z) output from the multi-frame synchronization detection circuits 109 and 110, respectively. ) Is
It is inputted to the elastic memories 107 and 108 and the envelope decomposing circuits 111 and 112, respectively.

データ信号(e)および(f)は、データ組立回路113
に入力され、伝送されたデータ信号(s′)が組み立て
られて出力される。また、制御信号(g)および(h)
はオアゲート114に接続され、オアゲート114から制御信
号CDとして出力される。
The data signals (e) and (f) are sent to the data assembling circuit 113.
The data signal (s') that has been input and transmitted is assembled and output. Also, control signals (g) and (h)
Is connected to an OR gate 114, and is output as a control signal CD from the OR gate 114.

0次群伝送路105、106のフレーム構成は、第4図に示す
フレーム構成であり、さらに第5図に示すフレームパタ
ーンを用いている。したがって、0次群伝送路105、106
の入力部および出力部でのエンベロープビット位置
(F′、D1〜D6、S)は既知である。
The frame structure of the 0th-order transmission lines 105 and 106 is the frame structure shown in FIG. 4 and uses the frame pattern shown in FIG. Therefore, the 0th-order group transmission lines 105 and 106
Input and the envelope bit position at the output of (F ', D 1 ~D 6 , S) is known.

エンベロープ作成回路101、102では、データ信号(s)
は6ビットごとに制御信号RSとエンベロープ(t)、
(u)が組まれる。このように組まれたエンベロープ
(t)、(u)は、マルチフレーム作成回路103、104
で、8エンベロープを1マルチフレームとし、そのSビ
ットに4回に1回の割りでマルチフレームパターン(こ
こでは1/0の交番パターン)が挿入され、マルチフレー
ム信号(v)、(w)となる。マルチフレーム信号
(v)、(w)は、0次群伝送路105、106をそれぞれ伝
送されることにより、マルチフレーム信号(v′)、
(w′)になる。本実施例では、0次群伝送路106は0
次群伝送路105に対して24エンベロープ分遅延が大きい
伝送路である。
In the envelope generation circuits 101 and 102, the data signal (s)
Is a control signal RS and an envelope (t) every 6 bits,
(U) is assembled. The envelopes (t) and (u) thus assembled are used in the multiframe generation circuits 103 and 104.
Then, 8 envelopes are set to 1 multiframe, and a multiframe pattern (an alternating pattern of 1/0 in this case) is inserted into the S bit once every 4 times, and multiframe signals (v) and (w) Become. The multi-frame signals (v) and (w) are transmitted through the 0th-order group transmission paths 105 and 106, respectively, so that the multi-frame signals (v ′) and
(W '). In this embodiment, the 0th-order group transmission line 106 is 0
This is a transmission line having a delay of 24 envelopes larger than that of the next-group transmission line 105.

マルチフレーム同期検出回路109、110では、それぞれ1/
0交番パターンを見つけてマルチフレーム番号を検出
し、エラスティックメモリ107、108にそのマルチフレー
ム番号のとおりに書き込む。
In the multi-frame synchronization detection circuits 109 and 110, 1 /
The 0 alternating pattern is found to detect the multi-frame number, and the data is written in the elastic memories 107 and 108 according to the multi-frame number.

エラスティックメモリ107、108からの読み出しは、基準
信号(x)によりマルチフレーム信号(v′)のマルチ
フレームの中央(マルチフレーム番号5)、基準とし
て、それぞれマルチフレーム番号1から順番に行われ
る。
The reading from the elastic memories 107 and 108 is performed in order from the multiframe number 1 as the center (multiframe number 5) of the multiframe of the multiframe signal (v ′) by the reference signal (x), respectively.

このようにマルチフレーム番号を一致させて読み出され
たマルチフレーム信号(t′)、(u′)は、エンベロ
ープ分解回路111、112でデータ信号(e)、(f)と制
御信号(g)、(h)に分離される。分離されたデータ
信号(e)、(f)は、データ組立回路113でエンベロ
ープ内のデータ6ビット単位に、データ信号(e)、
(f)の順番に並べ替えられ、伝送前のデータ信号
(s)が復元されデータ信号(s′)として出力され
る。
The multi-frame signals (t ') and (u') read out in such a manner that the multi-frame numbers match with each other are data signals (e) and (f) and a control signal (g) in the envelope decomposing circuits 111 and 112. , (H). The separated data signals (e) and (f) are converted into data signals (e) and (f) in units of 6 bits of data in the envelope by the data assembling circuit 113.
The data signals (s) before transmission are rearranged in the order of (f) and are restored and output as data signals (s ′).

一方、エンベロープ分解回路111、112では、マルチフレ
ーム情報(y)、(z)を用いてマルチフレームパター
ンを除き、このマルチフレームパターンの除去で抜けた
ビットは、直前のSによりうめられて制御信号(g)、
(h)を出力する。この制御信号(g)、(h)は、2
系統の伝送路に分けて伝送された信号であり、オアゲー
ト114でその論理和をとることにより制御信号CDとして
出力される。すなわち、送信側の制御信号RSが受信側で
制御信号CDとして再構成される。
On the other hand, in the envelope disassembling circuits 111 and 112, the multiframe information (y) and (z) are used to remove the multiframe pattern, and the bits omitted by the removal of this multiframe pattern are filled in by the immediately preceding S to obtain the control signal. (G),
Output (h). The control signals (g) and (h) are 2
It is a signal transmitted by being divided into the transmission paths of the system, and is output as the control signal CD by taking the logical sum of the signals by the OR gate 114. That is, the control signal RS on the transmitting side is reconstructed as the control signal CD on the receiving side.

〔発明の効果〕〔The invention's effect〕

本発明は、以上説明したように、制御信号とともに伝送
路の相対位相差情報を伝送し、受信側でこのマルチフレ
ームより相対位相差情報を取り出し相対遅延差を補正す
ることにより、相対遅延差の異なる伝送路を用いて同一
信号を分割したデータ伝送を行うことができる。
As described above, the present invention transmits the relative phase difference information of the transmission path together with the control signal, and the receiving side extracts the relative phase difference information from this multiframe to correct the relative delay difference, thereby Data transmission can be performed by dividing the same signal using different transmission paths.

すなわち、同一データを並列的に伝送することにより、
複数の0次群伝送路を有効に利用でき、経済的なデータ
伝送網を構築することができる効果がある。
That is, by transmitting the same data in parallel,
There is an effect that a plurality of 0th-order transmission lines can be effectively used and an economical data transmission network can be constructed.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明のディジタルデータ伝送方法を実現する
装置の一実施例を示すブロック構成図。 第2図は本発明方法による信号の伝達過程を説明する
図。 第3図はエンベロープの説明図。 第4図は0次群伝送路のフレーム構成を説明する図。 第5図は0次群伝送路で用いるフレームパターンを説明
する図。 第6図は従来のディジタルデータ伝送方式の欠点を説明
する図。 101、102……エンベロープ作成回路、103、104……マル
チフレーム作成回路、105、106……0次群伝送路、10
7、108……エラスティックメモリ、109、110……マルチ
フレーム同期検出回路、111、112……エンベロープ分解
回路、113……データ組立回路。
FIG. 1 is a block diagram showing an embodiment of an apparatus for realizing the digital data transmission method of the present invention. FIG. 2 is a diagram for explaining a signal transmission process according to the method of the present invention. FIG. 3 is an explanatory diagram of the envelope. FIG. 4 is a view for explaining the frame structure of the 0th-order transmission line. FIG. 5 is a diagram for explaining a frame pattern used in the 0th-order transmission line. FIG. 6 is a diagram for explaining the drawbacks of the conventional digital data transmission system. 101, 102 ... Envelope creation circuit, 103, 104 ... Multi-frame creation circuit, 105, 106 ... Zero-order transmission line, 10
7, 108 ... Elastic memory, 109, 110 ... Multi-frame sync detection circuit, 111, 112 ... Envelope decomposition circuit, 113 ... Data assembling circuit.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】低速チャネル信号をチャネル単位に制御信
号およびデータ信号でエンベロープを組み、このエンベ
ロープをCCITT勧告X.50の多重化系列に従って多重化し
高速な信号形態として伝送するディジタルデータ伝送方
法であって、複数の伝送路を組み合わせて同一チャネル
の信号を並列伝送するディジタルデータ伝送方法におい
て、 上記一つの伝送路で伝送されるエンベロープを複数n個
組み合わせてマルチフレームとし、このn個のエンベロ
ープのうちの特定のエンベロープについてその制御信号
が挿入されるステータスビットに上記マルチフレームを
識別するためのマルチフレームパターンのビットを挿入
してそれぞれの伝送路で伝送し、 受信側で、それぞれの伝送路ごとにこのマルチフレーム
パターンを検出して複数伝送路間の伝送遅延差を認識し
伝送遅延差を補正して伝送されたデータを再編成する ことを特徴とするディジタルデータ伝送方法。
1. A digital data transmission method for constructing an envelope of a control signal and a data signal for each channel of a low-speed channel signal, multiplexing the envelope according to a CCITT Recommendation X.50 multiplexing sequence, and transmitting it as a high-speed signal form. Then, in a digital data transmission method in which a plurality of transmission lines are combined and signals of the same channel are transmitted in parallel, a plurality of n envelopes transmitted through the one transmission line are combined into a multiframe, and among these n envelopes, For the specific envelope of, the control signal is inserted into the status bit, the bit of the multi-frame pattern for identifying the above multi-frame is inserted and transmitted on each transmission line, and on the receiving side, for each transmission line This multi-frame pattern is detected and transmitted between multiple transmission lines. Digital data transmission wherein the reorganizing transmitted by correcting the transmission delay difference recognizes delay difference data.
【請求項2】マルチフレームは、伝送路間の相対遅延差
の少なくとも2倍の個数のエンベロープで構成される特
許請求の範囲第(1)項記載のディジタルデータ伝送方
法。
2. The digital data transmission method according to claim 1, wherein the multi-frame is composed of at least twice as many envelopes as the relative delay difference between the transmission lines.
JP61173248A 1986-07-22 1986-07-22 Digital data transmission method Expired - Lifetime JPH07123247B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61173248A JPH07123247B2 (en) 1986-07-22 1986-07-22 Digital data transmission method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61173248A JPH07123247B2 (en) 1986-07-22 1986-07-22 Digital data transmission method

Publications (2)

Publication Number Publication Date
JPS6330035A JPS6330035A (en) 1988-02-08
JPH07123247B2 true JPH07123247B2 (en) 1995-12-25

Family

ID=15956911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61173248A Expired - Lifetime JPH07123247B2 (en) 1986-07-22 1986-07-22 Digital data transmission method

Country Status (1)

Country Link
JP (1) JPH07123247B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH077949B2 (en) * 1988-03-08 1995-01-30 日本電気株式会社 Digital transmission system
JPH0222942A (en) * 1988-07-12 1990-01-25 Nec Corp Digital transmission system
JPH02192240A (en) * 1988-10-17 1990-07-30 Fujitsu Ltd Transmission delay correcting system
JP5359202B2 (en) * 2008-11-06 2013-12-04 富士通株式会社 Frame generation apparatus, optical transmission system, frame generation method, and optical transmission method
CN114675790B (en) * 2022-05-24 2022-08-23 华中科技大学 Self-correcting method for synchronous data storage of multichannel parallel sampling system

Also Published As

Publication number Publication date
JPS6330035A (en) 1988-02-08

Similar Documents

Publication Publication Date Title
US5113395A (en) Frame phase aligning system using a buffer memory with a reduced capacity
KR910001744B1 (en) Multiplexing arrangement for a digital transmission system
EP0356012A3 (en) Tdm demultiplexer
DE3272409D1 (en) Method for transmitting time-division multiplexed data
GB1517750A (en) Reframing circuit for a time division multiplex system
JPH07123247B2 (en) Digital data transmission method
US4785464A (en) Method and device for regenerating the integrity of the bit rate in a plesiosynchronous system
US4504944A (en) Bridging channel port module
JP2545538B2 (en) Time division multiplexing transmission method
JP3158758B2 (en) Terminal adapter device and data transmission method
JPH0629952A (en) Crc check system for time division multiplex line
JPH0834461B2 (en) Frame aligner circuit
JPS5911222B2 (en) Multi-frame synchronization method
JPS61147628A (en) Transmission error protecting system
JP2693785B2 (en) Line switching method
JPH088556B2 (en) Time division multiplexer
JPH01320831A (en) Delay equalizing circuit
JP2856470B2 (en) Duplex configuration switching method
JPS60157350A (en) Transmission system of digital subscriber line
JPH0530336B2 (en)
JPS62265829A (en) Stuff synchronizing system
JPH0712163B2 (en) Multiplexed multiframe synchronization circuit
JPS6384331A (en) Remote loop-back system for digital multiplex converting device
JPS62178031A (en) Digital branching and inserting circuit
JPH0521454B2 (en)