JPH07106246A - Formation of polycrystalline silicon thin film - Google Patents

Formation of polycrystalline silicon thin film

Info

Publication number
JPH07106246A
JPH07106246A JP24440693A JP24440693A JPH07106246A JP H07106246 A JPH07106246 A JP H07106246A JP 24440693 A JP24440693 A JP 24440693A JP 24440693 A JP24440693 A JP 24440693A JP H07106246 A JPH07106246 A JP H07106246A
Authority
JP
Japan
Prior art keywords
layer
silicon layer
amorphous silicon
thin film
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24440693A
Other languages
Japanese (ja)
Inventor
Toshiya Matsuda
敏哉 松田
Shirou Sakujima
史朗 作島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP24440693A priority Critical patent/JPH07106246A/en
Publication of JPH07106246A publication Critical patent/JPH07106246A/en
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

PURPOSE:To obtain a polycrystalline silicon very thin film by a method wherein a first insulating layer, a first amorphous silicon layer, a second insulating layer and a second amorphous silicon layer are formed in order on an insulating substrate and an energy beam is emitted from the side of the second amorphous silicon layer. CONSTITUTION:An SiD2 film 2 which is a first insulating layer, a first amorphous silicon layer 3 which is used as a channel region, a second insulating layer 4, a second amorphous silicon layer 5 and a third insulating layer 6 are formed in order on an insulating substrate 1. Then, annealing is performed in a nitrogen atmosphere for eliminating hydrogen in the layers 3 and 5. Then, an energy beam, such as an Ar ion laser beam, is emitted from the side of the layer 5 and the layers 3 and 5 are molten, solidified and crystallized. In such a way, the second silicon layer acts as a heat storage layer and there is no need to thicken the first silicon layer for forming a channel layer and the like of a thin film transistor.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は多結晶シリコン薄膜の形
成方法に関し、特に薄膜トランジスタのチャネル領域な
どに好適に用いることができる多結晶シリコン薄膜の形
成方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a polycrystalline silicon thin film, and more particularly to a method for forming a polycrystalline silicon thin film which can be suitably used for a channel region of a thin film transistor.

【0002】[0002]

【従来の技術】薄膜トランジスタのチャネル領域として
用いる多結晶シリコン薄膜の従来の形成方法を図2に示
す。
2. Description of the Related Art A conventional method for forming a polycrystalline silicon thin film used as a channel region of a thin film transistor is shown in FIG.

【0003】まず同図(a)に示すように、ガラスなど
から成る絶縁基板21上に、第1の絶縁層22、薄膜ト
ランジスタのチャネル領域となるアモルファスシリコン
層23、第2の絶縁層24を順次形成する。このときア
モルファスシリコン層23の膜厚は200nm以上であ
り、通常は500nm程度である。
First, as shown in FIG. 1A, a first insulating layer 22, an amorphous silicon layer 23 to be a channel region of a thin film transistor, and a second insulating layer 24 are sequentially formed on an insulating substrate 21 made of glass or the like. Form. At this time, the film thickness of the amorphous silicon layer 23 is 200 nm or more, usually about 500 nm.

【0004】次に、同図(b)に示すように、絶縁層2
4側からエネルギー線を照射することにより、アモルフ
ァスシリコン層23を溶融して固化させることにより結
晶化する。エネルギー線としては、アルゴンイオンレー
ザーやエキシマレーザーなどを用いる。
Next, as shown in FIG.
The amorphous silicon layer 23 is crystallized by melting and solidifying the amorphous silicon layer 23 by irradiating it with energy rays from the 4 side. An argon ion laser, an excimer laser, or the like is used as the energy ray.

【0005】上述の方法では、シリコン層23の約50
0nmの膜厚のうち、第1の絶縁層22に接する側から
約300nmの厚さで粒径が数10μmという巨大な結
晶が形成される。残りの約200nmは粒径数100n
mの多結晶となる。アモルファスシリコン層23の底部
に、このように巨大な粒径の結晶ができる理由は、アモ
ルファスシリコン層23の膜厚が充分に厚いためであ
る。つまり、シリコン層23に蓄積される熱の絶対量が
大きく、大気中への放熱の効果が相対的に小さいので、
第1の絶縁層22に接している側のシリコンの結晶化速
度がおそくなるためである。
In the method described above, about 50 of the silicon layer 23 is used.
Among the film thickness of 0 nm, a huge crystal having a thickness of about 300 nm and a grain size of several tens of μm is formed from the side in contact with the first insulating layer 22. The remaining approximately 200 nm has a particle size of 100 n
It becomes a polycrystal of m. The reason why crystals having such a huge grain size are formed at the bottom of the amorphous silicon layer 23 is that the film thickness of the amorphous silicon layer 23 is sufficiently large. That is, since the absolute amount of heat accumulated in the silicon layer 23 is large and the effect of heat dissipation to the atmosphere is relatively small,
This is because the crystallization speed of silicon on the side in contact with the first insulating layer 22 becomes slow.

【0006】アモルファスシリコン層23を200nm
より薄くすると、シリコン層23の全体にわたって粒径
が数100nmの多結晶になる。これは大気中への放熱
量が蓄熱量に対して大きく、シリコン層23の温度が急
速に低下してしまうためである。アモルファスシリコン
層23の膜厚を200nm以上としてはじめて第1の絶
縁層22に接する側に数μm径の結晶ができるようにな
る。
Amorphous silicon layer 23 is 200 nm
When the thickness is made thinner, the entire silicon layer 23 becomes polycrystalline with a grain size of several 100 nm. This is because the amount of heat released to the atmosphere is large relative to the amount of heat stored, and the temperature of the silicon layer 23 drops rapidly. Only when the thickness of the amorphous silicon layer 23 is 200 nm or more, crystals having a diameter of several μm can be formed on the side in contact with the first insulating layer 22.

【0007】[0007]

【発明が解決しようとする課題】以上の説明から明らか
なように、巨大な粒径の結晶を安定して形成するために
は、アモルファスシリコン層23にある程度の厚みを必
要とする。従来技術では約500nmの膜厚にし、約3
00nm厚の多結晶シリコンを得ていた。しかし、必要
以上にシリコン層23が厚いことはトランジスタの形成
上好ましくなく、トランジスタのチャネル領域近傍の段
差部分で、絶縁層の絶縁性に悪影響をおよぼしたり、金
属配線の断線を引き起こしたりする。
As is apparent from the above description, the amorphous silicon layer 23 needs a certain thickness in order to stably form crystals having a huge grain size. In the conventional technology, the film thickness is set to about 500 nm, and about 3
A polycrystalline silicon film having a thickness of 00 nm was obtained. However, if the silicon layer 23 is thicker than necessary, it is not preferable in forming a transistor, and the stepped portion near the channel region of the transistor may adversely affect the insulating property of the insulating layer or cause disconnection of the metal wiring.

【0008】本発明は、このような従来技術の問題点に
鑑みてなされたものであり、結晶粒径が数10μmで膜
厚が200nm以下の多結晶シリコン薄膜の形成方法を
提供することを目的とする。
The present invention has been made in view of the above problems of the prior art, and an object thereof is to provide a method for forming a polycrystalline silicon thin film having a crystal grain size of several tens of μm and a film thickness of 200 nm or less. And

【0009】[0009]

【課題を解決するための手段】上記目的を達成するため
に、本発明では、絶縁基板上に、第1の絶縁層、第1の
アモルファスシリコン層、第2の絶縁層、第2のアモル
ファスシリコン層を順次形成して、前記第2のアモルフ
ァスシリコン層側からエネルギー線を照射し、前記第1
のアモルファスシリコン層と第2のアモルファスシリコ
ン層を溶融して結晶化する。
In order to achieve the above object, in the present invention, a first insulating layer, a first amorphous silicon layer, a second insulating layer and a second amorphous silicon are provided on an insulating substrate. Layers are sequentially formed, and an energy ray is irradiated from the second amorphous silicon layer side to form the first amorphous silicon layer.
The amorphous silicon layer and the second amorphous silicon layer are melted and crystallized.

【0010】[0010]

【作用】上記のように構成すると、第2のシリコン層を
厚くすることにより、シリコン層の膜厚をトータルで厚
くすることができる。したがって、第1のシリコン層を
デバイス形成に支障のない薄さにすることができる。ま
た、このとき第2のシリコン層の膜厚が200nm以上
であれば、単位面積当たりの蓄熱量が放熱量に対して充
分大きく、結晶化速度をおそくすることができる。した
がって、第1のシリコン層が200nm以下の膜厚であ
っても、数10μmの巨大粒径の多結晶シリコン薄膜を
形成することが可能となる。
With the above structure, the total thickness of the silicon layer can be increased by increasing the thickness of the second silicon layer. Therefore, the first silicon layer can be made thin enough not to hinder device formation. Further, at this time, if the thickness of the second silicon layer is 200 nm or more, the amount of heat storage per unit area is sufficiently larger than the amount of heat radiation, and the crystallization speed can be slowed. Therefore, even if the first silicon layer has a film thickness of 200 nm or less, it is possible to form a polycrystalline silicon thin film having a huge grain size of several tens of μm.

【0011】[0011]

【実施例】以下、本発明の実施例を添付図面に基づき詳
細に説明する。図1は、本発明に係わる多結晶シリコン
薄膜の形成方法を説明するための図であり、1はガラス
などから成る絶縁基板である。
Embodiments of the present invention will now be described in detail with reference to the accompanying drawings. FIG. 1 is a diagram for explaining a method for forming a polycrystalline silicon thin film according to the present invention, in which 1 is an insulating substrate made of glass or the like.

【0012】まず同図(a)に示すように、絶縁基板1
上に第1の絶縁層である二酸化珪素(SiO2 )膜2、
チャネル領域となる第1のアモルファスシリコン層3、
第2の絶縁層4、第2のアモルファスシリコン層5、第
3の絶縁層6を順次形成する。第1の絶縁層2は、例え
ばシランガス(SiH4 )と笑気ガス(N2 O)を用い
たプラズマCVD法により、厚さ500nm程度に形成
され、第1のアモルファスシリコン層3は、例えばシラ
ンガスを用いたプラズマCVD法などにより、厚さ10
0nm程度に形成される。第2の絶縁層3は、例えば二
酸化珪素、酸化タンタル(TaOx )、窒化珪素(Si
x y )などが用いられ、酸化タンタルで形成する場合
はスパッタリング法により、また二酸化珪素で形成する
場合はシランガスと笑気ガスを用いたプラズマCVD法
により、さらに窒化珪素で形成する場合はシランガスと
アンモニアガス(NH3 )を用いたプラズマCVD法で
50nm程度に形成される。第2のアモルファスシリコ
ン層4は、例えばシランガスを用いたプラズマCVD法
により、200nm以上に形成され、第3の絶縁層6
は、二酸化珪素などが用いられ、例えばシランガスと笑
気ガスを用いたプラズマCVD法により、5nm程度に
形成される。なお、第3の絶縁層6は、アモルファスシ
リコン層3、5を結晶化する際に、外気から不純物がア
モルファスシリコン層3、5内に混入するのを防止した
り、アモルファスシリコン層5が飛び散るのを防止する
ために設けるものであり、第1のアモルファスシリコン
層3のみをデバイスに用いる場合は、第3の絶縁層6は
必ずしも必要ではない。
First, as shown in FIG.
A silicon dioxide (SiO 2 ) film 2, which is a first insulating layer,
A first amorphous silicon layer 3 to be a channel region,
The second insulating layer 4, the second amorphous silicon layer 5, and the third insulating layer 6 are sequentially formed. The first insulating layer 2 is formed to a thickness of about 500 nm by a plasma CVD method using, for example, silane gas (SiH 4 ) and laughing gas (N 2 O), and the first amorphous silicon layer 3 is formed by, for example, silane gas. By a plasma CVD method using
It is formed to have a thickness of about 0 nm. The second insulating layer 3 includes, for example, silicon dioxide, tantalum oxide (TaO x ), silicon nitride (Si
x N y ), etc. are used. When formed with tantalum oxide, the sputtering method is used. When formed with silicon dioxide, the plasma CVD method using silane gas and laughing gas is used. When further formed with silicon nitride, silane gas is used. And is formed to a thickness of about 50 nm by the plasma CVD method using ammonia gas (NH 3 ). The second amorphous silicon layer 4 is formed to have a thickness of 200 nm or more by, for example, a plasma CVD method using silane gas, and the third insulating layer 6 is formed.
Is made of silicon dioxide or the like, and is formed to have a thickness of about 5 nm by, for example, a plasma CVD method using silane gas and laughing gas. The third insulating layer 6 prevents impurities from mixing into the amorphous silicon layers 3 and 5 from the outside air when the amorphous silicon layers 3 and 5 are crystallized, or the amorphous silicon layer 5 scatters. The third insulating layer 6 is not always necessary when only the first amorphous silicon layer 3 is used for the device.

【0013】エネルギー線を照射する前に、第1のアモ
ルファスシリコン層3および第2のアモルファスシリコ
ン層5中の水素をぬくために、窒素雰囲気中600℃で
1時間程度アニールする。
Before irradiating with energy rays, in order to remove hydrogen in the first amorphous silicon layer 3 and the second amorphous silicon layer 5, annealing is performed at 600 ° C. in a nitrogen atmosphere for about 1 hour.

【0014】次に、同図(b)に示すように、Arイオ
ンレーザーなどのエネルギー線を照射して第1のアモル
ファスシリコン層3および第2のアモルファスシリコン
層5を溶融して固化させることにより結晶化する。この
ときArイオンレーザーのパワーは、0.1〜1.0W
程度で行う。レーザのビームは2本に分割し、その間隔
が数10μmになるように調節する。中央部分から結晶
化すようにするためである。レーザービームは、図2に
示すように、分割方向に垂直に1〜10cm/secの
スピードで走査する。
Next, as shown in FIG. 1B, the first amorphous silicon layer 3 and the second amorphous silicon layer 5 are melted and solidified by irradiating an energy beam such as an Ar ion laser. Crystallize. At this time, the power of the Ar ion laser is 0.1 to 1.0 W
Do it in a degree. The laser beam is divided into two beams, and the interval is adjusted to be several tens of μm. This is for crystallizing from the central part. As shown in FIG. 2, the laser beam scans perpendicularly to the dividing direction at a speed of 1 to 10 cm / sec.

【0015】上記第2のアモルファスシリコン層5の膜
厚を200nm以上に厚くすることで、単位面積当たり
の蓄熱量を大きくすることができ、大気中や絶縁基板1
への放熱の影響を相対的に小さくすることができる。こ
れによりシリコンの凝固速度を小さくすることができ、
粒径が数10μmの多結晶シリコン薄膜を形成すること
ができる。これを用いて薄膜トランジスタを形成した場
合、粒界の影響が減り移動度が大きくなる。また粒界を
介した電流を減らすことができるので、トランジスタの
OFF電流を小さくすることができる。
By increasing the film thickness of the second amorphous silicon layer 5 to 200 nm or more, the amount of heat storage per unit area can be increased, and it is possible to increase the amount of heat stored in the atmosphere or the insulating substrate 1.
The influence of heat radiation on the heat can be relatively reduced. This can reduce the solidification rate of silicon,
It is possible to form a polycrystalline silicon thin film having a grain size of several tens of μm. When a thin film transistor is formed using this, the influence of grain boundaries is reduced and mobility is increased. Further, since the current flowing through the grain boundary can be reduced, the OFF current of the transistor can be reduced.

【0016】上記のように、第3の絶縁層6側からエネ
ルギー線を照射して第1のアモルファスシリコン層3と
第3のアモルファスシリコン層5を多結晶化した後、第
3の絶縁層6、第2のシリコン層5、第2の絶縁層4を
エッチング除去して、多結晶化した第2のシリコン層3
を例えばトランジスタのチャネル層として利用する。第
3の絶縁層6および第2の絶縁層4をエッチングする場
合は、フッ酸などのエッチング液が用いられ、多結晶化
した第2のシリコン層5をエッチングする場合は、フッ
酸と硝酸の混合液などが用いられる。
As described above, after irradiating the third insulating layer 6 with energy rays to polycrystallize the first amorphous silicon layer 3 and the third amorphous silicon layer 5, the third insulating layer 6 is formed. , The second silicon layer 5 and the second insulating layer 4 are removed by etching to polycrystallize the second silicon layer 3
Is used as a channel layer of a transistor, for example. When etching the third insulating layer 6 and the second insulating layer 4, an etching solution such as hydrofluoric acid is used. When etching the polycrystallized second silicon layer 5, hydrofluoric acid and nitric acid are used. A mixed solution or the like is used.

【0017】[0017]

【発明の効果】以上のように、本発明に係る多結晶シリ
コン薄膜の形成方法によれば、絶縁基板上に、第1の絶
縁層、第1のアモルファスシリコン層、第2の絶縁層、
第2のアモルファスシリコン層を順次形成して、前記第
2のアモルファスシリコン層側からエネルギー線を照射
し、前記第1のアモルファスシリコン層と第2のアモル
ファスシリコン層を溶融して結晶化することから、第2
のシリコン層が蓄熱層として作用し、薄膜トランジスタ
のチャネル層などを形成するための第1のシリコン層を
厚くする必要がない。これにより膜厚の薄い多結晶シリ
コン薄膜が形成できる。これを薄膜トランジスタのチャ
ネル層として用いた場合、段差部での絶縁層の絶縁性へ
の悪影響が小さくなり、金属配線の断線も減らすことが
できる。
As described above, according to the method for forming a polycrystalline silicon thin film of the present invention, the first insulating layer, the first amorphous silicon layer, the second insulating layer, and
Since the second amorphous silicon layer is sequentially formed and the second amorphous silicon layer is irradiated with energy rays, the first amorphous silicon layer and the second amorphous silicon layer are melted and crystallized. , Second
This silicon layer acts as a heat storage layer, and it is not necessary to thicken the first silicon layer for forming the channel layer of the thin film transistor. As a result, a thin polycrystalline silicon thin film can be formed. When this is used as the channel layer of a thin film transistor, the adverse effect on the insulating property of the insulating layer at the step portion is reduced, and the disconnection of the metal wiring can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係る多結晶シリコン薄膜の形成方法を
説明するための図である。
FIG. 1 is a diagram for explaining a method for forming a polycrystalline silicon thin film according to the present invention.

【図2】アルゴンイオンレーザーによるシリコンの結晶
化を説明するための図である。
FIG. 2 is a diagram for explaining crystallization of silicon by an argon ion laser.

【図3】従来の多結晶シリコン薄膜の形成方法を説明す
るための図である。
FIG. 3 is a diagram for explaining a conventional method for forming a polycrystalline silicon thin film.

【符号の説明】[Explanation of symbols]

1・・・絶縁基板、2・・・第1の絶縁層、3・・・第
1のアモルファスシリコン層、4・・・第2の絶縁層、
5・・・第2のモルファスシリコン層
1 ... Insulating substrate, 2 ... First insulating layer, 3 ... First amorphous silicon layer, 4 ... Second insulating layer,
5 ... Second morphous silicon layer

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 絶縁基板上に、第1の絶縁層、第1のア
モルファスシリコン層、第2の絶縁層、第2のアモルフ
ァスシリコン層を順次形成して、前記第2のアモルファ
スシリコン層側からエネルギー線を照射し、前記第1の
アモルファスシリコン層と第2のアモルファスシリコン
層を溶融して結晶化する多結晶シリコン薄膜の形成方
法。
1. A first insulating layer, a first amorphous silicon layer, a second insulating layer, and a second amorphous silicon layer are sequentially formed on an insulating substrate, and from the second amorphous silicon layer side. A method of forming a polycrystalline silicon thin film, which comprises irradiating an energy ray to melt and crystallize the first amorphous silicon layer and the second amorphous silicon layer.
【請求項2】 前記第2のアモルファスシリコン層の膜
厚が200nm以上であることを特徴とする請求項1に
記載の多結晶シリコン薄膜の形成方法。
2. The method for forming a polycrystalline silicon thin film according to claim 1, wherein the thickness of the second amorphous silicon layer is 200 nm or more.
JP24440693A 1993-09-30 1993-09-30 Formation of polycrystalline silicon thin film Pending JPH07106246A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24440693A JPH07106246A (en) 1993-09-30 1993-09-30 Formation of polycrystalline silicon thin film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24440693A JPH07106246A (en) 1993-09-30 1993-09-30 Formation of polycrystalline silicon thin film

Publications (1)

Publication Number Publication Date
JPH07106246A true JPH07106246A (en) 1995-04-21

Family

ID=17118196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24440693A Pending JPH07106246A (en) 1993-09-30 1993-09-30 Formation of polycrystalline silicon thin film

Country Status (1)

Country Link
JP (1) JPH07106246A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100535350B1 (en) * 1998-06-26 2006-03-16 비오이 하이디스 테크놀로지 주식회사 Method for forming poly silicon layer of poly silicon thin film transistor
KR100734844B1 (en) * 2005-07-26 2007-07-03 한국전자통신연구원 Crystallization method of amorphous silicon for forming large grain
JP2007258234A (en) * 2006-03-20 2007-10-04 Nara Institute Of Science & Technology Semiconductor element, manufacturing method thereof thin film transistor, and laser annealing device
JP2008235875A (en) * 2007-02-23 2008-10-02 Semiconductor Energy Lab Co Ltd Method for preparing semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100535350B1 (en) * 1998-06-26 2006-03-16 비오이 하이디스 테크놀로지 주식회사 Method for forming poly silicon layer of poly silicon thin film transistor
KR100734844B1 (en) * 2005-07-26 2007-07-03 한국전자통신연구원 Crystallization method of amorphous silicon for forming large grain
US7678666B2 (en) 2005-07-26 2010-03-16 Electronics And Telecommunications Research Institute Crystallization method of amorphous silicon for forming large grain with single pulse laser
JP2007258234A (en) * 2006-03-20 2007-10-04 Nara Institute Of Science & Technology Semiconductor element, manufacturing method thereof thin film transistor, and laser annealing device
JP2008235875A (en) * 2007-02-23 2008-10-02 Semiconductor Energy Lab Co Ltd Method for preparing semiconductor device

Similar Documents

Publication Publication Date Title
JP4164360B2 (en) Manufacturing method of semiconductor device
JP3204986B2 (en) Crystallization of semiconductor film region on substrate and device manufactured by this method
JP4323724B2 (en) Manufacturing method of semiconductor device
JP2001035806A (en) Manufacture of semiconductor thin film
JPS62104117A (en) Manufacture of semiconductor thin film
JP2001007024A (en) Method of forming of polycrystalline silicon film
JPH0454370B2 (en)
JP2003031496A (en) Manufacturing method of semiconductor substrate and semiconductor device
JP3149450B2 (en) Method and apparatus for manufacturing thin film transistor
JPH0343769B2 (en)
JPH07106246A (en) Formation of polycrystalline silicon thin film
JP2004063478A (en) Thin film transistor and its manufacturing method
JP3221251B2 (en) Amorphous silicon crystallization method and thin film transistor manufacturing method
JPH07326769A (en) Plane display use thin film transistor
JPH02295111A (en) Manufacture of semiconductor device having thin film crystal layer
JP2817613B2 (en) Method for forming crystalline silicon film
JP2799888B2 (en) Method for manufacturing semiconductor device
JPH0311727A (en) Manufacture of semiconductor thin film
JPH01248511A (en) Formation of polycrystal film
JPH0567782A (en) Thin film transistor and its manufacture
JP2706770B2 (en) Semiconductor substrate manufacturing method
JP2003249448A (en) Method and apparatus for manufacturing semiconductor device, manufacturing method of semiconductor film, and semiconductor device
JPH02177534A (en) Manufacture of semiconductor device
JPH03284831A (en) Forming method for semiconductor thin-film
JP2831006B2 (en) Method for manufacturing thin film transistor