JPH066724A - Image display device - Google Patents
Image display deviceInfo
- Publication number
- JPH066724A JPH066724A JP4162623A JP16262392A JPH066724A JP H066724 A JPH066724 A JP H066724A JP 4162623 A JP4162623 A JP 4162623A JP 16262392 A JP16262392 A JP 16262392A JP H066724 A JPH066724 A JP H066724A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- line memory
- horizontal scanning
- screen
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Receiver Circuits (AREA)
- Television Systems (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、CRTを用いた画像表
示装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image display device using a CRT.
【0002】[0002]
【従来の技術】ハイビジョンの映像は、一般に現在使用
されている通常のテレビより輝度が低下したものとなっ
ているが、その要因の一つは、ハイビジョンの走査線の
走査スピードが、通常のテレビより速くなっていること
に起因している。2. Description of the Related Art High-definition images have lower brightness than ordinary televisions currently in use. One of the reasons is that the scanning speed of high-definition scanning lines is different from that of ordinary televisions. It is due to being faster.
【0003】[0003]
【発明が解決しようとする課題】本発明は、2本の電子
銃を有するCRTを用いて、各々の電子銃で画面の左半
分と右半分を、水平走査期間の1H期間で同時に走査す
るようにして、一つの電子銃で画面の左端から右端迄走
査するようにしていた従来の方法と異なり、走査スピー
ドを遅くしてハイビジョン信号の受像時に、受像画面の
輝度を上げて見やすくすることを目的とする。SUMMARY OF THE INVENTION The present invention uses a CRT having two electron guns so that each electron gun simultaneously scans the left and right halves of the screen during a horizontal scanning period of 1H. Then, unlike the conventional method that scans from the left edge to the right edge of the screen with one electron gun, the scanning speed is slowed down and the brightness of the image receiving screen is raised to make it easier to see when receiving an HDTV signal. And
【0004】[0004]
【課題を解決するための手段】図1は、本発明の一実施
例を示す、画像表示装置の要部電気回路ブロック図であ
り、同図に示すように、ディジタル信号に変換され抽出
された映像信号入力に対して、水平走査期間の1/2H
間遅延させて出力する遅延回路2と、同遅延回路2から
の入力を書き込み、読み出して出力するラインメモリ3
と、前記映像信号入力を書き込み、読み出して出力する
ラインメモリ4と、前記ラインメモリ3及び4に書き込
み及び読み出し用クロック信号を供給する制御部5とか
らなり、前記ラインメモリ3で、書き込み及び読み出し
用クロック信号を所定のタイミングにすることにより、
映像信号の水平走査線の約左半分を読み出して出力し、
前記ラインメモリ4で、書き込み及び読み出し用クロッ
ク信号を所定のタイミングにすることにより、映像信号
の水平走査線の約右半分を読み出して出力し、両出力に
基づき2本の電子銃を有するCRTの各々の電子銃に映
像信号を入力して、画面の左半分と右半分を同時に走査
するものである。FIG. 1 is a block diagram of an electric circuit of an essential part of an image display device showing an embodiment of the present invention. As shown in FIG. 1, it is converted into a digital signal and extracted. 1 / 2H of horizontal scanning period for video signal input
Delay circuit 2 which delays and outputs the delay time, and line memory 3 which writes, reads and outputs the input from the delay circuit 2.
A line memory 4 for writing, reading and outputting the video signal input, and a control unit 5 for supplying a clock signal for writing and reading to the line memories 3 and 4, and writing and reading by the line memory 3. By setting the clock signal for the specified timing,
About the left half of the horizontal scanning line of the video signal is read and output,
The line memory 4 reads and outputs about the right half of the horizontal scanning line of the video signal by setting the write and read clock signals at predetermined timings, and the CRT having two electron guns based on both outputs. A video signal is input to each electron gun, and the left half and the right half of the screen are simultaneously scanned.
【0005】[0005]
【作用】本発明は上記に説明したように、映像信号の水
平走査線をラインメモリに書き込み、読み出すクロック
信号のタイミングを制御することにより、ラインメモリ
3では、映像信号の水平走査線の約左半分を読み出して
出力し、ラインメモリ4では、映像信号の水平走査線の
約右半分を読み出して出力し、同出力に基づき2本の電
子銃を有するCRTの各々の電子銃に映像信号を入力し
て、画面の左半分と右半分を水平走査期間の1H期間で
同時に走査させることにより、一つの電子銃で画面の左
端から右端迄走査するようにしていた従来の方法と異な
り、画面の走査スピードを遅くして走査することが可能
となり、ハイビジョン信号の受像時に、受像画面の輝度
を上げて見やすくすることが可能となる。As described above, according to the present invention, the horizontal scanning line of the video signal is written to the line memory and the timing of the clock signal to be read is controlled, so that in the line memory 3, about the left side of the horizontal scanning line of the video signal. Half of the horizontal scanning lines of the video signal are read out and output in the line memory 4, and the video signal is input to each electron gun of the CRT having two electron guns based on the same output. Then, unlike the conventional method in which the left half and the right half of the screen are simultaneously scanned during the 1H period of the horizontal scanning period to scan from the left end to the right end of the screen with one electron gun, the screen is scanned. It becomes possible to scan at a slower speed, and at the time of receiving an image of a high-definition signal, it becomes possible to raise the brightness of the image receiving screen to make it easier to see.
【0006】[0006]
【実施例】図1は、本発明の一実施例を示す、画像表示
装置の要部電気回路ブロック図である。1は入力端子で
あり、ディジタル信号に変換され抽出された映像信号
(Din)が入力されており、同入力は入力端子1を介
して分岐させて、遅延回路2とラインメモリ4に入力さ
れており、遅延回路2では映像信号入力に対して、水平
走査期間の1/2H間遅延させて出力し、ラインメモリ
3に入力している。ラインメモリ3及び4には、FIF
O(first-in first-out)型のものを使用し、制御部5か
ら入力される書き込み用クロック信号(Wck)と読み
出し用クロック信号(Rck)を用いて、入力された映
像信号の水平走査線を書き込み、順に読み出して出力す
るようにしている。DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a block diagram of an essential electric circuit of an image display device showing an embodiment of the present invention. Reference numeral 1 denotes an input terminal to which a video signal (Din) which is converted into a digital signal and extracted is input. The input is branched via the input terminal 1 and input to the delay circuit 2 and the line memory 4. Therefore, the delay circuit 2 delays the video signal input by 1 / 2H of the horizontal scanning period and outputs the delayed video signal, which is input to the line memory 3. The line memories 3 and 4 have a FIF.
The O (first-in first-out) type is used, and the horizontal scanning of the input video signal is performed by using the write clock signal (Wck) and the read clock signal (Rck) input from the control unit 5. The lines are written, read in order, and output.
【0007】図2は、本発明による画像データの信号処
理に関する説明図である。Dinは、入力された映像信
号の画素データであり、D1outは、映像信号として
ラインメモリ3から出力される画素データであり、D2
outは、映像信号としてラインメモリ4から出力され
る画素データである。ハイビジョン信号として、例えば
MUSE方式の信号を使用した場合、MUSE方式で
は、映像信号の水平走査線の各ラインを480点として
サンプリングするようにしており、入力された映像信号
の画素データはDinとして示すように、1〜480迄
の画素データが並んだものとなる。FIG. 2 is an explanatory diagram relating to signal processing of image data according to the present invention. Din is pixel data of the input video signal, D1out is pixel data output from the line memory 3 as a video signal, and D2
out is pixel data output from the line memory 4 as a video signal. When a MUSE system signal is used as the high-definition signal, each line of the horizontal scanning lines of the video signal is sampled at 480 points in the MUSE system, and the pixel data of the input video signal is shown as Din. As described above, the pixel data of 1 to 480 are arranged.
【0008】ラインメモリ3で、書き込み及び読み出し
用クロック信号を所定のタイミングにすることにより、
映像信号入力Dinの水平走査線の約左半分、1〜24
0迄の画素データを読み出してD1outとして出力す
るようにしており、ラインメモリ3に対する映像信号入
力は、遅延回路2で水平走査期間の1/2H間遅延させ
ているため、Dinに対しては、1/2Hだけ遅延した
信号となる。ラインメモリ4で、書き込み及び読み出し
用クロック信号を所定のタイミングにすることにより、
映像信号入力Dinの水平走査線の約右半分、241〜
480迄の画素データを読み出してD2outとして出
力するようにしているため、Dinに対しては、1/2
Hだけ遅延した信号となる。In the line memory 3, by setting the write and read clock signals at a predetermined timing,
About the left half of the horizontal scanning line of the video signal input Din, 1 to 24
The pixel data up to 0 is read out and output as D1out, and the video signal input to the line memory 3 is delayed by 1 / 2H of the horizontal scanning period by the delay circuit 2. Therefore, for Din, The signal is delayed by 1 / 2H. By setting the write and read clock signals at a predetermined timing in the line memory 4,
About the right half of the horizontal scanning line of the video signal input Din, 241-
Pixel data up to 480 is read out and output as D2out, so 1/2 for Din
The signal is delayed by H.
【0009】図3は、本発明による画面の偏向状態を示
す説明図である。3ビームを形成する2本の電子銃を持
ったCRTを使用し、電子銃1には図3のラインメモリ
3からの映像信号出力、D1outを入力し、電子銃2
には図3のラインメモリ4からの映像信号出力、D2o
utを入力し、電子銃1では画面の左半分、画素データ
1〜240迄を水平走査期間の1H期間をかけて走査す
るようにし、電子銃2では画面の右半分、画素データ2
41〜480迄を水平走査期間の1H期間をかけて、電
子銃1と同時に走査するようにしている。従って、一つ
の電子銃で画面の左から右迄走査するようにしていた従
来の方法と異なり、画面の走査スピードを遅くして走査
することが可能となり、ハイビジョン信号の受像時に、
受像画面の輝度を上げて見やすくすることができる。FIG. 3 is an explanatory view showing a screen deflection state according to the present invention. A CRT having two electron guns for forming three beams is used, and the video signal output, D1out, from the line memory 3 of FIG.
The video signal output from the line memory 4 in FIG.
ut is input, the electron gun 1 scans the left half of the screen, pixel data 1 to 240 for 1H of the horizontal scanning period, and the electron gun 2 scans the right half of the screen, pixel data 2
41H to 480 are scanned at the same time as the electron gun 1 by taking 1H period of the horizontal scanning period. Therefore, unlike the conventional method that scans from the left side to the right side of the screen with one electron gun, it becomes possible to scan at a slower screen speed, and when receiving a high-definition signal,
The brightness of the image receiving screen can be increased to make it easier to see.
【0010】[0010]
【発明の効果】以上説明したように、本発明によれば、
映像信号の水平走査線をラインメモリに書き込み、読み
出すクロック信号のタイミングを制御することにより、
ラインメモリ3では、映像信号の水平走査線の約左半分
を読み出して出力し、ラインメモリ4では、映像信号の
水平走査線の約右半分を読み出して出力し、両出力に基
づき2本の電子銃を有するCRTの各々の電子銃に映像
信号を入力して、画面の左半分と右半分を同時に走査さ
せることにより、画面の走査スピードを従来より遅くし
て走査することが可能となり、画面の輝度を上げて見や
すくすることができ、ハイビジョン信号の画像表示装置
に本発明を採用すれば、画像表示装置の性能向上に寄与
するところが大きい。As described above, according to the present invention,
By writing the horizontal scanning line of the video signal to the line memory and controlling the timing of the clock signal to be read,
The line memory 3 reads and outputs about the left half of the horizontal scanning line of the video signal, and the line memory 4 reads and outputs about the right half of the horizontal scanning line of the video signal, and outputs two electronic signals based on both outputs. By inputting a video signal to each electron gun of a CRT having a gun and scanning the left half and the right half of the screen at the same time, the scanning speed of the screen can be made slower than the conventional scanning. The brightness can be increased to make it easier to see, and if the present invention is applied to an image display device for high-definition signals, it greatly contributes to improvement in the performance of the image display device.
【図1】本発明の一実施例を示す、画像表示装置の要部
電気回路ブロック図である。FIG. 1 is a block diagram of an essential electric circuit of an image display device, showing an embodiment of the present invention.
【図2】本発明による画像データの信号処理に関する説
明図である。FIG. 2 is an explanatory diagram related to signal processing of image data according to the present invention.
【図3】本発明による画面の偏向状態を示す説明図であ
る。FIG. 3 is an explanatory diagram showing a screen deflection state according to the present invention.
1 入力端子 2 遅延回路 3 ラインメモリ 4 ラインメモリ 5 制御部 1 Input Terminal 2 Delay Circuit 3 Line Memory 4 Line Memory 5 Controller
Claims (1)
像信号入力に対して、水平走査期間の1/2H間遅延さ
せて出力する遅延回路と、同遅延回路からの入力を書き
込み、読み出して出力する第1ラインメモリと、前記映
像信号入力を書き込み、読み出して出力する第2ライン
メモリと、前記第1及び第2ラインメモリに書き込み及
び読み出し用クロック信号を供給する制御部とからな
り、前記第1ラインメモリで、書き込み及び読み出し用
クロック信号を所定のタイミングにすることにより、映
像信号の水平走査線の約左半分を読み出して出力し、前
記第2ラインメモリで、書き込み及び読み出し用クロッ
ク信号を所定のタイミングにすることにより、映像信号
の水平走査線の約右半分を読み出して出力し、両出力に
基づき2本の電子銃を有するCRTの各々の電子銃に映
像信号を入力して、画面の左半分と右半分を同時に走査
することを特徴とする画像表示装置。1. A delay circuit for delaying and outputting for 1 / 2H of a horizontal scanning period to a video signal input converted into a digital signal and outputting, and writing, reading and outputting the input from the delay circuit. The first line memory includes a second line memory that writes, reads and outputs the video signal input, and a controller that supplies write and read clock signals to the first and second line memories. The line memory reads out and outputs about the left half of the horizontal scanning line of the video signal by setting the write and read clock signals at predetermined timings, and the second line memory sets the write and read clock signals at predetermined times. The right half of the horizontal scanning line of the video signal is read out and output by the timing of, and two electron guns are output based on both outputs. An image display device characterized by inputting a video signal to each electron gun of a CRT and scanning the left half and the right half of the screen at the same time.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4162623A JPH066724A (en) | 1992-06-22 | 1992-06-22 | Image display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4162623A JPH066724A (en) | 1992-06-22 | 1992-06-22 | Image display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH066724A true JPH066724A (en) | 1994-01-14 |
Family
ID=15758131
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4162623A Pending JPH066724A (en) | 1992-06-22 | 1992-06-22 | Image display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH066724A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1997034220A1 (en) * | 1996-03-12 | 1997-09-18 | Siemens Nixdorf Informationssysteme Ag | Operation of several visual devices on one visual display system |
WO1998025200A1 (en) * | 1996-12-03 | 1998-06-11 | Spea Software Gmbh | Controlling two monitors with transmission of display data using a fifo buffer |
-
1992
- 1992-06-22 JP JP4162623A patent/JPH066724A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1997034220A1 (en) * | 1996-03-12 | 1997-09-18 | Siemens Nixdorf Informationssysteme Ag | Operation of several visual devices on one visual display system |
WO1998025200A1 (en) * | 1996-12-03 | 1998-06-11 | Spea Software Gmbh | Controlling two monitors with transmission of display data using a fifo buffer |
US6870518B1 (en) | 1996-12-03 | 2005-03-22 | Ati International Srl | Controlling two monitors with transmission of display data using a fifo buffer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8026919B2 (en) | Display controller, graphics processor, rendering processing apparatus, and rendering control method | |
US5504536A (en) | Image display apparatus | |
US5231490A (en) | Apparatus for converting aspect ratio and number of scanning lines of a video signal | |
US6008854A (en) | Reduced video signal processing circuit | |
JPH066724A (en) | Image display device | |
US5822013A (en) | Selective projection image freeze device | |
JPH05173530A (en) | Multiinput video signal display device | |
JP3613893B2 (en) | Image processing apparatus and processing method | |
JPH0564162A (en) | Picture signal processing unit | |
JP2918049B2 (en) | Storage method for picture-in-picture | |
JP2561597B2 (en) | Video signal acquisition method | |
JPH066722A (en) | Image display device | |
JP2591262B2 (en) | Video processing device | |
JPH05176229A (en) | Multi-input video signal display device | |
JPH05173525A (en) | Device for displaying two input video signal | |
JP2964503B2 (en) | Television receiver | |
JP2506897B2 (en) | Multi-window display control method | |
JPH0370288A (en) | Scan converter | |
JPS6253078A (en) | Video memory | |
JPH07123333A (en) | Cursor display method | |
JPS63141462A (en) | Scan converter | |
JPH03108887A (en) | Video signal time axis converter | |
JPH0347511B2 (en) | ||
JPH0595529A (en) | Picture display method | |
JPH0442196A (en) | Image composition processor |