JPH0654429B2 - Video display controller - Google Patents

Video display controller

Info

Publication number
JPH0654429B2
JPH0654429B2 JP62205487A JP20548787A JPH0654429B2 JP H0654429 B2 JPH0654429 B2 JP H0654429B2 JP 62205487 A JP62205487 A JP 62205487A JP 20548787 A JP20548787 A JP 20548787A JP H0654429 B2 JPH0654429 B2 JP H0654429B2
Authority
JP
Japan
Prior art keywords
display
moving image
memory
moving
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62205487A
Other languages
Japanese (ja)
Other versions
JPS63239488A (en
Inventor
一郎 香園
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of JPS63239488A publication Critical patent/JPS63239488A/en
Publication of JPH0654429B2 publication Critical patent/JPH0654429B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ラスタースキャン型陰極線ブラウン管(以
下、CRTという)を用いた表示装置に関し、特にCR
T画面上における表示位置を任意に変更しながら複数の
文字,図形を表示制御する動画表示制御装置に関する。
TECHNICAL FIELD The present invention relates to a display device using a raster scan type cathode ray cathode ray tube (hereinafter, referred to as CRT), and particularly CR
The present invention relates to a moving image display control device for controlling display of a plurality of characters and figures while arbitrarily changing the display position on the T screen.

〔従来の技術〕[Conventional technology]

CRTを表示機器に使用して表示メモリ(例えばダイナ
ミックメモリを用いたリフレッシュメモリ)に編集、記
憶している文章,図形等の情報を表示する機能はマンマ
シーンインターフェィスとして情報処理装置に不可欠な
機能の1つとなっている。
The function of using a CRT as a display device and displaying information such as sentences and figures stored in a display memory (for example, a refresh memory using a dynamic memory) is an essential function of an information processing device as a man-machine interface. It is one.

従来、表示装置には、規則的に区分けしたCRT画面上
の小区画内に文字,図形素片を対応させ、文章や図形を
これらの連なりとして表現するキャラクタディスプレイ
や、画面上に表示すべき情報を表示イメージに直接対応
した画素の集合体で表現するところのグラフィックディ
スプレイなどが主流であった。
2. Description of the Related Art Conventionally, a display device has a character display that associates characters and graphic pieces in small sections on a CRT screen that are regularly divided, and expresses sentences and graphics as a series of these, and information that should be displayed on the screen. The mainstream was the graphic display, where the image is expressed by a set of pixels that directly correspond to the display image.

しかし、最近、復旧が著しい低価格帯のパーソナルコン
ピュータやファミリーコンピュータと称するテレビゲー
ム機器ではゲーム用ソフトウェアが大半を占め、これら
の用途には前述した小区画の一定の連なりとして表示対
象を表現する表示方法は不向きであり、例えば宇宙空間
をハレー彗星が軌道に沿って少しずつ移動する様子を迫
真的に表現するなど、表示対象を画面上の任意の位置に
表示したり、任意の位置に少しずつ移動させるところの
動画表示方法が要求されており、装置の性能をも左右す
る重要な機能となっている。
Recently, however, game software has dominated most of the low-priced personal computers and video game devices called family computers, which are used for these purposes. The method is unsuitable.For example, it is possible to display the display target at an arbitrary position on the screen or move it gradually to an arbitrary position, for example, by realistically expressing how Halley's comet gradually moves along the orbit in outer space. A moving image display method is required, which is an important function that affects the performance of the device.

このような動画表示の制御は、ダイナミックに移動させ
て表示する図形(以下動画という)の種類を示すコー
ド、画面上の表示位置と色や輝度等を含む動画の属性情
報を全画面に表示すべき数だけメモリに格納しておき、
表示期間中の各水平走査毎にこの属性情報を読出してC
RTの走査位置と表示位置から表示すべき動画を検索
し、表示処理する。走査位置毎に全ての動画から垂直走
査位置に表示すべき動画を検出して、対応する表示デー
タを生成することによって、垂直方向の表示位置を制御
し、動画の表示データを輝度信号などの表示に直接対応
した映像信号に変換して出力する際の表示データの出力
タイミングによって水平方向の表示位置を制御してい
る。また、動画の表示位置を変化させる場合には、中央
処理装置(以下、CPUと略す)または外部入力機器な
どによって表示位置情報を変更することで実現してい
る。
Such control of moving image display is performed by displaying a code indicating the type of a figure (hereinafter referred to as a moving image) that is dynamically moved and displayed, the display position on the screen and the attribute information of the moving image including color and brightness on the entire screen. Store as many as you can in memory,
This attribute information is read out for each horizontal scan during the display period and C
A moving image to be displayed is searched from the RT scanning position and the display position, and display processing is performed. The vertical display position is controlled by detecting the moving image to be displayed at the vertical scanning position from all the moving images at each scanning position and generating the corresponding display data, and the moving image display data is displayed as a brightness signal. The horizontal display position is controlled by the output timing of the display data when the video signal is directly converted to and output. Further, when changing the display position of the moving image, it is realized by changing the display position information by a central processing unit (hereinafter abbreviated as CPU) or an external input device.

このように、動画の表示制御では、従来の表示制御とは
異なり、表示対象の表示位置が刻々と変化するため、そ
の過程では種類,形状の異なる複数の動画が任意の位置
に散在し、表示画面は極めて複雑な表示状態となる。例
えば、第3図のように同一水平走査線(図中、第n水平
走査線)上に表示すべき動画(図中、動画A,動画Bお
よび動画C)が集中してしまう事態が生じる。このよう
な場合には、1水平走査期間など限られた期間内に多数
の動画の表示データ処理、すなわち表示すべき動画の表
示データを表示メモリから読出して光学的な映像信号に
直接対応した画素データに変換して編集する処理を繰り
返し行なう必要があり、背景画像などの表示情報を処理
する時間が充分に確保できなくなり、正常な表示が行な
えない場合がある。このため、CPUは、1水平走査期
間内で表示処理が可能な動画の最大数を制限したり、制
限範囲を超過した場合にエラー処理することが必要たな
っている。
In this way, unlike the conventional display control, in the display control of the moving image, the display position of the display target changes every moment, so in the process, a plurality of moving images of different types and shapes are scattered at arbitrary positions and displayed. The screen has an extremely complicated display state. For example, there occurs a situation in which moving images (moving image A, moving image B, and moving image C in the drawing) to be displayed are concentrated on the same horizontal scanning line (nth horizontal scanning line in the drawing) as shown in FIG. In such a case, the display data processing of a large number of moving images within a limited period such as one horizontal scanning period, that is, the display data of the moving images to be displayed is read from the display memory and the pixels directly corresponding to the optical video signal are processed. Since it is necessary to repeat the process of converting the data into data and editing the data, it may not be possible to secure a sufficient time to process the display information such as the background image, and normal display may not be performed. Therefore, the CPU is required to limit the maximum number of moving images that can be displayed within one horizontal scanning period, or to perform error processing when the limit range is exceeded.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

このように動画表示制御では、CPUは動画情報が同一
水平走査線上に集中して表示されることに起因する不都
合を回避するために、各動画の表示位置や表示サイズか
ら常時、動画間の位置関係を把握しておき、前述したよ
うな表示位置の片寄りを検知し、制限範囲を越える場合
には、超過した動画の表示処理を禁止したり、片寄らな
いように表示位置の変更時に制限を得えるなど複雑な位
置管理をする必要があった。このため、煩雑の表示処理
が増大し、CPUにおけるソフトウェア処理の大幅な負
担となって、装置全体の性能を低下させる要因となって
いた。
As described above, in the moving image display control, the CPU constantly determines the position between the moving images from the display position and the display size of each moving image in order to avoid the inconvenience caused by the concentrated display of the moving image information on the same horizontal scanning line. If you understand the relationship and detect the deviation of the display position as described above, and if it exceeds the limit range, you can prohibit the display processing of the excess video, or limit it when changing the display position so that it does not shift. It was necessary to perform complicated location management, such as obtaining. For this reason, complicated display processing is increased, and a large load is imposed on software processing in the CPU, which is a factor of reducing the performance of the entire apparatus.

本発明の目的は、上述したような、動画情報が同一水平
走査線上に許容以上表示されることを検知し、超過した
動画の表示データ処理を禁止する機能を簡単なハードウ
ェアで実現し、CPUにおけるソフトウェア処理の負担
を大幅に軽減できる安価な動画表示制御装置を提供する
ことである。
An object of the present invention is to realize, with simple hardware, a function to detect that moving picture information is displayed on the same horizontal scanning line more than allowable and prohibit display data processing of an excessive moving picture as described above. It is an object of the present invention to provide an inexpensive moving image display control device that can significantly reduce the load of software processing in.

〔問題点を解決するための手段〕[Means for solving problems]

本発明の動画表示制御装置は、少なくとも動画の種類を
示す識別情報と表示位置情報と表示サイズ情報とを記憶
する属性メモリと、前記表示位置情報と表示サイズ情報
を基にして複数の動画の中から水平走査毎に各走査線上
で表示すべき動画を検出する動画検出回路と、検出され
た動画を計数し、許容数を越えた場合に状態信号を発生
する計数回路と、検出された動画の識別情報を基にして
表示メモリのアドレス情報を順次生成し、表示データを
読出す動画アドレス発生回路と、1走査線上に表示すべ
き表示データを走査線の画素データとして記憶する編集
メモリと、計数回路の状態信号によって動画検出回路の
動画検出動作と動画アドレス発生回路における表示デー
タの読出し動作および編集メモリへの書込み動作を抑制
する手段を有する。
A moving image display control device of the present invention includes an attribute memory that stores at least identification information indicating a type of moving image, display position information, and display size information, and a plurality of moving images based on the display position information and the display size information. From the moving image detection circuit that detects the moving image to be displayed on each scanning line for each horizontal scanning, the counting circuit that counts the detected moving images and generates a status signal when the number exceeds the allowable number, A moving image address generation circuit that sequentially generates address information of the display memory based on the identification information and reads the display data, an edit memory that stores the display data to be displayed on one scanning line as pixel data of the scanning line, and a counting A means for suppressing the moving picture detecting operation of the moving picture detecting circuit, the display data reading operation in the moving picture address generating circuit, and the writing operation to the editing memory by the circuit status signal

このように、各水平走査毎に表示すべき動画の検出回数
を計数して、許容数を超過する場合には、動画の表示デ
ータ処理を禁止して、各水平走査線上に表示する動画を
限定して表示することにより、CPUにおけるソフトウ
ェア処理の負担を大幅に軽減できる。
In this way, the number of detections of moving images to be displayed for each horizontal scanning is counted, and when the allowable number is exceeded, the display data processing of moving images is prohibited and the moving images to be displayed on each horizontal scanning line are limited. By displaying in this way, the load of software processing on the CPU can be significantly reduced.

〔実施例〕〔Example〕

次に、本発明の実施例について、図面を参照して説明す
る。
Next, embodiments of the present invention will be described with reference to the drawings.

第1図は本発明の動画表示制御装置の一実施例を示すブ
ロック図である。本実施例の動画表示制御装置は、CP
U1と、動画の形状データを記憶する表示メモリ2と、
動画毎にその識別コード,表示位置,表示サイズなど動
画表示に必要な属性情報を全画面に表示する動画の数に
応じて記憶する属性メモリ3と、属性情報を順次読出す
ためにアドレス指定する動画検索カウンタ4と、表示位
置情報から各水平走査で表示すべき動画を検出して動画
検出信号6を生成する動画検出回路5と、動画検出信号
6を入力して検出された動画をカウントする動画計数回
路7と、動画の形状データを表示メモリ2から読出すた
めに識別コードを基にして表示メモリ2のアドレス情報
を生成する動画アドレス発生回路8と、形状データを表
示信号出力に直接対応した画素データに変換,編集して
記憶する編集メモリ9と、動画の表示位置情報および走
査位置情報を基にして編集メモリ9のアドレス情報を生
成する編集メモリアドレス制御回路10と、表示メモリ
2から読出した形状データを色,輝度情報などの属性情
報に応じて画素データに変換する編集メモリ9の書込み
制御回路11と、CRT17の走査タイミング信号と走
査位置情報を生成する走査信号発生回路12と、走査系
に同期して編集メモリ9から読出した画素データを並列
一直列変換する映像データレジスタ13と、直列表示信
号14,走査タイミング信号および背景画像の表示信号
15を混合してCRT17を直接駆動する映像信号を生
成する映像信号発生回路16と、アドレスライン18
と、データ入出力ライン19と、アドレス選択回路2
0,21と、データバスバッファ22,23から構成されて
いる。
FIG. 1 is a block diagram showing an embodiment of a moving image display control device of the present invention. The moving image display control device of the present embodiment is a CP
U1, a display memory 2 for storing the shape data of the moving image,
An attribute memory 3 is stored for each moving image, such as its identification code, display position, and display size, which is necessary for displaying the moving image according to the number of moving images to be displayed on the full screen, and an address is specified for sequentially reading the attribute information. A moving picture search counter 4, a moving picture detection circuit 5 that detects a moving picture to be displayed in each horizontal scan from the display position information and generates a moving picture detection signal 6, and a moving picture detection signal 6 is input to count the detected moving pictures. The moving picture counting circuit 7, the moving picture address generating circuit 8 for generating the address information of the display memory 2 based on the identification code for reading the shape data of the moving picture from the display memory 2, and the shape data directly correspond to the display signal output. Edit memory 9 for converting and editing and storing the converted pixel data, and edit memory for generating address information of the edit memory 9 based on moving image display position information and scanning position information Dress control circuit 10, writing control circuit 11 of edit memory 9 for converting shape data read from display memory 2 into pixel data according to attribute information such as color and luminance information, scan timing signal of CRT 17, and scan position information. , A video signal register 13 for converting the pixel data read from the editing memory 9 in parallel and serially in synchronization with the scanning system, a serial display signal 14, a scanning timing signal, and a background image display signal. A video signal generating circuit 16 for generating a video signal for directly driving the CRT 17 by mixing 15 and an address line 18
Data input / output line 19 and address selection circuit 2
0, 21 and data bus buffers 22, 23.

表示メモリ2と属性メモリ3はCPU1のアドレスライ
ン18およびデータ入出力ライン19、アドレス選択回
路20,21、データバスバッファ22,23を介して
接続されており、CPU1はこれらの制御ラインを介し
て表示メモリ2または属性メモリ3にアクセスする。編
集メモリ9は、少なくとも1水平走査線の表示に必要な
画素数に相当する画素データの記憶容量を有し、動画や
背景画像の画素データを非表示期間に表示タイミングや
映像信号レベルなど直接表示に対応する画素データに変
換,編集して記憶する。
The display memory 2 and the attribute memory 3 are connected to each other via the address line 18 and the data input / output line 19, the address selection circuits 20 and 21, and the data bus buffers 22 and 23 of the CPU 1, and the CPU 1 via these control lines. The display memory 2 or the attribute memory 3 is accessed. The edit memory 9 has a storage capacity of pixel data corresponding to the number of pixels required for display of at least one horizontal scanning line, and directly displays pixel data of a moving image or a background image such as display timing or video signal level in a non-display period. Is converted into pixel data corresponding to, edited and stored.

動画表示の動作制御は、まず表示動作に先立ってCPU
1または外部入力機器などにより動画の形状データを表
示メモリ2に、属性情報を属性メモリ3にそれぞれ格納
する。表示処理サイクルが起動されると、これらの動画
の属性情報の中から各水平走査で表示すべき動画を検索
するために動画検索カウンタ4を動作させ、属性情報の
アドレス情報を生成する。アドレス選択回路21は動画
検索カウンタ4の出力を属性メモリ3のアドレス指定情
報として選択して、属性メモリ3から動画の属性情報を
順次読出す。動画検出回路5では、垂直方向の表示位置
情報,表示サイズと走査信号発生回路12の垂直走査情
報とを比較して、該走査線上に少なくともその一部を表
示すべきである動画であるか判断し、検出する。こうい
った動画検索は、属性メモリ3に格納される全ての動画
情報に対して行なわれ、また、水平走査毎に繰り返され
る。表示すべき動画が検出された場合には、動画検出回
路5は動画検出信号6を活性化し、動画検索カウンタ4
の更新を保留して属性メモリ3のアドレス指定情報を保
持する。従って、検出された動画の表示データ処理を行
なうために動画検索は一時中断される。また、動画計数
回路7は、動画検出信号6によって値を更新する。次
に、検出された動画の表示データ処理を行なう。動画ア
ドレス発生回路8は検出された動画の識別コードを取込
んで表示メモリ2のアドレス情報を生成し、アドレス選
択回路20を介して表示メモリ2をアクセスする。表示
メモリ2から読出された表示データは書込み制御回路1
1で表示タイミングや映像信号レベルなど直接表示に対
応する画素データに変換,編集され,編集メモリアドレ
ス制御回路10で動画の水平方向の表示位置情報を基に
して生成したアドレス指定位置の編集メモリ9に格納さ
れる。検出された動画の表示データ処理を終了すると再
び動画検索を開始する。上記動作を繰り返すことによ
り、1水平走査線上に表示すべき動画を順次検索し、画
素データを生成して、編集メモリ9に格納してゆく。こ
うして編集メモリ9に編集,記憶された動画の画素デー
タは、表示期間中に編集メモリアドレス制御回路10で
水平走査情報をアドレス指定情報として選択することに
よって順次読出され、映像データレジスタ13で並列−
直列変換され、直列表示信号14となる。直列信号14
は映像信号発生回路16で背景画像の表示信号15など
と混合されて映像信号となりCRT17に供給される。
動画計数回路7は、水平走査毎に動画検索動作を開始す
ると、動画検出信号6受付け可能にし、その後、動画が
検出される度に順次ディクリメントし値を更新する。例
えばオーバーフロー信号24をディクリメント動作にお
けるボローの発生状態を示す信号とすると、動画計数回
路7の値が“0”以外の値の時に動画検出信号6が活性
化されても、オーバーフロー信号24は活性化されず動
画表示処理には何も影響を与えない。しかし、動画計数
回路7の値が“0”の時に動画検出信号6が活性化され
ると、オーバーフロー信号24が活性化される。オーバ
ーフロー信号24は、動画検出回路5、動画アドレス発
生回路8、書込み制御回路11などに入力されており、
活性化状態では、動画形状データの編集処理および以降
の動画検索を禁止するように作用する。また、オーバー
フロー信号24は次の水平走査開始時にはリセットさ
れ、動画検索を再開する。
The operation control of the moving image display is performed first by the CPU prior to the display operation.
The shape data of the moving image is stored in the display memory 2 and the attribute information is stored in the attribute memory 3 by the external device 1 or the like. When the display processing cycle is activated, the moving image search counter 4 is operated to search for the moving image to be displayed in each horizontal scan from the attribute information of these moving images, and the address information of the attribute information is generated. The address selection circuit 21 selects the output of the moving picture search counter 4 as the addressing information of the attribute memory 3 and sequentially reads the moving picture attribute information from the attribute memory 3. The moving image detection circuit 5 compares the display position information and display size in the vertical direction with the vertical scanning information of the scanning signal generation circuit 12 to determine whether at least a part of the scanning line should be displayed. And detect. Such moving image search is performed for all moving image information stored in the attribute memory 3, and is repeated for each horizontal scan. When a moving image to be displayed is detected, the moving image detection circuit 5 activates the moving image detection signal 6 and the moving image search counter 4 is activated.
Is suspended and the addressing information in the attribute memory 3 is held. Therefore, the moving image search is temporarily suspended in order to process the display data of the detected moving image. Further, the moving image counting circuit 7 updates the value with the moving image detection signal 6. Next, display data processing of the detected moving image is performed. The moving image address generation circuit 8 takes in the detected moving image identification code, generates address information of the display memory 2, and accesses the display memory 2 via the address selection circuit 20. The display data read from the display memory 2 is written in the write control circuit 1
1 is converted into pixel data corresponding to direct display such as display timing or video signal level and edited, and edited by the editing memory address control circuit 10 based on horizontal display position information of moving image. Stored in. When the display data processing of the detected moving image is completed, the moving image search is started again. By repeating the above operation, a moving image to be displayed on one horizontal scanning line is sequentially searched, pixel data is generated and stored in the editing memory 9. The pixel data of the moving image edited and stored in the editing memory 9 in this way is sequentially read out by selecting horizontal scanning information as addressing information in the editing memory address control circuit 10 during the display period, and then in parallel in the video data register 13.
The signals are serially converted into the serial display signal 14. Serial signal 14
Is mixed with the display signal 15 of the background image in the video signal generation circuit 16 to be a video signal and supplied to the CRT 17.
When the moving picture search circuit 7 starts the moving picture search operation for each horizontal scanning, the moving picture counting circuit 7 enables the moving picture detection signal 6 to be subsequently decremented and updated every time a moving picture is detected. For example, if the overflow signal 24 is a signal indicating the occurrence state of a borrow in the decrement operation, even if the moving image detection signal 6 is activated when the value of the moving image counting circuit 7 is a value other than "0", the overflow signal 24 is activated. It does not affect the video display processing. However, when the moving image detection signal 6 is activated when the value of the moving image counting circuit 7 is "0", the overflow signal 24 is activated. The overflow signal 24 is input to the moving image detection circuit 5, the moving image address generation circuit 8, the write control circuit 11, and the like,
In the activated state, it acts to prohibit editing processing of moving image shape data and subsequent moving image search. Further, the overflow signal 24 is reset at the start of the next horizontal scanning to restart the moving image search.

第2図は本発明の第2の実施例のブック図である。な
お、前述の実施例と重複する部分は同一番号を記してお
り、また、編集メモリ9の書込み制御回路11,アドレ
レス制御回路10,編集メモリ9および映像データレジ
スタ13は破線内にまとめて編集メモリおよび制御回路
100としている。この実施例ではCPU1はあらかじ
めデータ入出力ライン19を介して、1水平走査線上に
表示可能な動画数をバッファレジスタ101に設定して
おき、動画計数回路7は水平走査毎にバッファレジスタ
101の値を初期値としてロードし、動画が検出される
毎にディクリメントする。許容数をこえる動画が検出さ
れた場合、オーバーフロー信号24を活性化する。オー
バーフロー信号24は、データバスバッファ102を介
してデータ入出力ライン19に接続されており、CPU
1はオーバーフロー信号24の状態を読み取って1水平
走査線上に許容数をこえる動画が位置することを認識す
ることができる。また、動画検索カウンタ6の出力もデ
ータバスバッファ103を介してデータ入出力ライン1
9に接続されており、検出された動画が許容数を超過し
た場合に属性メモリ3のアドレス指定情報を読出して、
オーバーフローした動画の種類を判別して対応する動画
の表示位置情報を変更するなど表示状態に応じて必要な
処理を施すことができる。さらに、バッファレジスタ1
01の値を書き替えることによって許容数を変更できる
ため、動画表示処理に費やす時間的な制約等を用途に応
じて制御することができる。
FIG. 2 is a book diagram of the second embodiment of the present invention. The same parts as those in the above-described embodiment are designated by the same reference numerals, and the write control circuit 11, the address control circuit 10, the edit memory 9 and the video data register 13 of the edit memory 9 are put together in a broken line. And the control circuit 100. In this embodiment, the CPU 1 previously sets the number of moving images that can be displayed on one horizontal scanning line in the buffer register 101 via the data input / output line 19, and the moving image counting circuit 7 sets the value of the buffer register 101 for each horizontal scanning. Is loaded as an initial value, and decrements each time a moving image is detected. When a moving image exceeding the allowable number is detected, the overflow signal 24 is activated. The overflow signal 24 is connected to the data input / output line 19 via the data bus buffer 102,
1 can read the state of the overflow signal 24 and recognize that a moving image exceeding the allowable number is located on one horizontal scanning line. Further, the output of the moving image search counter 6 is also transmitted via the data bus buffer 103 to the data input / output line 1.
9, the addressing information in the attribute memory 3 is read when the detected moving images exceed the allowable number,
It is possible to perform necessary processing according to the display state such as determining the type of overflowed moving image and changing the display position information of the corresponding moving image. In addition, buffer register 1
Since the allowable number can be changed by rewriting the value of 01, it is possible to control the time constraint etc. required for the moving image display processing according to the application.

さらに第4図は本発明の第3の実施例を示すブロック図
である。この実施例では表示メモリ2には動画の形状デ
ータに加えて背景画像の表示データを格納する。また、
前述の実施例と同様CPU1によって1水平走査線上に
表示可能な動画の最大数をバッファレジスタ101に設
定しておき、動画計数回路7は水平走査毎にバッファレ
ジスタ101の値を初期値としてロードし、動画が検出
される毎にディクリメントし、許容数をこえる動画が検
出された場合に、オーバーフロー信号24を活性化す
る。オーバーフロー信号24は動画検出回路5,動画ア
ドレス発生回路8,書込み制御回路11およびORゲー
ト204に入力されており、活性化状態では、以降の動
画検索および動画の表示データ処理を禁止する。また、
オーバーフロー信号24は、水平走査開始毎にリセット
される。ORゲート204の他の入力には動画検出回路
5で全ての動画について検索し終ると検出終了信号20
3を発生し、この信号が入力されているORゲートの出
力信号205は、背景画アドレス発生回路200,背景
画位置情報発生回路202,編集メモリアドレス発生回
路10,書込み制御回路11およびアドレス選択回路2
0に入力されている。ORゲートの出力信号205が活
性化するとアドレス選択回路20は背景画アドレス発生
回路200の出力が表示メモリ2に供給されるよう切替
え制御し、表示メモリ2から背景画像の表示データを読
み出す。背景画アドレス発生回路200では水平走査毎
に表示開始アドレスがプリセットされ、表示データの読
出し毎に表示アドレスの更新を行ない、表示アドレスを
更新しながら表示メモリ2を続けてアクセスし、順次背
景画像の表示データを読み出す。この表示データは、書
込み制御回路11で表示タイミングや映像信号レベルな
ど表示に直接対応した画素データに変換され、背景画位
置情報発生回路202を編集メモリアドレス制御回路10
で選択して書込みアドレス指定を行ない、編集メモリ9
に格納される。また表示アドレスが更新されることによ
り表示メモリ2から読出された表示データの走査線上で
の表示位置が移動することになり、背景画位置情報発生
回路202では、背景画像の表示データの格納に連動して
バッファレジスタ201に設定されている表示開始位置
情報を基に表示位置情報を生成し、更新する。このよう
にして、表示メモリ2のアクセスと編集メモリ9への書
込みを繰り返して一走査線分の背景画像の表示データを
編集メモリに格納する。
Further, FIG. 4 is a block diagram showing a third embodiment of the present invention. In this embodiment, the display data of the background image is stored in the display memory 2 in addition to the shape data of the moving image. Also,
Similar to the above-described embodiment, the CPU 1 sets the maximum number of moving images that can be displayed on one horizontal scanning line in the buffer register 101, and the moving image counting circuit 7 loads the value of the buffer register 101 as an initial value for each horizontal scanning. , Decrements every time a moving image is detected, and activates the overflow signal 24 when a moving image exceeding the allowable number is detected. The overflow signal 24 is input to the moving picture detection circuit 5, the moving picture address generation circuit 8, the write control circuit 11 and the OR gate 204, and in the activated state, prohibits subsequent moving picture search and moving picture display data processing. Also,
The overflow signal 24 is reset every time horizontal scanning is started. The detection end signal 20 is input to the other input of the OR gate 204 when the moving picture detection circuit 5 has finished searching for all moving pictures.
3 is generated, and the output signal 205 of the OR gate to which this signal is input is the background image address generation circuit 200, the background image position information generation circuit 202, the edit memory address generation circuit 10, the write control circuit 11, and the address selection circuit. Two
It is input to 0. When the output signal 205 of the OR gate is activated, the address selection circuit 20 performs switching control so that the output of the background image address generation circuit 200 is supplied to the display memory 2, and the display data of the background image is read from the display memory 2. In the background image address generation circuit 200, the display start address is preset every horizontal scanning, the display address is updated every time the display data is read, the display memory 2 is continuously accessed while updating the display address, and the background image is sequentially displayed. Read the display data. This display data is converted by the write control circuit 11 into pixel data directly corresponding to display such as display timing and video signal level, and the background image position information generation circuit 202 is edited by the edit memory address control circuit 10.
Select with and specify the write address, edit memory 9
Stored in. Further, since the display address is updated, the display position on the scanning line of the display data read from the display memory 2 moves, and the background image position information generation circuit 202 interlocks with the storage of the display data of the background image. Then, the display position information is generated and updated based on the display start position information set in the buffer register 201. In this way, the access to the display memory 2 and the writing to the editing memory 9 are repeated to store the display data of the background image for one scanning line in the editing memory.

ここで1水平走査期間のアクセスサイクル数と動画と背
景画像のそれぞれの表示データ処理に必要とするアクセ
スサイクル数とから動画の許容数を算出してバッファレ
ジスタ101に設定しておけば効率的にアクセスサイク
ルを割当てることができ、動画の表示データ処理が集中
して発生する場合にも背景画像の表示データ処理に悪影
響をおよぼすことなく正常に表示できる。例えば、水平
周波数が15.75KHzのCRTに表示する場合で1
アクセスサイクルを380nsecと仮定すると、1水平
走査期間のアクセスサイクル数はトータルで167回有
り(1/15.75÷380の計算で求められる)、背景画像
の水平方向の表示画素数を640画素とし、1回のアクセ
スで8画素分の表示データを読み出し、処理できるとす
ると、背景画像の表示データを処理し終るためには80
サイクルを要する。従って、動画の水平サイズが64画
素とすると表示可能な動画は、10個まで許容すること
ができる((167-80)÷(64÷8)の計算で求められる)。
従って、この場合にはバッファレジスタ101に許容数
として10を設定しておけば背景画像の表示データが欠
けることなく表示することができる。
Here, if the allowable number of moving images is calculated from the number of access cycles in one horizontal scanning period and the number of access cycles required for processing the display data of each of the moving image and the background image and set in the buffer register 101, it is efficient. Access cycles can be assigned, and even when display data processing for moving images occurs intensively, normal display can be performed without adversely affecting display data processing for background images. For example, when displaying on a CRT with a horizontal frequency of 15.75 KHz, 1
Assuming that the access cycle is 380 nsec, the total number of access cycles in one horizontal scanning period is 167 (obtained by the calculation of 1 / 15.75 ÷ 380), and the number of display pixels in the horizontal direction of the background image is 640 pixels. If it is possible to read and process the display data for 8 pixels with a single access, it takes 80 times to finish processing the display data of the background image.
It takes a cycle. Therefore, if the horizontal size of the moving image is 64 pixels, up to 10 moving images that can be displayed can be allowed (obtained by the calculation of (167-80) ÷ (64 ÷ 8)).
Therefore, in this case, if the allowable number is set to 10 in the buffer register 101, the display data of the background image can be displayed without omission.

このように本実施例では許容数をバッファレジスタ10
1に格納しておき、動画検出が許容数をこえる場合また
は、全ての動画を検出終了した場合に背景画像の表示処
理サイクルを起動し、表示メモリ2,編集メモリ3を共
用して、動画と背景画像といった異なる表示データを混
在して表示処理することができる。
As described above, in this embodiment, the allowable number is set to the buffer register 10.
If the number of moving images exceeds the allowable number, or if all the moving images have been detected, the display processing cycle of the background image is started, the display memory 2 and the editing memory 3 are shared, and Different display data such as a background image can be mixed and displayed.

〔発明の効果〕〔The invention's effect〕

以上説明したように本発明は、水平走査毎にその走査線
上で表示すべき動画を計数し、さらに計数値に応じて動
画表示処理を抑制することにより、次のような効果があ
る。
As described above, the present invention has the following effects by counting moving images to be displayed on the scanning line for each horizontal scanning and suppressing the moving image display processing according to the count value.

一定期間内に表示処理する動画の数を制御し、他の
期間を背景画像の表示処理,表示メモリや属性メモリの
書換え処理など割当てることができるため、トータルの
表示処理を最適化できる。
Since the number of moving images to be displayed and processed within a certain period can be controlled and the other period can be assigned to the background image display process, the display memory and the attribute memory rewriting process, etc., the total display process can be optimized.

許容数を超過するなど表示状態をホストシステムに
知らしめることができ、このためホストシステムは動画
の表示位置,表示サイズから複雑な処理によって動画の
片寄った表示状態を検出する必要がなく、ソフトウェア
処理の負担を軽減し、装置全体の性能を著しく向上でき
る。
It is possible to inform the host system of the display state such as exceeding the allowable number. Therefore, the host system does not need to detect the display state of the moving image by complicated processing from the display position and display size of the moving image, and the software processing It is possible to reduce the load on the device and significantly improve the performance of the entire device.

許容数を超過した状態信号に基づき、超過した走査
位置情報や動画の種類を記憶し、ホストシステムに認識
させるなどホストシステムの負担をさらに減少させる機
能を与えることも可能である。
It is also possible to provide a function of further reducing the load on the host system, such as storing the excess scanning position information and the type of moving image based on the state signal that exceeds the allowable number and causing the host system to recognize it.

動画と背景画像の表示データを同一の編集メモリに
格納するようにし、表示メモリや映像データレジスタと
いった表示に不可欠な周辺制御回路を動画表示系と背景
画像の表示系とで別々に構成する必要がなく、最小限の
ハードウェアで動画と背景画像の表示データを混在して
表示できる。
It is necessary to store the display data of the moving image and the background image in the same editing memory, and to separately configure the peripheral control circuits such as the display memory and the video data register, which are indispensable for display, in the moving image display system and the background image display system. In addition, the display data of the moving image and the background image can be mixed and displayed with the minimum hardware.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の動画表示制御装置の一実施例のブロッ
ク図、第2図は、本発明の第2の実施例のブロック図、
第3図は動画の表示状態図、第4図は、本発明の第3の
実施例のブロック図である。 1……CPU、2……表示メモリ、3……属性メモリ、
4……動画検索カウンタ、5……動画検出回路、6……
動画検出信号、7……動画計数回路、8……動画アドレ
ス発生回路、9……編集メモリ、10……編集メモリア
ドレス発生回路、11……書込み制御回路、12……走
査信号発生回路、13……映像データレジスタ、14…
…直列表示信号、15……背景画像の表示信号、16…
…映像信号発生回路、17……CRT、18……アドレ
スライン、19……データ入出力ライン、20,21…
…アドレス選択回路、22,23,102,103,…
…データバスバッファ、24……オーバーフロー信号、
100……編集メモリおよび制御回路、101,201
……バッファレジスタ、200……背景画アドレス発生
回路、202……背景画位置情報発生回路、203……検出終
了信号、204……ORゲート、205……ORゲート
出力信号。
FIG. 1 is a block diagram of an embodiment of a moving image display control device of the present invention, FIG. 2 is a block diagram of a second embodiment of the present invention,
FIG. 3 is a display state diagram of a moving image, and FIG. 4 is a block diagram of a third embodiment of the present invention. 1 ... CPU, 2 ... display memory, 3 ... attribute memory,
4 ... Video search counter, 5 ... Video detection circuit, 6 ...
Video detection signal, 7 ... Video counting circuit, 8 ... Video address generation circuit, 9 ... Editing memory, 10 ... Editing memory address generation circuit, 11 ... Writing control circuit, 12 ... Scan signal generation circuit, 13 ...... Video data register, 14 ...
... Serial display signal, 15 ... Background image display signal, 16 ...
... video signal generating circuit, 17 ... CRT, 18 ... address line, 19 ... data input / output line, 20, 21 ...
... Address selection circuit, 22, 23, 102, 103, ...
… Data bus buffer, 24… Overflow signal,
100 ... Editing memory and control circuit, 101, 201
... buffer register, 200 ... background image address generation circuit, 202 ... background image position information generation circuit, 203 ... detection end signal, 204 ... OR gate, 205 ... OR gate output signal.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】表示メモリに記憶されている動画の表示デ
ータを読出して表示機器への映像信号を発生する動画表
示制御装置において、 少なくとも動画の種類を示す識別情報と表示位置情報と
表示サイズ情報とを記憶する属性メモリと、 前記表示位置情報と表示サイズ情報を基にして複数の動
画の中から水平走査毎に各走査線上で表示すべき動画を
検出する動画検出回路と、 検出された動画を計数し、許容数を越えた場合に状態信
号を発生する計数回路と、 検出された動画の識別情報を基にして前記表示メモリの
アドレス情報を順次生成し、表示データを読出す動画ア
ドレス発生回路と、 1走査線上に表示すべき表示データを走査線の画素デー
タとして記憶する編集メモリと、 前記計数回路の状態信号によって前記動画検出回路にお
ける動画検出動作、前記動画アドレス発生回路における
表示データの読出し動作および前記編集メモリへの書込
み動作を制御する手段とを有することを特徴とする動画
表示制御装置。
1. A moving picture display control device for reading out display data of a moving picture stored in a display memory to generate a video signal to a display device, at least identification information indicating a kind of moving picture, display position information and display size information. And a moving image detection circuit that detects a moving image to be displayed on each scanning line for each horizontal scanning from a plurality of moving images based on the display position information and display size information, and the detected moving image Counting circuit that generates a status signal when the number exceeds the allowable number, and the address information of the display memory is sequentially generated based on the detected moving image identification information, and the moving image address generation that reads the display data is generated. A circuit, an edit memory that stores display data to be displayed on one scan line as pixel data of the scan line, and a motion signal in the moving image detection circuit according to a status signal of the counting circuit. Detecting operation, moving image display control device characterized by having a means for controlling the write operation to the read operation and the editing memory of the display data in the video address generating circuit.
JP62205487A 1986-11-20 1987-08-18 Video display controller Expired - Lifetime JPH0654429B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP27801186 1986-11-20
JP61-278011 1986-11-20

Publications (2)

Publication Number Publication Date
JPS63239488A JPS63239488A (en) 1988-10-05
JPH0654429B2 true JPH0654429B2 (en) 1994-07-20

Family

ID=17591393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62205487A Expired - Lifetime JPH0654429B2 (en) 1986-11-20 1987-08-18 Video display controller

Country Status (1)

Country Link
JP (1) JPH0654429B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2596933B2 (en) * 1987-05-20 1997-04-02 株式会社 ハドソン Sprite over detection control device for scanning display device

Also Published As

Publication number Publication date
JPS63239488A (en) 1988-10-05

Similar Documents

Publication Publication Date Title
US5500654A (en) VGA hardware window control system
US4808986A (en) Graphics display system with memory array access
JPS62288984A (en) Video display unit
EP0279225B1 (en) Reconfigurable counters for addressing in graphics display systems
JPH0355832B2 (en)
US6172686B1 (en) Graphic processor and method for displaying a plurality of figures in motion with three dimensional overlay
JPH075870A (en) Display control system
JPH0654429B2 (en) Video display controller
JPH09138683A (en) Image display controller
JPH07234773A (en) Display controller
JPH06149533A (en) Segment quick plotting system for reducing plotting processing for segment outside display area
US6002391A (en) Display control device and a method for controlling display
US4703230A (en) Raster operation circuit
JPH0443594B2 (en)
JP2623541B2 (en) Image processing device
JPS5835592A (en) Display picture divider
JP2821121B2 (en) Display control device
JPH077266B2 (en) Display controller
JPH021900A (en) Display controller
JPH0443595B2 (en)
JP2587415B2 (en) Data processing system with variable memory bank selection
JP3005220B2 (en) Scanning display controller
JP2535841B2 (en) Display controller
JP3264941B2 (en) Image display control method and apparatus
JPH0679215B2 (en) Video display controller