JPH06232204A - Manufacture of semiconductor apparatus - Google Patents

Manufacture of semiconductor apparatus

Info

Publication number
JPH06232204A
JPH06232204A JP50A JP1849393A JPH06232204A JP H06232204 A JPH06232204 A JP H06232204A JP 50 A JP50 A JP 50A JP 1849393 A JP1849393 A JP 1849393A JP H06232204 A JPH06232204 A JP H06232204A
Authority
JP
Japan
Prior art keywords
chip
bare
wiring board
substrate
circuit pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP50A
Other languages
Japanese (ja)
Inventor
Atsushi Watanabe
淳 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Priority to JP50A priority Critical patent/JPH06232204A/en
Publication of JPH06232204A publication Critical patent/JPH06232204A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Wire Bonding (AREA)

Abstract

PURPOSE:To ensure the operation of packaging a bumped bare IC chip It, face down, on a flexible wiring substrate without adversely affecting productivity and to prevent the short-circuit condition of adjacent circuits from occurring at the packaging step. CONSTITUTION:A circuit pattern 14 is formed by a silver paste on a PET substrate 13. A bare IC chip 15 is so constructed that a bump 19 is projected from the side of an insulating protective film 18 of a silicon substrate 17. The face-down packaging of the bare IC chip 15 on the PET substrate 13 comprises a step of applying a nonconductive adhesive 20 over the PET substrate 13, a next step of positioning the bare IC chip 15 to come in contact with the circuit pattern 1.4, and a pressure impressing step of holding the bare IC chip 15 pressed to the PET substrate 13 side by the heating and pressurizing device until the bare IC chip 15 and the PET substrate 13 are bonded by the nonconductive adhesive 20.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、バンプ付きのベアIC
チップ(所謂フリップチップ)をフレキシブル配線基板
上にフェースダウン実装するようにした半導体装置の製
造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention is a bare IC with bumps.
The present invention relates to a semiconductor device manufacturing method in which a chip (so-called flip chip) is mounted face down on a flexible wiring board.

【0002】[0002]

【従来の技術】近年、宅配便などの配送システムにおい
ては、集荷した荷物の仕分け作業をコンピュータ管理に
より自動化することが試みられており、この種の配送シ
ステムとしては、例えば特開昭61−203021号公
報に記載されたものが知られている。このような配送シ
ステムを構築する場合に使用される電子荷札は、荷物に
対し手書き式の配送用伝票とは別個に取り付けられるも
ので、荷物の配送先などの識別データを記憶して成るメ
モリと、質問器から電波により送信される質問信号に応
答して上記メモリの識別データをアンサバックするとい
う送受信機能を備えた応答回路と、電源用電池などを含
んで構成される。そして、上記のような電子荷札を取り
付けた荷物を、配送センターなどの仕分け用ラインのベ
ルトコンベアで搬送する際に、ラインの各所に設置した
質問器と電子荷札との間で質問信号及び識別データの授
受を行う構成とすれば、質問器側において荷物の配送先
を非接触で識別できるようになると共に、荷物の自動仕
分けが可能になる。
2. Description of the Related Art In recent years, in a delivery system such as a courier service, it has been attempted to automate the sorting work of the collected parcels by computer management. As a delivery system of this type, for example, Japanese Patent Laid-Open No. 61-203021. The one described in Japanese Patent Publication is known. The electronic tag used when constructing such a delivery system is attached to a package separately from a handwritten delivery slip, and has a memory that stores identification data such as the delivery destination of the package. , A response circuit having a transmission / reception function of answering back the identification data of the memory in response to an inquiry signal transmitted from the interrogator by radio waves, a power supply battery, and the like. Then, when carrying the luggage attached with the electronic tag as described above on the belt conveyor of the sorting line such as a distribution center, the question signal and the identification data are provided between the interrogators and the electronic tag installed in various places of the line. With the configuration in which the delivery is performed, it becomes possible for the interrogator side to identify the delivery destination of the package in a contactless manner and to automatically sort the package.

【0003】このような電子荷札は、一般的には、プリ
ント配線基板上にIC、抵抗、コンデンサのような回路
素子及び電池などの部品を実装して構成されるものであ
るが、上記のような各回路素子をワンチップIC化する
と共に、このICのベアチップにバンプを設けて成る所
謂フリップチップをプリント配線基板に対しフェースダ
ウン実装する構成を採用することにより、全体の薄形
化、小形化及び低コスト化を図ることができる。
Such an electronic tag generally comprises a printed wiring board on which circuit elements such as ICs, resistors and capacitors, and parts such as batteries are mounted. In addition to making each circuit element into a one-chip IC, a so-called flip chip in which a bump is provided on a bare chip of this IC is mounted face-down on a printed wiring board to reduce the overall thickness and size. And cost reduction can be achieved.

【0004】また、電子荷札は、その取扱い上におい
て、ある程度の変形が可能であることが好ましいため、
電子荷札に用いられる配線基板としては、リジットタイ
プのものではなくフレキシブルタイプのものを用いるこ
とが望ましい。このような要求を満たすために、例えば
PET(ポリエチレンテレフタテート)基板上に銀ペー
ストにより回路パターンを形成し、その回路パターンに
対してベアICチップをフェースダウン実装することが
考えられている。ところが、このような実装方法を採用
する場合には、PET基板が耐熱性に劣り、しかも銀ペ
ーストが半田付けに不向きであることから、半田付けに
よる実装が不可能であり、これに変わる実装手段を用い
る必要がある。
Further, since it is preferable that the electronic tag can be deformed to some extent in handling,
As the wiring board used for the electronic tag, it is desirable to use a flexible type instead of a rigid type. In order to meet such requirements, it is considered that a circuit pattern is formed on a PET (polyethylene terephthalate) substrate with silver paste and a bare IC chip is mounted face down on the circuit pattern. However, when such a mounting method is adopted, the PET substrate is inferior in heat resistance and the silver paste is unsuitable for soldering, so that mounting by soldering is impossible, and a mounting means which is an alternative to this method. Need to be used.

【0005】ベアICチップを半田を用いずにフェース
ダウン実装する構造としては、従来より、特開平2−8
4747号公報或いは特開昭51−101469号公報
に記載されたものが知られている。即ち、特開平2−8
4747号公報に記載されたものは、基板(但しフレキ
シブル基板ではない)側に設けられた導体パターンとベ
アICチップ側に形成されたアルミパッドとの間を、導
電性樹脂(導電粒子を含有した接着剤)により連結して
電気的に接続する構成となっている。
As a structure for mounting a bare IC chip facedown without using solder, there is a conventional structure disclosed in Japanese Patent Laid-Open No. 2-8.
Those described in Japanese Patent No. 4747 or Japanese Patent Application Laid-Open No. 51-101469 are known. That is, JP-A 2-8
The one disclosed in Japanese Patent No. 4747 discloses a conductive resin (containing conductive particles) between a conductor pattern provided on the substrate (not a flexible substrate) side and an aluminum pad formed on the bare IC chip side. It is configured to be connected and electrically connected by an adhesive.

【0006】また、特開昭51−101469号公報に
記載されたものは、図4に摸式的に示すように、シリコ
ン基板1における絶縁保護膜2の拡散面側からバンプ3
を突出させて成るベアICチップ4を設け、このベアI
Cチップ4を、配線基板5に対して厚み方向に導電性を
有し且つ面方向に絶縁性を有する異方導電性樹脂6(樹
脂中に金属粒子6a(図では理解を容易にするために誇
張した状態で示す)を所定の状態で分散させたもの)に
より接着し、その接着状態でベアICチップ4側のバン
プ3と配線基板5側の回路パターン5aとの間を上記異
方導電性樹脂6によって電気的に接続するようにしてい
る。尚、上記接着時には、ベアICチップ4を配線基板
5側に押し付けた状態に保持し、この状態で異方導電樹
脂6を例えば熱処理により硬化させるようにしている。
Further, as disclosed in Japanese Patent Laid-Open No. 51-101469, as shown schematically in FIG. 4, the bump 3 is formed from the diffusion surface side of the insulating protective film 2 on the silicon substrate 1.
A bare IC chip 4 formed by projecting
An anisotropic conductive resin 6 (having metal particles 6a in the resin (for easy understanding in the drawing, which has conductivity in a thickness direction and an insulating property in a surface direction with respect to the wiring substrate 5 (Shown in an exaggerated state) dispersed in a predetermined state), and the anisotropic conductive property between the bumps 3 on the bare IC chip 4 side and the circuit pattern 5a on the wiring substrate 5 side in the bonded state. The resin 6 is electrically connected. At the time of the adhesion, the bare IC chip 4 is held in a state of being pressed against the wiring substrate 5 side, and in this state, the anisotropic conductive resin 6 is cured by, for example, heat treatment.

【0007】[0007]

【発明が解決しようとする課題】特開平2−84747
号公報に記載されたものでは、ベアICチップの実装時
において、基板側の導体パターンとベアICチップ側の
アルミパッドとの間を連結する導電性樹脂の量が通常時
より多くなった場合、或いは導電性樹脂の粘度が通常時
より小さくなった場合には、当該導電性樹脂が隣接する
導電性樹脂と接触する虞が大きくなり、このような接触
状態となった場合には、隣接する導体パターン間(或い
はアルミパッド間)がショートするという問題点が惹起
される。また、この逆に導電性樹脂の量が通常時より少
なくなった場合には、接続不良を起こす虞が大きくな
る。従って、特開平2−84747号公報に記載された
ものでは、ベアICチップの実装時における導電性樹脂
の量及び粘度の管理が難しくなるという事情があり、そ
の生産性に劣るという問題点があった。
[Patent Document 1] Japanese Patent Application Laid-Open No. 2-84747
When the amount of the conductive resin connecting the conductor pattern on the substrate side and the aluminum pad on the bare IC chip side at the time of mounting the bare IC chip is larger than that in the normal state, Alternatively, when the viscosity of the conductive resin becomes smaller than usual, the conductive resin is more likely to come into contact with the adjacent conductive resin. This causes a problem of short circuit between patterns (or between aluminum pads). On the contrary, when the amount of the conductive resin is smaller than that in the normal state, there is a high possibility that connection failure may occur. Therefore, the method disclosed in Japanese Patent Application Laid-Open No. 2-84747 has a problem that it is difficult to control the amount and viscosity of the conductive resin when the bare IC chip is mounted, and the productivity thereof is poor. It was

【0008】特開昭51−101469号公報に記載さ
れたものは、配線基板5がリジット基板により形成され
ているため、図4に示すように、ベアICチップ4のバ
ンプ3と回路パターン5aとに挟まれた部位でのみ異方
導電性樹脂6の金属粒子6a部分が厚み方向に圧縮され
て、それらバンプ3及び回路パターン5a間の接続が行
われると共に、他の部位では金属粒子6a部分が厚み方
向及び面方向の何れにも圧縮されることがなくて、その
絶縁性が保たれるから、実用上において支障が生ずるこ
とはない。しかし、この公報に記載されたものを電子荷
札に適合するようにするため、配線基板5をフレキシブ
ル基板により形成した場合には、以下に述べるような問
題点が惹起される。
In the device disclosed in Japanese Patent Laid-Open No. 51-101469, since the wiring board 5 is formed of a rigid board, the bumps 3 of the bare IC chip 4 and the circuit pattern 5a are formed as shown in FIG. The metal particles 6a portion of the anisotropic conductive resin 6 is compressed in the thickness direction only at the portion sandwiched between the bumps 3 and the circuit pattern 5a, and at other portions, the metal particle 6a portion is Since it is not compressed in both the thickness direction and the surface direction, and its insulating property is maintained, there is no problem in practical use. However, when the wiring board 5 is formed of a flexible board in order to make the one described in this publication suitable for an electronic tag, the following problems will occur.

【0009】即ち、図5に示すように、フレキシブル基
板より成る配線基板7が用いられていた場合には、ベア
ICチップ4の接着時に加えられる圧力及び熱の条件如
何によっては、配線基板7に変形が生じ、バンプ3が配
線基板7に食い込んだ状態を呈する。このような状態で
は、ベアICチップ4の拡散面(絶縁保護膜2が設けら
れた面)全体で異方導電性樹脂6を押圧した状態となる
ため、バンプ3及び回路パターン7a間が厚み方向に接
続されると同時に、金属粒子6aが面方向に導通した状
態となって、隣接する回路パターン7a間がショートし
てしまう虞が出てくる。
That is, as shown in FIG. 5, when the wiring substrate 7 made of a flexible substrate is used, the wiring substrate 7 may be formed depending on the conditions of pressure and heat applied when the bare IC chip 4 is bonded. The bumps 3 are deformed, and the bumps 3 bite into the wiring board 7. In such a state, the anisotropic conductive resin 6 is pressed on the entire diffusion surface of the bare IC chip 4 (the surface on which the insulating protection film 2 is provided), so that there is a space between the bumps 3 and the circuit pattern 7a in the thickness direction. At the same time, the metal particles 6a are brought into a state of electrical continuity in the surface direction at the same time, which may cause a short circuit between the adjacent circuit patterns 7a.

【0010】本発明は上記事情に鑑みてなされたもので
あり、その目的は、バンプ付きのベアICチップをフレ
キシブル配線基板上にフェースダウン実装する場合に、
その実装作業を生産性の低下を伴うことなく確実に行い
得ると共に、上記実装作業段階で隣接する回路がショー
トしてしまう虞がなくなるなどの効果を奏する半導体装
置の製造方法を提供することにある。
The present invention has been made in view of the above circumstances, and an object thereof is to mount a bare IC chip with bumps face down on a flexible wiring board.
It is an object of the present invention to provide a method of manufacturing a semiconductor device, which can achieve the mounting work reliably without lowering the productivity and eliminates the possibility that an adjacent circuit is short-circuited in the mounting work stage. .

【0011】[0011]

【課題を解決するための手段】本発明は上記目的を達成
するために、バンプ付きのベアICチップをフレキシブ
ル配線基板上にフェースダウン実装するようにした半導
体装置の製造方法において、前記フレキシブル配線基板
上に導電性ペーストによる回路パターンを形成するパタ
ーン形成工程、前記フレキシブル配線基板上における前
記ベアICチップの実装位置若しくは当該ベアICチッ
プのバンプ形成面に非導電性接着剤を塗布する塗布工
程、前記ベアICチップをそのバンプが前記回路パター
ンの所定位置と当接するように位置させると共に、この
状態で当該ベアICチップ及び前記フレキシブル配線基
板間が前記非導電性接着剤により接着されるまでの期間
はベアICチップを配線基板側に押し付けた状態に保持
する圧力印加工程を実行する構成としたものである。
In order to achieve the above object, the present invention provides a method of manufacturing a semiconductor device in which a bare IC chip with bumps is mounted face down on a flexible wiring board, wherein the flexible wiring board is provided. A pattern forming step of forming a circuit pattern with a conductive paste thereon, a coating step of applying a non-conductive adhesive to a mounting position of the bare IC chip on the flexible wiring board or a bump forming surface of the bare IC chip, The bare IC chip is positioned such that its bumps come into contact with predetermined positions of the circuit pattern, and in this state, the period until the bare IC chip and the flexible wiring board are bonded by the non-conductive adhesive is The pressure application process that keeps the bare IC chip pressed against the wiring board Is obtained by a configuration in which the line.

【0012】[0012]

【作用】上記のような各工程を経て製造された半導体装
置においては、ベアICチップ側のバンプが、フレキシ
ブル配線基板側の導電性ペーストより成る回路パターン
に圧接した状態となって両者の接続が確実に行われる。
この場合、ベアICチップ及びフレキシブル配線基板間
を接着する接着剤は非導電性のものであるから、その接
着剤の量及び粘度を厳密に管理する必要がなくなって生
産性が向上すると共に、その接着剤を介して隣接する回
路がショート状態になる虞がなくなる。
In the semiconductor device manufactured through the above-mentioned steps, the bumps on the bare IC chip side are pressed into contact with the circuit pattern made of the conductive paste on the flexible wiring board side to connect them. Definitely done.
In this case, since the adhesive that bonds the bare IC chip and the flexible wiring board is non-conductive, it is not necessary to strictly control the amount and viscosity of the adhesive, which improves productivity and There is no risk of adjacent circuits being short-circuited via the adhesive.

【0013】[0013]

【実施例】以下、本発明を宅配便の配送システムに利用
される電子荷札に適用した一実施例について図1〜図3
を参照しながら説明する。図3において、電子荷札とし
ての宅配伝票11は、複写式の手書き記入欄A群を備え
た複数枚の伝票片11a〜11dより成るもので、宅配
荷物に貼り付けられる例えば最下面の伝票片11dに
は、RF回路ユニット12(本発明でいう半導体装置に
相当)が一体的に固定されている。上記手書き記入欄A
は、宅配荷物の依頼主によって荷物の配送先や発送元に
関する情報が記入されると共に、宅配取次店にて配送先
を示す仕分けコードや宅配料金などが記入される部分で
ある。また、RF回路ユニット12は、荷物の配送先な
どの識別データを記憶する機能及び電波による送受信機
能を備えたもので、このRF回路ユニット12へのデー
タ入力は、専用の発行器を用いた電波による非接触通信
により行われる。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT An embodiment in which the present invention is applied to an electronic tag used in a delivery system for a home delivery service will be described with reference to FIGS.
Will be described with reference to. In FIG. 3, a delivery slip 11 as an electronic luggage tag is composed of a plurality of slip pieces 11a to 11d provided with a copy-type handwritten entry field A group, and is attached to a parcel delivery bag, for example, the bottommost slip piece 11d. An RF circuit unit 12 (corresponding to the semiconductor device in the present invention) is integrally fixed to the. Handwriting entry field A above
Is a part in which the client of the parcel delivery service fills in the information regarding the delivery destination and the shipping origin of the parcel, and also the sorting code indicating the delivery destination and the delivery charge at the delivery agent. Further, the RF circuit unit 12 has a function of storing identification data such as a delivery destination of a package and a transmission / reception function by radio waves. Data input to the RF circuit unit 12 is performed by a radio wave using a dedicated issuer. By non-contact communication.

【0014】RF回路ユニット12は、図2に具体的に
示すように、フレキシブル配線基板としてのPET基板
13上に、回路パターン14を形成すると共に、この回
路パターン14と対応させてベアICチップ15及び例
えばペーパー型の電池16を実装して構成されている。
As shown concretely in FIG. 2, the RF circuit unit 12 has a circuit pattern 14 formed on a PET substrate 13 as a flexible wiring substrate, and a bare IC chip 15 corresponding to the circuit pattern 14. Further, for example, a paper type battery 16 is mounted and configured.

【0015】この場合、回路パターン14は、PET基
板13上に、導電性ペースト例えば銀ペーストをスクリ
ーン印刷するパターン形成工程を行うことにより形成さ
れるもので、送受信用のアンテナを構成するパターン1
4a、14bの他に、これらのアンテナ用パターン14
a、14bに接続された配線用パターン14c、14d
と、これらとは独立した配線パターン14eとが設けら
れる。そして、配線用パターン14e、14dには、電
池16の各端子(+)、(−)が接続される。尚、電池
16は、PET基板13上に、例えば銀ペースト或いは
異方導電性膜を利用して実装されるものである。また、
ベアICチップ15は、配線用パターン14c〜14e
に跨がるように実装されるものであり、以下において
は、このベアICチップ15の構成、並びにその実装方
法について図1を参照しながら説明する。
In this case, the circuit pattern 14 is formed by performing a pattern forming step of screen-printing a conductive paste, for example, a silver paste on the PET substrate 13, and the pattern 1 constituting the transmitting / receiving antenna is formed.
4a and 14b, as well as these antenna patterns 14
wiring patterns 14c and 14d connected to a and 14b
And a wiring pattern 14e independent of them. The terminals (+) and (-) of the battery 16 are connected to the wiring patterns 14e and 14d. The battery 16 is mounted on the PET substrate 13 using, for example, a silver paste or an anisotropic conductive film. Also,
The bare IC chip 15 has wiring patterns 14c to 14e.
The bare IC chip 15 and its mounting method will be described below with reference to FIG.

【0016】即ち、図1はRF回路ユニット12の断面
構造を摸式的に示すもので、この図1において、ベアI
Cチップ15は、メモリ、RF回路などを作り込んで成
るシリコン基板17の表面に絶縁保護膜18を拡散形成
すると共に、バンプ19(2個のみ図示)を絶縁保護膜
18から突出させた構成となっており、それらのバンプ
19を利用してPET基板13にフェースダウン実装さ
れるものである。
That is, FIG. 1 schematically shows a cross-sectional structure of the RF circuit unit 12, and in this FIG.
The C chip 15 has a structure in which an insulating protective film 18 is diffused and formed on the surface of a silicon substrate 17 in which a memory, an RF circuit and the like are formed, and bumps 19 (only two are shown) are projected from the insulating protective film 18. The bumps 19 are used for face-down mounting on the PET substrate 13.

【0017】このフェースダウン実装時には、まず、P
ET基板13上に、例えば熱硬化性接着剤より成る非導
電性接着剤20を塗布する塗布工程を行う。次いで、ベ
アICチップ15を、そのバンプ19が前記回路パター
ン14の配線用パターン14c〜14e(図1では14
c、14dのみ図示)と当接するように位置させると共
に、この状態で当該ベアICチップ15及びPET基板
13間が非導電性接着剤20により接着されるまでの期
間は、加熱加圧装置によってベアICチップ15をPE
T基板13側に押し付けた状態に保持する圧力印加工程
を行う。この場合、上記圧力印加工程での加熱及び加圧
は、例えば170℃−20Kgf/cm−20秒の
条件で行う。また、必要に応じて、上記ベアICチップ
15の保護のために、当該ベアICチップ15を熱収縮
率がPT基板13と近い樹脂によってモールドする構成
としても良いものである。
In this face-down mounting, first, P
A coating step of coating the non-conductive adhesive 20 made of, for example, a thermosetting adhesive on the ET substrate 13 is performed. Next, in the bare IC chip 15, the bumps 19 thereof have wiring patterns 14c to 14e (14 in FIG. 1) of the circuit pattern 14.
(only c and 14d are shown in the figure), and the bare IC chip 15 and the PET substrate 13 are bonded by the non-conductive adhesive 20 in this state until the bare IC chip 15 and the PET substrate 13 are bonded by the heating / pressurizing device. IC chip 15 is PE
A pressure applying step of holding the state of pressing the T substrate 13 side is performed. In this case, the heating and pressurizing in the pressure applying step are performed, for example, under the condition of 170 ° C.-20 Kgf / cm 2 -20 seconds. Further, if necessary, in order to protect the bare IC chip 15, the bare IC chip 15 may be molded with a resin having a heat shrinkage ratio close to that of the PT substrate 13.

【0018】尚、ベアICチップ15は、図示しない質
問器から電波により送信される質問信号をアンテナ用パ
ターン14a、14bを介して受信したときに、メモリ
に記憶した識別データを上記アンテナ用パターン14
a、14bを介した電波信号としてアンサバックするよ
うに構成される。この場合、上記メモリに記憶される識
別データは、固定データと可変データとから成り、固定
データとしては、宅配伝票11の伝票番号(荷物の識別
コードを示す信号)などが伝票起票時に入力され、ま
た、可変データとしては、荷物の配送先を示す仕分けコ
ードや配送先の電話番号などが宅配取次店での取次の際
に入力される。
The bare IC chip 15 receives the identification data stored in the memory when the interrogation signal transmitted from the interrogator (not shown) by radio waves is received through the antenna patterns 14a and 14b.
It is configured to answer back as a radio signal via a and 14b. In this case, the identification data stored in the memory is composed of fixed data and variable data. As the fixed data, the slip number (a signal indicating the identification code of the parcel) of the delivery slip 11 is input when the slip is issued. Also, as the variable data, a sorting code indicating the delivery destination of the parcel, a telephone number of the delivery destination, and the like are input at the time of the agency at the home delivery agency.

【0019】しかして、以上のような工程を経て製造さ
れるRF回路ユニット12は、圧力印加工程での圧力及
び熱の影響によって、図1に示すように、ベアICチッ
プ15のバンプ19が、PET基板13上の銀ペースト
より成る回路パターン14に食い込んで圧接した状態と
なるから、当該ベアICチップ15とPET基板13と
の間の電気的な接続が確実に行われるようになり、結果
的に接続不良が発生し難くなるものである。この場合、
上記のような接続不良の少ない構成を、銀ペーストのス
クリーン印刷により回路パターン14を形成して成る比
較的コスト安のPET基板13を利用することにより実
現できるから、電子荷札のコスト低減も同時に図り得る
ようになる。
In the RF circuit unit 12 manufactured through the above steps, however, the bumps 19 of the bare IC chip 15 are affected by pressure and heat in the pressure applying step, as shown in FIG. Since the circuit pattern 14 made of the silver paste on the PET substrate 13 bites into and is pressed into contact with the circuit pattern 14, the electrical connection between the bare IC chip 15 and the PET substrate 13 is surely performed, and as a result, It is less likely that a poor connection will occur. in this case,
The above-described configuration with less defective connections can be realized by using the relatively inexpensive PET substrate 13 formed by forming the circuit pattern 14 by screen printing of silver paste, so that the cost of the electronic tag can be reduced at the same time. I will get it.

【0020】また、ベアICチップ15のPET基板1
3に対する接着は、非導電性接着剤20により行われる
構成であるから、その非導電性接着剤20の量及び粘度
を従来のように厳密に管理する必要がなくなって生産性
が向上するようになり、また、接着剤として異方導電性
樹脂を用いた従来構成のように、隣接する配線用パター
ン14c〜14e間(各バンプ19間)がショート状態
になる虞がなくなるものである。従って、前述のように
接続不良が発生しにくいことと相俟って歩留まりが向上
するようになり、この面からもコスト低減を図り得るよ
うになる。
The PET substrate 1 of the bare IC chip 15 is also provided.
Since the adhesion to 3 is performed by the non-conductive adhesive 20, it is not necessary to strictly control the amount and the viscosity of the non-conductive adhesive 20 as in the conventional case, and the productivity is improved. In addition, unlike the conventional configuration using the anisotropic conductive resin as the adhesive, there is no possibility that the adjacent wiring patterns 14c to 14e (between the bumps 19) are short-circuited. Therefore, as described above, the yield is improved in combination with the fact that the poor connection is unlikely to occur, and the cost can be reduced also from this aspect.

【0021】尚、上記実施例では、非導電性接着剤20
の塗布工程において、その非導電性接着剤20をPET
基板13側に塗布する構成としたが、ベアICチップ1
5側に塗布する構成としても良いものである。また、上
記実施例では、非導電性接着剤として熱硬化性のものを
用いる構成としたが熱可塑性または光硬化性のものを利
用する構成としても良い。さらに、上記実施例における
電池16としては、マンガン電池やリチウム電池を利用
することができ、また、その形状はペーパー型に限らず
コイン型としても良く、ペーパー型のマンガン電池をP
ET基板13上に直接作り込む構成とすることもでき
る。
In the above embodiment, the non-conductive adhesive 20 is used.
In the coating process of, the non-conductive adhesive 20 is coated with PET.
The bare IC chip 1 is formed by coating on the substrate 13 side.
It is also possible to adopt a configuration in which it is applied to the 5 side. Further, in the above-described embodiment, the thermosetting adhesive is used as the non-conductive adhesive, but a thermoplastic or photocurable adhesive may be used. Further, a manganese battery or a lithium battery can be used as the battery 16 in the above-described embodiment, and the shape thereof is not limited to a paper type and may be a coin type.
It is also possible to adopt a configuration in which it is directly formed on the ET substrate 13.

【0022】[0022]

【発明の効果】本発明による半導体装置の製造方法によ
れば、以上の説明によって明らかなように、ベアICチ
ップが実装されるフレキシブル配線基板上に導電性ペー
ストによる回路パターンを形成すると共に、このフレキ
シブル配線基板上における前記ベアICチップの実装位
置若しくは当該ベアICチップのバンプ形成面に非導電
性接着剤を塗布する工程を行う構成とした上で、ベアI
Cチップをそのバンプが前記回路パターンの所定位置と
当接するように位置させると共に、この状態で当該ベア
ICチップ及び前記フレキシブル配線基板間が前記非導
電性接着剤により接着されるまでの期間はベアICチッ
プを配線基板側に押し付けた状態に保持する圧力印加工
程を実行する構成としたので、ベアICチップをフレキ
シブル配線基板上にフェースダウン実装する作業を、生
産性の低下を伴うことなく確実に行い得ると共に、その
実装作業段階で隣接する回路がショートしてしまう虞が
なくなるものであり、総じて歩留まりの向上を実現でき
るという優れた効果を奏することができる。
As is apparent from the above description, according to the method of manufacturing a semiconductor device of the present invention, a circuit pattern of a conductive paste is formed on a flexible wiring board on which a bare IC chip is mounted, and The bare IC chip is mounted on the flexible wiring board, or the bump forming surface of the bare IC chip is coated with a non-conductive adhesive.
The C chip is positioned such that its bumps come into contact with the predetermined position of the circuit pattern, and in this state, the bare IC chip and the flexible wiring board are bare until the non-conductive adhesive bond them. Since the pressure applying step of holding the IC chip pressed to the wiring board side is executed, the work of mounting the bare IC chip face down on the flexible wiring board is surely performed without lowering productivity. In addition to being possible, there is no possibility that adjacent circuits will be short-circuited during the mounting operation stage, and it is possible to achieve an excellent effect that the yield can be improved as a whole.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例を摸式的に示す要部の縦断面
FIG. 1 is a vertical cross-sectional view of a main part schematically showing an embodiment of the present invention.

【図2】RF回路ユニットの平面図FIG. 2 is a plan view of an RF circuit unit.

【図3】宅配伝票の正面図[Figure 3] Front view of the delivery slip

【図4】従来構成を摸式的に示す示す縦断面図FIG. 4 is a vertical sectional view schematically showing a conventional configuration.

【図5】同従来構成の問題点を説明するための図4相当
FIG. 5 is a view corresponding to FIG. 4 for explaining the problems of the conventional configuration.

【符号の説明】[Explanation of symbols]

図面中、11は宅配伝票、12はRF回路ユニット(半
導体装置)、13はPET基板(フレキシブル配線基
板)、14は回路パターン、14a、14bはアンテナ
用パターン、14c〜14eは配線用パターン、15は
ベアICチップ、16は電池、19はバンプ、20は非
導電性接着剤を示す。
In the drawings, 11 is a home delivery slip, 12 is an RF circuit unit (semiconductor device), 13 is a PET substrate (flexible wiring board), 14 is a circuit pattern, 14a and 14b are antenna patterns, 14c to 14e are wiring patterns, and 15 Is a bare IC chip, 16 is a battery, 19 is a bump, and 20 is a non-conductive adhesive.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 バンプ付きのベアICチップをフレキシ
ブル配線基板上にフェースダウン実装して半導体装置を
製造する方法において、 前記フレキシブル配線基板上に導電性ペーストによる回
路パターンを形成するパターン形成工程と、 前記フレキシブル配線基板上における前記ベアICチッ
プの実装位置若しくは当該ベアICチップのバンプ形成
面に非導電性接着剤を塗布する塗布工程と、 前記ベアICチップをそのバンプが前記回路パターンの
所定位置と当接するように位置させると共に、この状態
で当該ベアICチップ及び前記フレキシブル配線基板間
が前記非導電性接着剤により接着されるまでの期間はベ
アICチップを配線基板側に押し付けた状態に保持する
圧力印加工程とを実行することを特徴とする半導体装置
の製造方法。
1. A method of manufacturing a semiconductor device by mounting a bare IC chip with bumps face down on a flexible wiring board, comprising: a pattern forming step of forming a circuit pattern of a conductive paste on the flexible wiring board; A coating step of applying a non-conductive adhesive to a mounting position of the bare IC chip on the flexible wiring board or a bump forming surface of the bare IC chip; and the bare IC chip having bumps at predetermined positions of the circuit pattern. The bare IC chip and the flexible wiring board are held in contact with each other, and the bare IC chip is kept pressed against the wiring board until the bare IC chip and the flexible wiring board are bonded by the non-conductive adhesive in this state. A method of manufacturing a semiconductor device, comprising: performing a pressure applying step.
JP50A 1993-02-05 1993-02-05 Manufacture of semiconductor apparatus Pending JPH06232204A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP50A JPH06232204A (en) 1993-02-05 1993-02-05 Manufacture of semiconductor apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50A JPH06232204A (en) 1993-02-05 1993-02-05 Manufacture of semiconductor apparatus

Publications (1)

Publication Number Publication Date
JPH06232204A true JPH06232204A (en) 1994-08-19

Family

ID=11973151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50A Pending JPH06232204A (en) 1993-02-05 1993-02-05 Manufacture of semiconductor apparatus

Country Status (1)

Country Link
JP (1) JPH06232204A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270496A (en) * 1997-03-27 1998-10-09 Hitachi Ltd Electronic device, information processor, semiconductor device, semiconductor chip, and mounting method thereof
JP2002231759A (en) * 2001-01-31 2002-08-16 Toppan Forms Co Ltd Mounting method for ic chip
DE10120029A1 (en) * 2001-02-13 2002-08-29 Pac Tech Gmbh Press contacting of microchips
JP2010231797A (en) * 2010-05-13 2010-10-14 Dainippon Printing Co Ltd Package attached with contactless data carrier
US8800377B2 (en) 2008-01-04 2014-08-12 Samsung Electronics Co., Ltd. Contact force sensor package, blood pressure meter with the same, and method for fabricating the contact force sensor package

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270496A (en) * 1997-03-27 1998-10-09 Hitachi Ltd Electronic device, information processor, semiconductor device, semiconductor chip, and mounting method thereof
JP2002231759A (en) * 2001-01-31 2002-08-16 Toppan Forms Co Ltd Mounting method for ic chip
DE10120029A1 (en) * 2001-02-13 2002-08-29 Pac Tech Gmbh Press contacting of microchips
US8800377B2 (en) 2008-01-04 2014-08-12 Samsung Electronics Co., Ltd. Contact force sensor package, blood pressure meter with the same, and method for fabricating the contact force sensor package
JP2010231797A (en) * 2010-05-13 2010-10-14 Dainippon Printing Co Ltd Package attached with contactless data carrier

Similar Documents

Publication Publication Date Title
US6943437B2 (en) Smart card or similar electronic device
US6359561B2 (en) Method of manufacturing and testing an electronic device, and an electronic device
CN100370603C (en) Mounting structure of semiconductor chip, liquid crystal device, and electronic equipment
JPWO2003083770A1 (en) Communication device and package thereof
US20060057763A1 (en) Method of forming a surface mountable IC and its assembly
JPH06232204A (en) Manufacture of semiconductor apparatus
US6493056B2 (en) Interposer device
JP2000299411A (en) Chip-mounting body and its manufacture
JPH10199930A (en) Connection structure of electronic components and connecting method therefor
EP1536373A1 (en) Rfid tag
JPH0789280A (en) Ic module
JP2811713B2 (en) Information card
JP2785846B2 (en) Printed circuit board
JPH0863567A (en) Ic card module
JP2974686B2 (en) Wiring board
CN112714915A (en) Method for manufacturing a card module and module obtained
JP3485736B2 (en) Semiconductor device and manufacturing method thereof
JPH0747900Y2 (en) Wiring board
JP4154629B2 (en) Non-contact IC card
JP2003031615A (en) Mounting structure of semiconductor device and method of mounting the same
JP2002259923A (en) Non-contact ic card and producing method thereof
Luniak et al. Smart label uses polymer thick film technology on low-cost substrates
JP2004327756A (en) Semiconductor device for ic card, and manufacturing device thereof
CN117015782A (en) Method for manufacturing a plurality of chip card modules and flexible material strip for supporting the plurality of chip card modules
KR20030078212A (en) Anisotropic conductive adhesive