JPH0622334B2 - DA converter circuit - Google Patents

DA converter circuit

Info

Publication number
JPH0622334B2
JPH0622334B2 JP21025086A JP21025086A JPH0622334B2 JP H0622334 B2 JPH0622334 B2 JP H0622334B2 JP 21025086 A JP21025086 A JP 21025086A JP 21025086 A JP21025086 A JP 21025086A JP H0622334 B2 JPH0622334 B2 JP H0622334B2
Authority
JP
Japan
Prior art keywords
converter
current
signal
output
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP21025086A
Other languages
Japanese (ja)
Other versions
JPS6365720A (en
Inventor
祐之 東福
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP21025086A priority Critical patent/JPH0622334B2/en
Publication of JPS6365720A publication Critical patent/JPS6365720A/en
Publication of JPH0622334B2 publication Critical patent/JPH0622334B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はDAコンバータ回路に関し、特に中点電流を中
心にしてアナログ信号を出力する電流出力型のDAコン
バータ回路に関する。
The present invention relates to a DA converter circuit, and more particularly to a current output type DA converter circuit that outputs an analog signal centered on a midpoint current.

〔従来の技術〕[Conventional technology]

従来、この種のDAコンバータ回路においては、中点電
流を常に流しておき、その中点電流を中心として交流信
号を出力している。なお、電流出力型DAコンバータ回
路はその出力端子に接続された直流電圧源を負荷として
この出力端子に流れる電流をアナログ信号に変換する。
Conventionally, in this type of DA converter circuit, a midpoint current is always passed and an AC signal is output centered on the midpoint current. The current output type DA converter circuit uses a DC voltage source connected to its output terminal as a load to convert the current flowing through this output terminal into an analog signal.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

しかしながら、このようなDAコンバータ回路は無信号
時でも常に中点電流を流すため、不要な電流を消費す
る。
However, since such a DA converter circuit always supplies a midpoint current even when there is no signal, it consumes an unnecessary current.

この問題は無信号時DAコンバータの中点電流を流さな
いようにゼロにすることにより解消できるが、DAコン
バータ出力電流がゼロから中点電流または中点電流から
ゼロに急激に変化すると、アナログ信号出力にパルス状
のノイズが生じる。これは特にDAコンバータのアナロ
グ信号出力でスピーカを駆動する場合、耳ざわりの原因
になる。
This problem can be solved by making the midpoint current of the DA converter zero when there is no signal, but when the DA converter output current changes from zero to the midpoint current or from the midpoint current to zero, the analog signal Pulsed noise is generated in the output. This causes a feeling of hearing when driving the speaker with the analog signal output of the DA converter.

〔問題点を解決するための手段〕[Means for solving problems]

本発明のDAコンバータ回路は、DAコンバータの出力
電流をゼロと中点電流との間で直線的に変化させる計数
信号を出力するバイナリアップダウンカウンタと、前記
カウンタからの前記計数信号および外部入力データを選
択的に前記DAコンバータに入力する切替回路とを備
え、無信号時に前記DAコンバータの出力電流をゼロに
保持し、かつ前記DAコンバータの動作時に前記切替回
路により前記カウンタでアップカウントした前記計数信
号を選択したのち前記外部入力データに切替え、前記切
替回路により前記外部入力データを選択したのち前記カ
ウンタでダウンカウントした前記計数信号に切替え、中
点電流を中心にしてアナログ信号を出力する構成であ
る。
The DA converter circuit of the present invention includes a binary up / down counter that outputs a count signal that linearly changes the output current of the DA converter between zero and a midpoint current, and the count signal and external input data from the counter. And a switching circuit for selectively inputting to the DA converter, holding the output current of the DA converter at zero when there is no signal, and counting up by the switching circuit when the DA converter is operating. After selecting a signal, it is switched to the external input data, the external input data is selected by the switching circuit and then switched to the counting signal down-counted by the counter, and an analog signal is output centered on the midpoint current. is there.

〔実施例〕〔Example〕

次に、本発明の実施例について図面を参照して説明す
る。
Next, embodiments of the present invention will be described with reference to the drawings.

本発明の一実施例を示す第1図および第3図を参照する
と、1LSB,2LSB,4LSB,8LSBで示す部
分は4ビット構成の電流出力型DAコンバータ101で
あり、出力端子102により出力電流を送出する。DA
コンバータ101の出力電流はリファレンス電圧V
REFにより設定される。DAコンバータ入力切替回路
103はDAコンバータ入力切替信号104に基いてD
Aコンバータ101に入力データI1,I2,I3,I
4を入力するか、バイナリアップダウンカウンタ105
からの計数信号を入力するかを選択する。入力データが
“8”の時、DAコンバータ101は中点電流を出力す
る。無信号時、DAコンバータ101に流れる不要な中
点電流を無くすため、DAコンバータ入力切替信号10
4をハイレベルにし、バイナリアップダウンカウンタ1
05の出力をDAコンバータ101に入力する。この
時、バイナリアップダウンカウンタ105の内容は計数
値“0”にしておく。DAコンバータ動作時、第3図に
示すように、カウンタ105をアップカウントしてい
き、カウンタ105の内容が計数値“8”になった時カ
ウンタを止め、DAコンバータ入力切替信号104をロ
ーレベルにして入力データI1〜I4をDAコンバータ
101に入力する。DAコンバータ101は入力データ
I1〜I4の波形データを出力していき、波形データが
無くなり無信号状態になると、DAコンバータ入力切替
信号104がハイレベルになる。続いて、カウンタ10
5は計数値“8”からダウンカウントを行ない計数値
“0”になった時カウントを止め、この状態で次にDA
コンバータ101が動作する迄待つ。DAコンバータ1
01の出力には直流カット用のコンデンサが在り交流信
号だけを出力しているが、カウンタ105により適度な
時間で直線的に出力電流の増加および減少を行なえばア
ナログ信号にノイズが生じることを防止できる。
Referring to FIG. 1 and FIG. 3 showing an embodiment of the present invention, 1LSB, 2LSB, 4LSB, and 8LSB are current output type DA converters 101 having a 4-bit structure. Send out. DA
The output current of the converter 101 is the reference voltage V
Set by REF . The DA converter input switching circuit 103 outputs D based on the DA converter input switching signal 104.
Input data I1, I2, I3, I to the A converter 101
4 or enter the binary up / down counter 105
Select whether to input the count signal from. When the input data is "8", the DA converter 101 outputs the midpoint current. In order to eliminate unnecessary midpoint current flowing through the DA converter 101 when there is no signal, the DA converter input switching signal 10
Set 4 to high level, and binary up / down counter 1
The output of 05 is input to the DA converter 101. At this time, the content of the binary up / down counter 105 is set to the count value “0”. When the DA converter is operating, the counter 105 is counted up as shown in FIG. 3, and when the content of the counter 105 reaches the count value “8”, the counter is stopped and the DA converter input switching signal 104 is set to the low level. And inputs the input data I1 to I4 into the DA converter 101. The DA converter 101 outputs the waveform data of the input data I1 to I4, and when the waveform data is lost and there is no signal, the DA converter input switching signal 104 becomes high level. Then, the counter 10
5 counts down from the count value "8" and stops counting when the count value becomes "0".
Wait until the converter 101 operates. DA converter 1
The output of 01 has a DC cutting capacitor and outputs only an AC signal. However, if the output current is linearly increased and decreased by the counter 105 in an appropriate time, noise will not occur in the analog signal. it can.

本発明の他の実施例を示す第2図および第4図を参照す
ると、1LSB,2LSB,4LSBで示す部分はそれ
ぞれ3ビット構成の電流出力型DAコンバータ201,
202であり、並列に出力端子203に接続されてい
る。DAコンバータ201,202はリファレンス電圧
REFにより出力電流が設定される。DAコンバータ
入力切替回路204はDAコンバータ入力切替信号20
5により、DAコンバータ201,202に入力データ
として符号、I1〜I3を入力するか、バイナリアップ
ダウンカウンタ206からの計数信号を入力するかを選
択する。この実施例では入力データの符号が“0”の
時、ANDゲート209,210,211の出力は
“0”になり、3ビットDAコンバータ201の出力電
流はゼロになる。一方、3ビットDAコンバータ202
は入力データのI1〜I3のビットが“0”の時、(1
LSB+2LSB+4LSB)の電流を出力し、入力デ
ータI1〜I3が“7”の時出力電流がゼロになる。ま
た、符号203が“1”の時ORゲート212,21
3,214の出力は“1”になり、DAコンバータ20
2の出力電流は(1LSB+2LSB+4LSB)の中
点電流を出力し、これに入力データI1〜I3に対する
DAコンバータ201からの出力電流が加算される。バ
イナリアップダウンカウンタ206の内容を計数値
“7”にしておきDAコンバータ入力切替信号205を
ハイレベルにしてバイナリアップダウンカウンタ206
の出力をDAコンバータ201,202に入力する。D
Aコンバータ動作時、第4図に示すように、カウンタ2
06はダウンカウントしていき計数内容が“0”になっ
た時カウントを止め、DAコンバータ入力切替信号20
5をローレベルにして入力データの符号、I1〜I3を
DAコンバータ201,202に入力する。DAコンバ
ータ201,202は入力データの符号,I1〜I3の
波形データを出力していき、波形データが無くなり無信
号状態になると、DAコンバータ入力切替信号205が
ハイレベルになる。続いて、カウンタ206は計数値
“0”からアップカウントを行ない計数内容が“7”に
なった時カウントを止め、この状態で次にDAコンバー
タ201,202が動作する迄待つ。この実施例では中
点電流出力付近の直線性誤差がDAコンバータ201,
202のビット数の増加に対して影響を受けず微少振幅
のアナログ信号出力時の波形歪が第1図記載の実施例の
構成に比べ増加しないという他の効果を期待できる。
Referring to FIG. 2 and FIG. 4 showing another embodiment of the present invention, 1LSB, 2LSB and 4LSB are current output type DA converters 201 of 3 bits respectively.
202, which are connected in parallel to the output terminal 203. The output currents of the DA converters 201 and 202 are set by the reference voltage V REF . The DA converter input switching circuit 204 uses the DA converter input switching signal 20.
5, it is selected whether the code, I1 to I3, or the count signal from the binary up / down counter 206 is input to the DA converters 201 and 202 as input data. In this embodiment, when the sign of the input data is "0", the outputs of the AND gates 209, 210 and 211 are "0" and the output current of the 3-bit DA converter 201 is zero. On the other hand, 3-bit DA converter 202
When the bits I1 to I3 of the input data are "0", (1
LSB + 2LSB + 4LSB) is output, and the output current becomes zero when the input data I1 to I3 is "7". Further, when the reference numeral 203 is “1”, the OR gates 212 and 21
The output of 3,214 becomes "1", and the DA converter 20
The output current of 2 outputs the midpoint current of (1LSB + 2LSB + 4LSB), and the output current from the DA converter 201 for the input data I1 to I3 is added to this. The content of the binary up / down counter 206 is set to the count value “7”, and the DA converter input switching signal 205 is set to the high level to set the binary up / down counter 206.
Is output to the DA converters 201 and 202. D
When the A converter is operating, as shown in FIG.
06 counts down and stops counting when the count content becomes "0", and DA converter input switching signal 20
5 is set to low level and the signs of the input data, I1 to I3, are input to the DA converters 201 and 202. The DA converters 201 and 202 output the sign of the input data and the waveform data of I1 to I3, and when the waveform data is lost and there is no signal, the DA converter input switching signal 205 becomes high level. Subsequently, the counter 206 counts up from the count value "0", stops counting when the count content becomes "7", and waits in this state until the DA converters 201 and 202 operate next time. In this embodiment, the linearity error near the midpoint current output is due to the DA converter 201,
It is possible to expect another effect that the waveform distortion at the time of outputting an analog signal having a minute amplitude is not affected by an increase in the number of bits of 202 and is not increased as compared with the configuration of the embodiment shown in FIG.

上記両実施例におけるDAコンバータの出力アナログ信
号の精度を向上する場合はそのビット数を増加すればよ
い。
In order to improve the accuracy of the analog signal output from the DA converters in the above embodiments, the number of bits may be increased.

〔発明の効果〕〔The invention's effect〕

以上説明したように本発明によれば、DAコンバータが
動作していない時には中点電流を流さないようにし、か
つDAコンバータ動作時だけ中点電流を流すように構成
することにより、消費電力を減少することができる。こ
れは特に電池を使用する場合に有効である。また、DA
コンバータの中点電流をUT流すために直線的な電流増
加および中点電流を流さなくするために直線的な電流減
少をさせるようにバイナリアップダウンカウンタを使用
することにより、集積回路化を阻害することなくノイズ
を含まないアナログ信号を出力することができる。
As described above, according to the present invention, the power consumption is reduced by preventing the midpoint current from flowing when the DA converter is not operating and allowing the midpoint current to flow only when the DA converter is operating. can do. This is particularly effective when using batteries. Also, DA
Using a binary up / down counter to linearly increase the current to flow the midpoint current of the converter and decrease the linear current to turn off the midpoint current hinders integrated circuit integration. It is possible to output an analog signal that does not include noise.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一実施例を示す構成図、第2図は本発
明の他の実施例を示す構成図、第3図は第1図の動作を
説明する図、第4図は第2図の動作を説明する図であ
る。 101,201,202……DAコンバータ、103,
204……DAコンバータ入力切替回路、105,20
6……バイナリアップダウンカウンタ。
FIG. 1 is a block diagram showing an embodiment of the present invention, FIG. 2 is a block diagram showing another embodiment of the present invention, FIG. 3 is a diagram for explaining the operation of FIG. 1, and FIG. It is a figure explaining operation | movement of FIG. 101, 201, 202 ... DA converter, 103,
204 ... DA converter input switching circuit, 105, 20
6 ... Binary up / down counter.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】DAコンバータの出力電流をゼロと中点電
流との間で直線的に変化させる計数信号を出力するバイ
ナリアップダウンカウンタと、前記カウンタからの前記
計数信号および外部入力データを選択的に前記DAコン
バータに入力する切替回路とを備え、無信号時に前記D
Aコンバータの出力電流をゼロに保持し、かつ前記DA
コンバータの動作時に前記切替回路により前記カウンタ
でアップカウントした前記計数信号を選択したのち前記
外部入力データに切替え、前記切替回路により前記外部
入力データを選択したのち前記カウンタでダウンカウン
トした前記計数信号に切替え、中点電流を中心にしてア
ナログ信号を出力することを特徴とするDAコンバータ
回路。
1. A binary up / down counter that outputs a count signal that linearly changes the output current of a DA converter between zero and a midpoint current, and selectively outputs the count signal from the counter and external input data. And a switching circuit for inputting to the DA converter,
The output current of the A converter is maintained at zero, and the DA
When the converter operates, the switching circuit selects the count signal up-counted by the counter and then switches to the external input data, and the switching circuit selects the external input data and then down-counts the counter signal. A DA converter circuit characterized by switching and outputting an analog signal centered on a midpoint current.
JP21025086A 1986-09-05 1986-09-05 DA converter circuit Expired - Lifetime JPH0622334B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21025086A JPH0622334B2 (en) 1986-09-05 1986-09-05 DA converter circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21025086A JPH0622334B2 (en) 1986-09-05 1986-09-05 DA converter circuit

Publications (2)

Publication Number Publication Date
JPS6365720A JPS6365720A (en) 1988-03-24
JPH0622334B2 true JPH0622334B2 (en) 1994-03-23

Family

ID=16586265

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21025086A Expired - Lifetime JPH0622334B2 (en) 1986-09-05 1986-09-05 DA converter circuit

Country Status (1)

Country Link
JP (1) JPH0622334B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0279096A (en) * 1988-09-14 1990-03-19 Oki Electric Ind Co Ltd Sound synthesizing device

Also Published As

Publication number Publication date
JPS6365720A (en) 1988-03-24

Similar Documents

Publication Publication Date Title
KR100333006B1 (en) Sub-ranging Analog-to-Digital Converters
JPH0738585B2 (en) Digital / analog converter
JPH0813004B2 (en) A / D converter
JPS61191125A (en) Digital-analog converter
JPS63256020A (en) Digital/analog converter
JPH0622334B2 (en) DA converter circuit
US5296857A (en) Digital to analog converter with precise linear output for both positive and negative digital input values
JP2001251188A (en) A/d converter and chopper comparator
KR20020064321A (en) Digital-to-analog converter
JPH05183436A (en) Integrated circuit device
KR100282443B1 (en) Digital / Analog Converter
JPH06132828A (en) D/a converter
JPH0685672A (en) A/d converter and analog/digital coexisting system
JPS60146528A (en) Analog-digital converting circuit
JP2805636B2 (en) Parallel comparison type A / D converter
JPH0831795B2 (en) Digital-to-analog converter
JP3016094B2 (en) Double integral type AD converter
US6940439B2 (en) Multi-track speech synthesizer
JPH05327510A (en) Voltage addition type d/a converter
JPH03105036U (en)
JPH0466133B2 (en)
JPH0622330B2 (en) DA converter
JP2002158586A (en) Digital-to-analog converter
JPS5939925B2 (en) digital to analog converter
JPH04323914A (en) D/a converter