JPH0619747B2 - Ｉ／ｏ命令実行方法、ｉ／ｏ割込処理方法およびそれらを用いた計算機システム - Google Patents

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は仮想計算機システム（ＶＭＳ）の高速化方式に
係り、特に、ＶＭＳのＩ／Ｏシミユレーシヨンオーバヘ
ツドの削減の方式に関する。

〔発明の背景〕

第１図に実計算機システム１００００の主構成図を示
す。１０００は中央処理装置ＣＰＵ、２０００は主記憶
装置、３０００は入出力プロセツサＩＯＰ、４０００は
入出力制御装置ＩＯＣである。１００は、ＣＰＵ１００
０と、主記憶装置２０００との間の信号線、２００は、
ＣＰＵ１０００とＩＯＰ３０００との間の信号線、３０
０は、ＩＯＰ３０００と主記憶装置２０００との間の信
号線、４００は、ＩＯＰ３０００と、ＩＯＣ４０００と
の間の信号線である。この実計算機システム１００００
は、主記憶装置２０００上のオペレーテイングシステム
（ＯＳ）のシステム全体のリソース（ＣＰＵ、主記憶装
置、入出力装置）管理により、制御され動作しているも
のである。

これに対して、仮想計算機システム（ＶＭＳ）での構成
図を第２図に示す。実計算機システム１００００は第１
図と、ハードウエア構成（ＣＰＵ、主記憶装置、入出力
装置）は変らないが、主記憶装置２０００上に、ＶＭＳ
の制御プログラムＶＭＣＰ（又は単にＣＰともいう）が
存在する点が異なる。このＶＭＣＰのハードウエアシミ
ユレーシヨン機能により、論理的な計算機（バーチヤル
マシンＶＭという）が複数台論理的に実現される。各Ｖ
Ｍ、即ち、１００００−１（ＶＭ１），１００００−２
（ＶＭ２），１００００−３（ＶＭ３）は、実計算機シ
ステム（ホストシステムと呼ぶ）１００００と同じハー
ドウエア構成をもつものとして論理的に実現される。各
ＶＭの主記憶装置２０００−Ｎ（Ｎ＝１，２，３）上に
は、各ＶＭを制御し、動かすＯＳ−Ｎが存在し、この複
数のＯＳが１台のホストシステムの下で同時に走行して
いることを示すものである。第２図の各ＶＭにおけるハ
ードウエア構成（ＣＰＵ、主記憶装置、ＩＯＰ、ＩＯ
Ｃ）は、ＶＭＣＰにより論理的に実現されるものである
が、それらの実体の大部分は、ホストシステムの対応す
るハードウエア構成上に存在する。例えば、ＶＭの主記
憶装置は、ホストシステムの主記憶装置２０００の一部
分を専有することもあり、又、共有することもあり、
又、ＶＭの入出力装置は、ホストシステムの入出力装置
をＶＭ間で共有することもあり、又、いくつかの入出力
装置を専有することもある。あるいは、ホストシステム
上に対応する入出力装置がなく、全く仮想的にＶＭＣＰ
により擬似されて、実現される場合もある。いずれにせ
よ、各ＶＭの主記憶装置２０００−Ｎ（Ｎ＝１，２，
３）上のＯＳからは、ホストシステムと同様のハードウ
エア構成（ＣＰＵ、主記憶装置、ＩＯＰ、ＩＯＣ）が見
えることになる。ここで、注意すべきは、各ＶＭのアー
キテクチヤ（ＯＳからみたハードウエア構造及び機能）
は、ホストシステム１００００のアーキテクチヤと多少
違つても良いということである。同様に、ＶＭ間でアー
キテクチヤが異なつてもかまわない。例えば、ホストシ
ステムの機械命令のセツトと、各ＶＭの機械命令のセツ
トは、完全に同じでなくても良い。しかし、全く異なる
ものは、ＶＭＣＰの負荷が大きくなり、又、ホストシス
テムのエミユレーシヨン機構が大きくなるので、本発明
におけるＶＭＳの対象外とする。本発明で述べる仮想計
算機ＶＭとは、その大部分の機械命令が、ホストシステ
ム上で、ＶＭＣＰの介入によらず、ホストシステムの本
来の性能（実行速度）と等しい性能で直接実行されるこ
とも必要条件とする。又第２図では、ＶＭは３台しか定
義していないが、一般には、何台あつても良く、その上
限は、ホストシステムのリソース容量と、各ＶＭの性能
とのかねあいで決定される。ホストシステムも、特権状
態と非特権状態とを有し、システムに重大な影響を与え
る機械命令（例えばＩＯ命令、システムの割込マスク変
更命令）は、特権命令と呼ばれ、特権状態でしか使用す
ることができない。これも周知である。

第３図にＶＭＳの１台のＶＭ（この図ではＶＭ１）のメ
モリ階層を示す。２０６０は、ＶＭ１上のＯＳ１が生成
する仮想空間であり、ＯＳ１は、ＶＭ１の主記憶装置２
０００−１上に存在する。ＶＭ１の主記憶装置２０００
−１は、ホストシステムの主記憶装置２００２（ホスト
システムの主記憶装置２０００は、第７図に示すように
ハードウエアシステムエリア２００１と、プログラム可
能エリア２００２とに分割されている。）上に写像され
る。この写像は、アドレス変換テーブル２０１０により
与えられる。第４図(a)に、このアドレス変換テーブル
２０１０(1)を示す。このアドレス変換表には、ＶＭ１
の主記憶装置２０００−１上のアドレスｖ２に対応する
エントリに、対応する主記憶装置２００２上のアドレス
ｒが記述されている。このアドレス変換テーブル２０１
０(1)の先頭アドレスは、ＶＭ１上のＯＳ１が、その主
記憶装置２０００−１上で動作している場合は、ＣＰＵ
１０００内の基本制御レジスタ群１１００（第７図参
照）内のひとつの制御レジスタRATOR1110に格納されて
いる。この場合、アドレス変換テーブル２０１０(1)
は、ホストシステムの主記憶装置２００２上に存在し、
その先頭アドレスも、ホストシステムの主記憶装置２０
０２のアドレスで記述されレジスタ１１１０に設定され
る。第３図における、２０６０は、ＶＭ１上のＯＳ１の
生成する仮想空間であり、そこからＶＭ１の主記憶装置
２０００−１への写像は、ＯＳ１の管理するアドレス変
換テーブル２０４０により与えられる。第４図(b)は、
このアドレス変換テーブルの構成を表わしており、仮想
空間２０６０のアドレスｖ３の対応エントリに、対応す
るＶＭ１の主記憶装置２０００−１のアドレスｖ２が記
述されている。このアドレス変換テーブル２０４０の先
頭アドレスは、ＶＭ１のＯＳ１が、その仮想空間２０６
０上で動作しているとき、ＣＰＵ１０００の基本制御レ
ジスタ群１１００（第７図参照）の中のひとつの制御レ
ジスタVATOR１１２０に格納されている。ただし、この
場合、アドレス変換テーブル２０４０は、ＯＳ１の主記
憶装置２０００−１上に存在するため、その先頭アドレ
スも、ＯＳ１の主記憶装置２０００−１のアドレスで記
述される。アドレス変換テーブル２０１０(1)（変換表
Ａとよぶ）は、ＶＭＣＰが各ＶＭ用に管理、更新するテ
ーブルであり、アドレス変換テーブル２０４０（変換表
Ｂとよぶ）は、各ＶＭ上のＯＳが自分自身の仮想空間の
ために管理、更新するテーブルである。ここで、ホスト
システムの主記憶装置２００２をレベル１メモリ、各Ｖ
Ｍの主記憶装置２０００−Ｎ（Ｎ＝１，２，３，…）を
レベル２メモリ、各ＶＭ上のＯＳが生成する仮想空間２
０６０（これは、一般に、ＯＳは、複数空間生成する）
をレベル３メモリと総称することとする。仮想空間は一
般に一定の大きさ（例えば４ＫＢ）のページに分割さ
れ、このページ単位に主記憶装置へmappingされるこ
と、及び、いくつかの連続ページ（例えば２５６ページ
の１ＭＢ）をあつめて、１セグメントと呼ぶことは、周
知である。第３図における２０２０は、ＶＭＣＰが、自
分自身の入出力（ＩＯ）動作を起動するために作成した
ＩＯ動作指令語（ＣＣＷと呼ぶ）群である。ＶＭＣＰ自
身は、レベル１メモリ上で動作するため、ＣＣＷ群２０
２０は、レベル１メモリアドレスで作成されている。こ
れをレベル１ＣＣＷと呼ぶ。レベル１ＣＣＷは、アドレ
ス変換は不要で、ＩＯの起動命令がレベル１ＣＣＷに対
してかかつた場合は、そのまま、ＩＯＰ３０００により
解釈され、ＩＯＣ４０００へ送られる。ＩＯＣ４０００
は、各ＣＣＷを各入出力装置に対して実行していくこと
になる。２０３０は、ＶＭ上のＯＳの用意したＣＣＷで
あり、レベル２メモリアドレスで記述されているもので
ある。このレベル２ＣＣＷは、ＶＭ上のＯＳにより、作
られたものである。このＣＣＷに対してＶＭ上のＯＳか
らＩＯ起動命令がかかつた場合は、ＶＭＣＰが介入し
て、これをＶＭＣＰが等価なレベル１ＣＣＷに変換し
て、ＶＭＣＰ経由により、その等価なレベル１ＣＣＷを
用いてＩＯ起動を行なう方法も考えられる。しかし、こ
れは、ＶＭＣＰのオーバヘツドを増すこととなる。そこ
で、ＶＭＣＰは介入するが、レベル２メモリからレベル
１メモリへのアドレス変換表（即ち、変換表Ａ）２０１
０のアドレスを、ＩＯＰ３０００におしえ、ＩＯＰ３０
００（第７図参照）が、その変換表２０１０をみなが
ら、レベル２ＣＣＷの中のデータアドレス（これはレベ
ル２メモリアドレス）をレベル１メモリアドレスに変換
して実行していく方法が取られるようになつた。この方
法だと、ＶＭＣＰの介入が削減され、オーバヘツドが削
減される。さて、ＶＭ上のＯＳは、大部分レベル３メモ
リ上で動作することが多く、従つて、ＶＭ上のＯＳの生
成するＣＣＷも、レベル３メモリ上に存在することが多
い。第３図の２０５０は、レベル３メモリアドレスで生
成されたＣＣＷすなわち、レベル３ＣＣＷを表わす。こ
のレベル３ＣＣＷに対してＶＭ上のＯＳがＩＯ起動命令
を発行した場合は、レベル２ＣＣＷ２０３０の場合と同
様に、レベル３メモリからレベル２メモリへのアドレス
変換表（即、変換表Ｂ）のアドレスと、レベル２メモリ
からレベル１メモリへのアドレス変換表（即ち、変換表
Ａ）のアドレスを、ＩＯＰ３０００（第７図）におし
え、ＩＯＰ３０００が、レベル３ＣＣＷのデータアドレ
ス（レベル３メモリアドレス）を、変換表Ｂによりレベ
ル２メモリアドレスに変換し、さらに、その結果を、変
換表Ａにより、レベル１アドレスに変換することによ
り、当該ＣＣＷを実行して行く方法が取られる。

第４図(c)は、上記に述べたＩＯＰ３０００（第７図）
におけるアドレス変換オーバヘツドを削減するために、
ＩＯＰ３０００内のローカルストレジに設けた、アドレ
ス変換バツフア３０３０である。アドレス変換バツフア
３０３０のフイールド１には、ＶＭの番号ＶＭ♯が、フ
イールド２には、変換表Ａの変換表Ｂの先頭アドレス
が、フイールド３には、その両者の区別フラグが、フイ
ールド４には、変換前のＣＣＷデータアドレスが、フイ
ールド５には、変換後のレベル１メモリアドレスが記述
されている。ＩＯＰ３０００（第７図）はまず、このア
ドレス変換バツフアをみて、アドレス変換をし、次に、
ここにない場合は、変換表Ｂ、変換表Ａをみてアドレス
変換を行ない、その結果を、この変換バツフア３０３０
に登録する。このアドレス変換バツフアは、ＩＯＰ３０
００内の高速ローカルストレンジにあり、主記憶装置２
００２上の変換表Ｂ，Ａを検索するよりも高速である。
ここで注意すべきは、レベル２ＣＣＷ、レベル３ＣＣＷ
及び、そのデータバツフアは、ＩＯ実行時には、いずれ
も、レベル１メモリ上に固定されていることが必要とい
うことである。さて、第５図は、ホストシステムの主記
憶装置２００２の連続領域を分割して、各分割された領
域を、各ＶＭの主記憶装置として専有して使用する方法
を表わしている。このようなＶＭを使用する場合は、Ｖ
Ｍの主記憶装置のアドレスに、一定のアドレス変位αを
加えれば、ホストシステムの主記憶装置２００２のアド
レスとなることが分かる。第５図の場合は、ＶＭ１のア
ドレス変位はα_１、ＶＭ２のアドレス変位はα_２であ
る。このような場合は、レベル２メモリアドレスから、
レベル１メモリアドレスへの変換表２０１０は、２０１
０(2)に示すように、各ＶＭの下限アドレス及び上限ア
ドレスを管理する表だけで充分である。この場合は、レ
ベル２ＣＣＷのアドレス変換は容易であり、レベル２Ｃ
ＣＷのためのアドレス変換バツフア３０３０のエントリ
（すなわち、アドレス変換バツフア３０３０のフイール
ド３が０のエントリ）は不要である。そのかわり、第５
図に示す、変換表２０１０(2)をＩＯＰ３０００（第７
図）内のローカルストレジに取込み、ＶＭ♯により、ア
ドレス変位αをもとめ、その加算により、アドレス変換
（レベル２メモリアドレス→レベルメモリアドレス変
換）を行なう方法も取られている。第３図に示すＶＭの
主記憶装置全体がホストシステムの主記憶装置２００２
に常駐化され、固定されているか、又は、第５図に示す
ようなホストシステムの主記憶装置のある連続領域を専
有するようなＶＭに対しては、高速ＶＭモードがサポー
トされている。高速ＶＭモードでは、ＶＭ上のＯＳの発
行する大部分の特権命令が、直接実行（ＶＭＣＰを経由
せずホストシステムと同程度の性能を有する実行方式）
される。しかし、ＶＭ上のＩＯ命令は、以下に示すよう
に、ＶＭＣＰの介入を必要としている。

さて、実際に、ＶＭ上のＯＳの発行したＩＯ起動命令
が、どのようにして、ＶＭＣＰにより実行されるかを第
６図に示す。ＶＭ上のＯＳは、入出力装置と一対一に対
応するサブチヤネルの番号（サブチヤネル♯）を指定し
てＩＯ起動命令を発行する。このサブチヤネル♯は、該
ＶＭ下のサブチヤネル♯であるので、仮想サブチヤネル
♯と呼ぶことにする。ＶＭＣＰは、これを、対応する実
サブチヤネル♯に変換する。この対応は、ＶＭの定義
時、決定されるものである。ＶＭＣＰは、ＩＯ起動命令
を発行したＶＭ上のＯＳが、どのレベルのＣＣＷに対し
てＩＯを発行したかを調べる。通常、それは、ＩＯ起動
命令のオペランドにより示される。今、レベル３ＣＣＷ
に対して、ＩＯ起動命令が発行されたとする。第６図
で、２８１０のＣＣＷ群がレベル３メモリ上のＣＣＷ群
であり、そのデータアドレスは、全てレベル３メモリア
ドレスである。ＶＭＣＰは、このＯＳの生成したＣＣＷ
群２８１０に、２８００のオペランドをつけてＩＯ起動
命令を発行する。２８００のオペランドには、ＣＣＷの
レベルを示すフイールドＬ、Ｌ＝３のときは、変換表Ｂ
の先頭アドレスVATOR、及び、そのセグメントサイズＳ
Ｓ、ページサイズＰＳが記述されている。さらに、変換
表Ａの先頭アドレスRATOR及び、そのセグメントサイズ
ＳＳ、ページサイズＰＳが記述され、ＣＣＷ群２８１０
へのアドレスも記述されている。これらは、ＶＭＣＰの
ＩＯ起動命令の発行により、線２００経由でＩＯＰ３０
００（第７図）に送られ、該当するサブチヤネルレジス
タ３０１１に基本情報が設定される。又、第７図に示
す、サブチヤネル制御ブロツク群２０９０の中の該当サ
ブチヤネル制御ブロツクの中にも同様の基本情報が記述
される（第１０図サブチヤネル制御ブロツク２０９１参
照）。さて、ＩＯＰ３０００（第７図）は、このサブチ
ヤネル内のアドレス変換情報を使つて、ＯＳの生成した
ＣＣＷ群２８１０を、前述したごとく、アドレス変換し
ながら実行していくこととなる。

第７図は、従来のＶＭＳにおけるハードウエア構成図と
ＩＯ実行に関するブロツク図を示したものである。ＣＰ
Ｕ１０００の中には、ハードウエアの割込情報を含む領
域プレフイクス（ＰＳＡ）のアドレスを含むプレフイク
スレジスタ１０１０、ＣＰＵの制御レジスタ群１１０
０、ＣＰＵの基本状態（割込制御ビツトや、次に実行さ
れる機械命令アドレス等）を含むプログラムステータス
ワードＰＳＷ１０２０が存在する。さらに、ＩＯ命令実
行回路１０３０や、ＩＯ割込回路１０４０、ＩＯ命令実
行用マイクロプログラム１０５０、ＩＯ割込処理用マイ
クロプログラム１０６０等が存在する。さらに、ＶＭＳ
用のフラグとして、ＶＭモードを表わすｖビツトが１０
９０内に存在する。ＶＭ走行中は、ＶＭＣＰにより、こ
のビツトを１にセツトする。又、前述した高速ＶＭモー
ドフラグＨも１０９０内に存在する。ＶＭＳ制御フラグ
１０９０については、他の方式も考えられる。例えば、
ＶＭＣＰのモード（ハイパバイザモード）とＶＭモー
ド、そして、ＶＭモードの中で、高速ＶＭモードと、一
般ＶＭモードというフラグを設けることも考えられてい
る。いずれも大同小異であるので、従来例としては第７
図に示すものをあげる。ＩＯＰ３０００については、前
述したとおり、サブチヤネル制御ブロツク群２０９０及
び、サブチヤネルレジスタ群３０１０に含まれるアドレ
ス変換情報（第６図）により、マイクロプログラム３０
２０制御によつて、アドレス変換バツフア３０３０（第
４図−３参照）の情報を使用しながら、レベル３ＣＣＷ
又はレベル２ＣＣＷ（第３図参照）を実行して行くもの
である。第７図の主記憶装置２０００は、ハードウエア
システムエリアＨＳＡ２００１と、プログラム可能エリ
ア２００２に分割される。ＨＳＡ２００１は、ＣＰＵ１
０００及びＩＯＰ３０００が使用するハードウエア情報
が含まれており、その領域は、ＣＰＵ及びＩＯＰのマイ
クロプログラム１０５０，１０６０，３０２０でアクセ
ス、更新することはできるが、ＣＰＵ１０００の一般の
ユーザに開放された機械命令ではアクセスすることはで
きない。プログラム可能エリア２００２は、上記機械命
令でアクセスすることができ、ここが、ＯＳ又は、ＶＭ
ＣＰからみた主記憶装置領域となる。ＩＯ命令の中で、
ＩＯの起動、停止等の入出力装置のオペレーシヨンを伴
うものは、その要求キユーという形で、ＩＯ要求キユー
２０７０にキユーイングされる。その実体は、第８図に
示すように、ＩＯ要求のある実サブチヤネル♯を含む制
御ブロツク２０７１をアドレスポインタでつないだもの
である。ＩＯ要求キユーへキユーイングした後、ＩＯＰ
３０００へ線２００経由で起動信号が送られる。ＩＯＰ
３０００側は、ＨＳＡ２００１内のＩＯ要求キユー２０
７０へアクセスし、順次要求キユーエレメント２０７１
を取出してＩＯ要求処理を続行していくものである。
又、ＩＯ割込みは、ＩＯ割込要求キユー２０８０に、実
割込優先順位別にキユーイングされる。その構造を、第
９図に示す。割込優先順位は、０，１，２，３，４，
５，６，７の８種類あり、ＩＯ命令発行時、そのオペラ
ンドでサブチヤネル制御ブロツク群２０９０（第７図）
の中の各サブチヤネル制御ブロツクは、実サブチヤネル
♯の順番にならべられており、その実サブチヤネル♯に
より、一意に存在位置を求めることができる。このサブ
チヤネル制御ブロツク群２０９０の先頭アドレスは、Ｃ
ＰＵ１０００（第７図）の制御レジスタ群１１００の中
のひとつの制御レジスタに設定されている。割込優先順
位は、各サブチヤネルに対して指定することが可能であ
る。さて、各ＶＭ上のＯＳが、サブチヤネル♯及び、割
込優先順位（０〜７のいづれかひとつ）を指定してＩＯ
命令を発行したとする。このとき、第７図におけるＶＭ
モードビツト１０９０が１であるから、ＩＯ命令実行用
μｐ１０５０により、このビツトが１のとき、ＶＭＣＰ
へ制御を渡す。これは、ＶＭＣＰのＰＳＡ２１００の中
の新ＰＳＷにより、一種の割込みとして、ＶＭＣＰへ制
御が渡される。そのＶＭＣＰのＰＳＡのアドレスは、Ｖ
Ｍの起動時、ＶＭＣＰ用プレフイクスレジスタ１０１０
（第７図）に設定されているので、それを参照する。

さて、ＶＭＣＰは、ＶＭ上のＯＳの指定したサブチヤネ
ル♯を仮想サブチヤネル♯と見て、それを実サブチヤネ
ル♯に変換して、実サブチヤネルの状態を管理し、もし
可能であれば、（第６図に示すアドレス変換情報２８０
０を指定して）ＩＯ命令をＶＭ上のＯＳにかわつて発行
する。

このとき、ＶＭ上のＯＳの指定した割込優先順位は、仮
想割込優先順位であるが、それをそのまま実仮想割込優
先順位として、ＩＯ命令を発行する。したがつて、各実
割込優先順位をＶＭ上のＯＳ間で共有することになる。
したがつて第９図におけるＩＯ割込要求キユー２０８０
の各実割込優先順位のキユーの中には、各ＶＭ上のＯＳ
のサブチヤンネルからのＩＯ割込要求が混在してキユー
イングされることとなる。

ＶＭ上のＯＳからのＩＯ命令の実行をＶＭＣＰが介入す
る理由は、以下のとおりである。

(i)ＶＭ上のＯＳ上の指定した仮想サブチヤンネル♯を
実サブチヤンネル♯に変換しなければならないこと。

(ii)実サブチヤンネルを各ＶＭ上のＯＳ間で共有する場
合があるので、その間のサブチヤンネルスケジユールが
必要であること。

次に、第１１図にＩＯ割込の制御方法について示す。各
サブチヤンネルからのＩＯ割込要求は、ＩＯＰ３０００
により検出され、対応するサブチヤンネル制御ブロツク
がＩＯ割込要求キユー２０８０にキユーイングされる
（第７図参照）。そのＩＯ割込要求キユーの構造は第９
図に示すとおり、実割込優先順位別にキユーイングされ
る。この時、第１１図に示す対応する実割込保留レジス
タ−１０４２のビツトが１にセツトされる。割込保留レ
ジスタ１０４２のビツトと対応する実割込優先順位マス
クレジスタ１０４１のビツトが共に１でかつ、ＰＳＷ１
０２０ＩＯマスクが１のとき該当する実割込優先順位に
対してＩＯ割込が起動されＩＯ割込処理用マイクロプロ
グラム１０６０に制御が渡される。以上の動作は第１１
図に示すハードウエア回路により実現される。

さて、ＶＭＳにおいては、前述したように、各実割込優
先順位が、ＶＭ上のＯＳ間で共有されるので、ＶＭ走行
中は実割込優先順位マスクレジスタ１０４１の各ビツト
は各ＶＭ上のＯＳの割込優先順位マスク値のＯＲを取つ
た値又は、１にセツトして、常に割込可能としておく。
さらに、この場合ＰＳＷ１０２０のＩＯマスクも１に設
定しておく。こうすることにより、サブチヤンネルから
のＩＯ割込要求によつて、実割込保留レジスタ１０４２
のあるビツトが１になると、ＡＮＤゲート群１０４６の
内の対応する１つのＡＮＤゲートの出力が１となり、従
つてＯＲゲート１０４３の出力が１となり、ＡＮＤゲー
ト１０４４の出力が１となつて第１１図に示すＩＯ割込
回路によつて、ただちにＩＯ割込処理用マイクロプログ
ラム１０６０が起動される。そのＩＯマイクロプログラ
ム１０６０は、該当する実割込優先順位上のＩＯ割込要
求キユー（第９図）にキユーイングされているサブチヤ
ンネルをキユーより取りはずして割込をＶＭＣＰのプレ
フイツクスに反映する。このとき、当該実割込優先順位
の割込要求キユーが空になれば当該実割込優先順位の実
割込保留レジスタ１０４２のビツトを０とする。これに
よりその割込保留がクリアされる。ＶＭＣＰへ割込反映
することにより、ＶＭＣＰのＩＯ割込処理プログラムへ
制御が渡される。その時、ＩＯ割込パラメータとして当
該ＩＯ割込を発生した実サブチヤンネル♯および該当Ｖ
Ｍ♯もＶＭＣＰに渡される。ＶＭＣＰはこのＩＯ割込み
を該当ＶＭに反映するために、以下の処理を行う。

(i)実サブチヤンネル♯を仮想サブチヤンネル♯に変換
する。

(ii)該当ＶＭの割込優先順位マスクレジスタとそのＰＳ
ＷのＩＯマスクを調べ、それがＩＯ割込可能であるか否
かを判断する。

(iii)該当ＶＭが割込可能であるとき、そのＶＭのプレ
フイツクスＰＳＡに割込を反映する。

(iv)該当ＶＭが割込不可能であるときは、ＶＭＣＰで当
該割込を保留する。

このように、実割込優先順位をＶＭ間で共有するため
に、そのマスクを、各ＶＭの該当するマスク値のＯＲを
とつた値に（通常１）設定しなければならない。このた
め、当該ＶＭでは割込不可能な順位に対してもＶＭＣＰ
に割込が入る場合が有り、その時はＶＭＣＰで当該ＩＯ
割込を保留することとなる。このため、以後当該サブチ
ヤンネルに対するＩＯ命令に対しては、必ずＶＭＣＰの
介入によるシミユレーシヨンが必要となる。

以上によつて示したとおり、従来の仮想計算機システム
におけるＶＭ上のＯＳのＩＯ実行においては、ＩＯＰに
よるレベル３ＣＣＷおよびレベル２ＣＣＷの直接実行の
機能は存在するけれども必ずＶＭＣＰが介入して、その
シミユレーシヨンが必要である。このため、ＩＯ発行頻
度の高い負荷に対しては、ＶＭＣＰのシミユレーシヨン
オーバーヘツドが大きくなる。

〔発明の目的〕

本発明の目的は、従来技術で述べたような、ＶＭ上のＯ
ＳのＩＯ命令、及び、ＩＯ割込みのＶＭＣＰによるシミ
ユレーシヨンオーバーヘツドを削減し、ＶＭ上のＩＯ命
令、及び、ＩＯ割込みのハードウエア及びマイクロプロ
グラムによる直接実行をサポートすることにある。

〔発明の概要〕

本発明の概要は以下のとおりである。ＶＭ上のＯＳのＩ
Ｏ命令及ＩＯ割込に対して、ＶＭＣＰが介入する理由
は、従来技術でも述べたように以下のとおりである。

(i)仮想サブチヤンネル♯と実サブチヤネル♯との間の
変換が必要なこと。

(ii)実サブチヤネルをＶＭ上のＯＳ間で共有する場合が
あり、サブチヤネルスケジユールが必要であること。

(iii)実割込優先順位をＶＭ間で共有することがあるの
で、その割込制御マスクを、各ＶＭ上のＯＳの割込制御
マスク値のＯＲを取つた値にセツトしなければならず、
そのため、ＶＭＣＰによるＶＭのＩＯ割込保留が発生す
ること。これを防ぎハードウエア側でＩＯ割込を保留す
るためには、各ＶＭ用の割込制御マスクレジスタを用意
しなければならず、割込保留レジスタも又、各ＶＭ対応
に用意しなければならなくなり、ハードウエア量が大き
くなりすぎて得策ではない。以上を解決するため本発明
では以下の方式を取る。

(i)仮想サブチヤネル♯から実サブチヤネル♯への変換
表をＶＭＣＰが用意し、ＩＯ命令実行用マイクロプログ
ラムにより、これを使用して変換する。

(ii)実サブチヤネル制御ブロツクの中に、ＶＭ情報領域
を設け、ここに、仮想サブチヤネル♯と変換後の実サブ
チヤネル♯との対応を記述する。

(iii)実サブチヤネル制御ブロツクのＶＭ情報領域の中
に、状態フイールドを設け、専有サブチヤネルか否かを
示すフラグを設ける。このフラグは、ＶＭＣＰによるサ
ブチヤネル専有指定時、あるいは、ＶＭの定義情報でサ
ブチヤネル専有指定がある場合は、ＶＭの定義時に、設
定されるものである。このフラグが１のときは、当該Ｖ
Ｍに専有されたサブチヤネルがあるので、ＶＭＣＰによ
るサブチヤネルスケジユールは不要である。

(iv)実割込優先順位をＶＭに専有させることにより、そ
の優先順位における割込要求キユーの中には、専有元Ｖ
ＭのＩＯ要求のあつたサブチヤネルのみがキユーイング
されることになり、その実割込優先順位でのＶＭの混在
は、避けることができる。さらに、その専有された、実
割込優先順位の割込制御マスクは、専有元ＶＭ上のＯＳ
の対応する割込制御マスクの値と一致させることにす
る。これにより、ＶＭ上のＯＳの割込優先順位の割込制
御マスクが０のため割込不可能である場合は、対応する
実割込優先順位の割込制御マスクも０であるため、ハー
ドウエアの割込も発生せず、従つて、ハードウエアによ
り割込が保留され、ＶＭＣＰによるＶＭのＩＯ割込保留
という事象を避けることができる。

以上の方式をサポートするため、実割込優先順位の種類
を増加し、ＶＭによる実割込優先順位の専有を可能とす
ることにする。

〔発明の実施例〕

以下に本発明の実施例を示す。第１２図に、本発明の実
施例の全体図を示す。

ＣＰＵ１０００′の各構成要素は、従来例の第７図と同
じであるが、やや機能が大きくなつているものがある。
ＨＳＡ２００１の中には、従来例の第７図と同じものも
存在する。（ＩＯ要求キユー２０７０、ＩＯ割込要求キ
ユー２０８０、実サブチヤネル制御ブロツク群２０９
０′）。しかし、プレフイクス管理表２３００、変換表
アドレス管理表２４００、ＶＭ管理表２７００は新規の
情報である。

プログラム可能エリア２００２には、従来例の第７図と
同じもの（ＶＭＣＰのＰＳＡ２１００，ＶＭ１のＰＳＡ
２１１０，ＶＭ２のＰＳＡ２１２０，他のＶＭのＰＳＡ
も同様に存在しても良い，ＶＭＣＰ２２００、レベル２
メモリからレベル１メモリへのアドレス変換テーブル群
２０１０、レベル３メモリからレベル２メモリへのアド
レス変換テーブル群２０４０）も存在する。しかし、割
込優先順位♯変換テーブル２５００、サブチヤネル♯変
換テーブル群２６００は新規の情報である。ＩＯＰ３０
００′は、従来例第７図のＩＯＰ３０００と同様の構成
であるが、やや機能が大きくなつている。以下に先ず、
ＨＳＡ２００１及びプログラム可能エリア２００２に含
まれる新規情報について説明する。

第１３図にプレフイクス管理表２３００を示す。これ
は、ＶＭＣＰのＰＳＡアドレス、ＶＭ１のＰＳＡアドレ
ス、ＶＭ２のＰＳＡアドレス、ＶＭ３のＰＳＡアドレス
を含む。第１３図では、ＶＭ３までしか示していない
が、もつとも多くのＶＭのＰＳＡが登録されていても良
い。このＰＳＡのアドレスは、ＣＰＵ１０００′のμプ
ログラムが参照するものであり、プログラム可能エリア
２００２のホストシステムにおけるアドレスが記述され
ている。この各ＶＭのＰＳＡアドレスは、ＶＭの起動
時、起動専用命令のオペランドのひとつとして与えら
れ、その命令の処理時、プレフイクス管理表２３００の
該当エントリに格納される。このプレフイクス管理表２
３００の先頭アドレスは、ＣＰＵ１０００′の制御レジ
スタ群１１００′の中のひとつに格納される（第１２図
参照）このプレフイクス管理表はオプシヨンであり必須
ではない。どういう時に使用されるかは後述する。次に
第１４図に変換表アドレス管理表２４００を示す。この
アドレス管理表２４００は、サブチヤネル♯変換テーブ
ル２６００の先頭アドレスと、割込優先順位♯変換テー
ブル２５００の先頭アドレスを、各ＶＭ対応に管理して
いるものである。変換表アドレス管理表２４００の先頭
アドレスも又、ＣＰＵ１０００′の制御レジスタ群１１
００′の中のひとつに格納されている。サブチヤネル♯
変換表２６００、割込優先順位変換表２５００の検索方
法は、第１４図に示すとおりである。すなわち、仮想サ
ブチヤネル♯（２バイトからなる）を、Ｄ０・２５６＋
Ｄ１に分解し、先ず、アドレス管理表２４００の該当エ
ントリの内容が指し示す前段のテーブル２６０１を、Ｄ
０により検索する。前段テーブル２６０１のＤ０番目の
エントリには、後段テーブル２６０２のアドレスが設定
されており、その後段テーブル２６０２のＤ１番目のエ
ントリを検索する。そこに、対応する実サブチヤネル♯
Ｄ０′・２５６＋Ｄ１′が求められる。仮想割込優先順
位♯の変換は、変換表２５００の該当エントリを読み出
すのみで対応する実割込順位♯に変換される。サブチヤ
ネル♯変換表２６００、割込優先順位変換表２５００
は、ＶＭＣＰのコマンドによる指定時、又、ＶＭの定義
情報の中から、ＶＭ定義時に、ＶＭＣＰにより作られ、
ＶＭの起動時、起動専用命令のオペランドにより指定さ
れ、その起動専用命令の処理時、変換表アドレス管理表
２４００の該当エントリに格納される。この変換表２６
００，２５００，２４００もオプシヨンであり必須では
ない。すなわち、ＶＭＳにおいて、本発明のＩＯ実行方
式を用いるＶＭは、仮想サブチヤネル♯＝実サブチヤネ
ル♯，仮想割込優先順位♯＝実割込優先順位♯という制
限を守ることにすれば、これらの変換表は不要である。

第１５図は、ＶＭ管理表２７００の内容を示す。この中
には、該当ＶＭの主記憶装置のサイズ（Ｚ０，Ｚ１，
…）と、そのレベル２メモリアドレスからレベル１メモ
リアドレスへのアドレス変換テーブル２０１０のアドレ
ス（RATOR０，RATOR１，…）が記述されている。これら
の情報は、ＶＭの定義情報から得られるものであり、Ｖ
Ｍの起動専用命令により、ＨＳＡ２００１内のＶＭ管理
表２７００の該当エントリに格納される。ＶＭ管理表２
７００の先頭アドレスも又、ＣＰＵ１０００′内の制御
レジスタ群１１００′（第１２図参照）のひとつに格納
される。ＨＳＡ２００１内の制御ブロツクの先頭アドレ
スが、ＣＰＵ１０００′内の制御レジスタ１１００′に
格納されることは従来と同じである。もし、本発明のＩ
Ｏ実行方式をサポートするＶＭを第５図に示す、主記憶
装置２００２上の連続領域を、その主記憶装置として専
有するようなＶＭだけに限定する場合は、その上下限を
定義した変換表２０１０(2)をもつて、このＶＭ管理表
２７００の代わりとすることも可能である。もし、第５
図の変換表２０１０(2)を使う場合は、この上下限アド
レスα_ｉ，α_ｉ＋１（ｉ＝１，２，３…）がＶＭ起動命
令によつて指定され、その命令処理により、ＨＳＡ２０
０１に、この変換表２０１０(2)の該当エントリが作ら
れることになる。第１６図は、実サブチヤネル制御ブロ
ツク群２０９０′、その中の、ひとつの実サブチヤネル
制御ブロツク２０９１′及び、その中のＶＭ情報領域２
０９２′を示す。ＶＭ情報領域２０９２′の中には、状
態フイールド、ＶＭ♯、仮想サブチヤネル♯、対応する
実サブチヤネル♯、仮想割込優先順位♯、対応する実割
込優先順位♯、ＣＣＷのアドレス変換情報２０９４が存
在する。状態フイールドには、このサブチヤネルが占有
されているか否か、このサブチヤネルがＩＯ直接実行抑
止モードか否かを示すフラグが存在する。ＣＣＷのアド
レス変換情報２０９４は、従来のアドレス変換情報２０
９２（第１０図参照）と同じ内容である。ＶＭの定義時
ＶＭ定義情報から、又は、ＶＭＣＰのコマンドによる指
定時、又は、ＩＯ命令の処理時、これらのＶＭ情報領域
２０９２′内の情報が設定される。

実サブチヤネルの専有又は、実割込優先順位の専有は、
ＶＭの定義時又は、ＶＭＣＰコマンドにより指定され
る。この指令のとき、ＶＭ情報領域２０９２′の中の以
下のフイールドが設定される。

・状態フイールド２０９３内のサブチヤネル占有フラグ ・Ｉ／Ｏ直接実行モード抑止フラグは通常０にセツトさ
れ、Ｉ／Ｏ直接実行モードはサポート状態にされる。

・専有元のＶＭ♯ ・仮想サブチヤネル♯と実サブチヤネル♯ ・ＣＣＷのアドレス変換情報２０９４の中で、当該専有
元ＶＭの主記憶装置（レベル２メモリ）からレベル１メ
モリへのアドレス変換テーブルの先頭アドレス(RATOR第
４図(a)参照）これはもし、専有元ＶＭが、第５図に示
す、主記憶装置を専有する場合は、その上下限α_ｉ，α
_ｉ＋１（ｉ＝１，２，３…）を設定するようにしても良
い。

共有サブチヤネルの場合は、これらの情報は、もし必要
なら、ＩＯ命令処理時に設定される。この場合は、ＩＯ
発行元ＶＭのＶＭ情報領域の該当フイールドに設定され
る。

第１７図に、ＶＭ起動用の命令フオーマツトを示す。２
９００がＶＭ起動命令であり、２９１０は、そのオペラ
ンドである。オペランド２９１０の中には、当該ＶＭ
♯、ＶＭのＰＳＷ、ＶＭのＰＳＡアドレス、サブチヤネ
ル♯変換テーブル２６００（第１４図）の先頭アドレ
ス、割込優先順位♯変換テーブル２５００（第１４図）
の先頭アドレス、当該ＶＭの主記憶装置からホストシス
テムの主記憶装置へのアドレス変換テーブル２０１０
（第１５図）の先頭アドレス(RATOR)（第４図(a)参
照））、当該ＶＭの主記憶装置サイズ（この２つについ
ては、起動するＶＭが、第５図に示す、主記憶装置２０
０２の連続領域をＶＭの主記憶装置として使用する場合
はその上下限α_ｉ，α_ｉ＋１（ｉ＝１，２…）を指定し
ても良い。）等が記述されている。これらのオペランド
情報の中で、ＶＭの走行用ＰＳＷ、ＶＭのＰＳＡアドレ
ス及び実割込優先順位ステータス、及び、ＶＭＳ制御フ
ラグ群は、ＶＭ起動時に決定されるが、その他の多くの
情報は、前述したとおりＶＭの定義情報により、ＶＭの
定義時に決定されるものである。実割込優先順位ステー
タス、及び実割込優先順位専有ステータス、及びＶＭＳ
制御フラグ群は、後程説明する。これらのオペランド
は、ＶＭＣＰにより設定される。ＶＭの起動用命令につ
いては、必らずしも、第１７図に示す形式でなくても良
い。ただ、オペランドとして、第１７図に示すような情
報が必要である。第１８図はＶＭＳ制御レジスタ群１０
８０を表わす。レジスタ１０８１は、現走行ＶＭのＶＭ
♯を含み、ＶＭ起動命令により設定される。このレジス
タの内容は、ＶＭ起動命令のオペランド２９１０（第１
７図）のひとつのフイールドの内容で与えられる。第１
９図は、ＶＭＳ制御フラグ群１０９０′（第１２図参
照）を示す。これらのフラグは、ＶＭ起動命令のオペラ
ンド（第１７図）のひとつのフイールドで初期値が与え
られる。各フラグの意味は以下のとおりである。

Ｖ：ＶＭ走行時１とする。ＶＭＣＰ走行時、又は、実計
算機モード時０となる。ＶＭ起動命令により１に設定さ
れ、割出し等で、ＶＭＣＰに制御が渡されるとき、０に
セツトされる。これは従来のとおり（第７図でである。

Ｈ：ＶＭの走行において、特権命令の直接実行が可能で
あるとき１をセツトする。このフラグが１のとき、ＶＭ
の走行における大部分の特権命令は、ＣＰＵ１０００′
の命令実行回路により直接実行される。Ｈ＝１のとき高
速ＶＭモードという。これも従来どおり（第７図参
照）。

Ｒ：ＶＭ上のＯＳに制限を与え、常に仮想サブチヤネル
♯＝実サブチヤネル♯かつ常に、仮想割込優先順位♯＝
実割込優先順位♯のとき、１をセツトする。これが１の
とき、μプログラムによるサブチヤネル♯変換処理、割
込優先順位♯変換処理を全て除外する。（このとき、第
１４図に示す変換表類２４００，２６００，２５００は
不要である。） Ｄ：本発明で可能となるＶＭのＩＯ直接実行（ＶＭＣＰ
を介入しないことを意味する）を有効とするとき１とす
る。通常ＶＭＣＰのＶＭ起動命令により１に初期化され
る。

Ｎ：現走行ＶＭが、共有割込優先順位に関する割込保留
要因を持ち（実際はＶＭＣＰが当該ＶＭ用に保留してい
るものである）、現走行ＶＭの仮想割込優先順位マスク
に関しては割込可能であるものが存在する（従つて、当
該ＶＭのＰＳＷのＩＯマスクが０のため割込不可能とな
つている）とき、１に設定する。これは、仮想割込優先
順位に関しては割込可能な、ＶＭのＩＯ割込要求を調べ
る命令の実行時に使用する。これも、ＶＭＣＰがＶＭ起
動命令により初期化する。

第２０図は、実割込優先順位のわりあて方法を示す。実
割込優先順位として、０〜３１の３２種類を考える。実
割込優先順位０は、最も優先順位が高いのでＶＭＣＰ専
用とする。実割込優先順位１から、上昇順（割込優先順
位は下降順）に、ＶＭの専有する実割込優先順位を各専
有元ＶＭにわりあてる。共有割込優先順位については、
実割込優先順位３１から下降順（割込優先順位は上昇
順）に各ＶＭに割当てる。第２０図における例では、Ｖ
Ｍ１の仮想割込優先順位０には、実割込優先順位１が割
当てられ、これを専有し、仮想割込優先順位１〜７に
は、実割込優先順位３１が割当てられ、これをＶＭ間で
共有することになる。ＶＭ２及びＶＭ３についても第２
０図に示すとおりに割当てられる。ＶＭ１での仮想割込
優先順位は、実際には、０と（１〜７）の二種類に分け
られることとなる。従つて、ＶＭ１上のＯＳが、実効的
に使用できる実割込優先順位は二種類となる。これらの
ＯＳに対する制限は、運用により許容することができる
ものである。どの割込優先順位を専有にするかは、各Ｖ
Ｍに対して、ＶＭＳ全体の計画下で決定すべき問題であ
り、ＶＭＣＰにより管理される。このようにして決定さ
れた実割込優先順位の専有，共有の状態は、ＶＭ起動命
令のオペランドで与えられ（第１７図参照）、その命令
処理により実割込優先順位専有ステータスレジスタ１０
４９（第２１図）に設定される。

第２１図は、実割込優先順位マスクレジスタ１０４
１′、実割込保留レジスタ１０４２′、実割込優先順位
ステータスレジスタ１０４５及び実割込優先順位専有ス
テータスレジスタ１０４９を示している。このうち、レ
ジスタ１０４１′と１０４２′は従来例（第１１図）に
も存在するが、ただ、そのビツト数を増加してある。こ
の例では、従来８ビツトであつたものを４倍の３２ビツ
トに拡張してある。これは、実割込優先順位のＶＭにお
ける専有方式をサポートするためである。意味は同じで
あるので、説明は省略する。実割込優先順位ステータス
レジスタ１０４５の意味は以下のとおり。すなわち、ビ
ツトｎ（０〜３１）が０の時、実割込優先順位ｎが現走
行ＶＭに専有されていることを示す。そうでないとき
は、１にセツトされる。実割込優先順位専有ステータス
レジスタ１０４９の内容は以下のとおり。すなわち、ビ
ツトｃ（０〜３１）が０のとき、実割込優先順位ｃがあ
るＶＭに占有されていることを意味し、ビツトｃが１の
とき実割込優先順位ｃは共有であることを示している。
レジスタ１０４５，１０４９は、ＶＭ起動命令のオペラ
ンドにより初期設定される。実割込優先順位マスクレジ
スタ１０４１′は、ＶＭＣＰにより管理、更新される。
実割込保留レジスタ１０４２′は、ＩＯＰ３０００′
（第１２図）によりセツトされ、ＩＯ割込処理用マイク
ロプログラム１０６０′によりリセツトされる（第２２
図）。

第２２図は、本発明におけるＩＯ割込回路１０４０′の
回路図である。この図では、簡単のために、実割込優先
順位が、１０種類しかないように書いてあるが、実際
は、３２種類あり、そのときの結線も、全く同様であ
る。さて、実割込優先順位ｃ（ｃ＝０〜３１）が、割込
保留要因をもつ（すなわち、ＩＯ割込要求キユー２０８
０の実割込優先順位ｃレベルのキユーに、割込要求もつ
サブチヤネルがキユーイングされ保留レジスタ１０４
２′の該当ビツトが１になつたとする）とする。このと
き、割込優先順位ｃが現走行ＶＭに専有されているとき
は、実割込優先順位ステータスレジスタ１０４５の対応
ビツトは０となつているので、ＯＲゲート群１０４８の
出力には、ＰＳＷのＩＯマスク値が出るから、ＰＳＷ１
０２０のＩＯ割込マスクが有効となる。従つて、対応す
る実割込優先順位マスクレジスタ１０４１′の対応ビツ
トが１でＰＳＷのＩＯマスクが１のときのみ、ＡＮＤゲ
ート１０４７の該当出力が１となりＩＯ割込みが起動さ
れ、ＩＯ割込処理マイクロプログラム１０６０′に制御
が渡される。割込優先順位ｃが、共有か又は、他ＶＭに
専有されている場合は、レベル１０４５の対応ビツトは
１となつているので、ＯＲゲート１０４８の該当出力は
１となりＰＳＷ１０２０のＩＯマスクに無関係となり、
対応する実割込優先順位マスクレジスタ１０４１′のビ
ツトが１であれば、ＩＯ割込みが起動される。マイクロ
プログラム１０６０′による割込処理後、当該割込優先
順位ｃの割込要求キユーが空になれば、保留レジスタ１
０４２′の該当ビツトは同マイクロプログラムにより０
クリアされる。

さて、以上にのべたハードウエア及びマイクロプログラ
ム及び、主記憶装置上の情報を用いて、ＶＭ上のＯＳの
ＩＯ命令及びＩＯ割込みがどのように処理されるかを順
をおつて以下にのべる。

以下の２点を前提とし、ＶＭは高速ＶＭモードとする。

(i)ＶＭの主記憶装置全体は、ホストシステムの主記憶
装置上に常駐化されているものとする。

(ii)ＶＭ上のＯＳのＩＯ直接実行（ＶＭＣＰの介入なし
の実行方法，ＩＯ割込みの直接実行も含む）は、専有サ
ブチヤネル、かつ、専有割込優先順位を有するサブチヤ
ネルに対してだけサポートする。

先ず、ＶＭＣＰは、ＶＭの起動時、第１７図のＶＭ起動
命令のオペランドの設定の他に、実割込優先順位マスク
レジスタ１０４１′のビツトｃを以下のように設定する
（第２１図）。

・実割込優先順位ｃ（０〜３１）が、現走行ＶＭに専有
されているとき、対応するＶＭ上のＯＳの仮想割込優先
順位（今簡単のために、ひとつだけと仮定する。以下同
様。）のマスク値を、ビツトｃにセツトする。

・割込優先順位ｃが、他のＶＭに専有されているとき、
該ＶＭの対応する仮想割込優先順位のマスク値と、該Ｖ
ＭのＰＳＷのＩＯマスク値との論理積を、ビツトｃにセ
ツトする。又は、当該割込優先順位ｃの割込みの遅れが
問題にならない場合は、ビツトｃに０をセツトしても良
い。

・割込優先順位ｃが、ＶＭ間で共有される場合は、ビツ
トｃには１をセツトする。

当該ＶＭの走行中に、その仮想割込優先順位マスクを変
更しても、ただちに、実割込優先順位マスクレジスタ１
０４１′（第２１図）に変更が反映される。そのため
に、ＯＳの仮想割込優先順位マスク値の変更命令は、必
らず、ＶＭＣＰ経由でシミユレーシヨンするようにする
こともできるし、又は、ＣＰＵのμプログラム処理によ
り、当該変更をレジスタ１０４１′に反映しても良い。
それは従来と同じ。高速ＶＭモードのＶＭを起動する場
合は、第１７図のＶＭ起動命令のオペランドのＶＭ走行
用ＰＳＷには、ＶＭ自身のＰＳＷが設定され、これが、
そのまま、ＣＰＵ１０００′のＰＳＷ１０２０（第１２
図）に設定される。従つて、ＰＳＷのＩＯマスクは、走
行ＶＭのＩＯマスクと一致させられる。ＶＭ走行中にお
けるＯＳのＰＳＷ変更は、ただちに、ＰＳＷ１０２０に
反映されるので、この一致条件は満足される。そのため
に、ＯＳのＰＳＷ変更命令は、直接実行により、ＣＰＵ
１０００′のＰＳＷ１０２０に反映されても良いし、
又、ＶＭＣＰ経由のシミユレーシヨンにより反映される
こともある。これは従来どおり。以上の設定が完了した
後、ＶＭ起動命令（第１７図）により、ＶＭ上のＯＳに
制御が渡される。この命令の実行により、第１８図の現
走行ＶＭ♯レジスタ１０８１、ＣＰＵ１０００′のＰＳ
Ｗ１０２０（第１２図）、第１３図プレフイクス管理表
の該当エントリ、第１４図の変換テーブルアドレス管理
表２４００の該当エントリ、第１５図のＶＭ管理表の該
当エントリ、第２１図の実割込優先順位ステータスレジ
スタ１０４５、第１９図のＶＭＳ制御フラグ群が初期化
される。

さて、ＶＭ上のＯＳからＩＯ命令が発行されたとする。
ＣＰＵ１０００′のＩＯ実行回路１０３０′は、マイク
ロプログラム１０５０′の制御により以下の処理を行な
う。

(1)高速ＶＭモードでないとき（ＶＭＳ制御フラグＨ＝
０第１９図参照）は、ＶＭＣＰへ割出す。このときは、
ＶＭＣＰのプレフイクスレジスタ１０１０を使用して、
ＶＭＣＰのＰＳＡ２１００に割込みを反映することによ
り、ＶＭＣＰへ割出す（第１２図）。

(2)高速ＶＭモード（ＶＭＳ制御フラグＨ＝１）のと
き、ＶＭのＩＯ直接実行モード（ＶＭＳ制御フラグＤ＝
１かどうか）か否かを判断する。（第１９図）。

(3)Ｄ＝０のときは、ＶＭＣＰへ割出す。

(4)Ｄ＝１のとき、ＶＭＳ制御フラグＲを判断する。Ｒ
＝０のとき、該当する仮想サブチヤネル♯変換表２６０
０を検索して、与えられた仮想サブチヤネル♯を、実サ
ブチヤネル♯に変換する。もし、仮想割込優先順位♯が
命令オペランドで与えられたときは、割込優先順位♯変
換テーブルを検索し、実割込優先順位♯に変換する。こ
れと、実割込優先順位専有ステータスレジスタ１０４９
により、専有かどうかを判断し、サブチヤネル制御ブロ
ツクのＶＭ情報領域２０９２′の状態フイールドに書き
込む（第１６図）。

仮想割込優先順位♯と実割込優先順位♯との対応関係は
このとき書き込まれる。Ｒ＝１のときは、変換は不要で
あるので、同じ値を書き込む。

(5)求めた実サブチヤネル制御ブロツク２０９１′（第
１６図）が専有サブチヤネルでかつ、専有割込優先順位
を有する場合はＩＯ命令を実行する。これ以後は、実計
算機システムにおける処理と同じで、非同期のＩＯ装置
のオペレーシヨンを必要とする場合は、ＩＯ要求キユー
２０７０にサブチヤネルをキユーイングする（第８
図）。ＩＯ発行元には、条件コードと共に制御が返され
る。

(6)求めた実サブチヤネルが、共有サブチヤネル又は、
割込優先順位が共有の場合は、ＶＭＣＰへ割出し、シミ
ユレーシヨンに委ねる。

(7)ＶＭ上のＯＳの発行したＩＯ命令が、各仮想割込優
先順位上の割込可能（ＯＳの仮想割込優位マスクに関し
て割込可能の意味）な、ＩＯ割込要求を調べる命令の場
合は、以下のように処理する。すなわち、先ず、現走行
ＶＭの実専有割込優先順位に関して、割込要求を調べ
る。そのとき、もし、何も、ＩＯ割込要求がないとき
は、共有割込優先順位について調べる必要があるが、共
有割込優先順位に関する割込保留は全てＶＭＣＰが管理
するので、ＶＭＣＰに制御を渡す必要性が発生する。し
かし、それは、直接実行の主旨に反するので、ＶＭＳの
制御フラグＮ（第１９図）を用いる。Ｎ＝１のときは、
調べるべきＩＯ割込保留（共有割込優先順位、かつ、仮
想割込優先順位について割込可能）を、ＶＭＣＰが管理
していることを示し、従つて、この場合は、ＶＭＣＰへ
割出すこととする。Ｎ＝０の時は、かかるＩＯ割込保留
はないため、ＶＭＣＰへ割出す必要はなくなり、直接実
行が可能となる。次にＩＯ割込処理について述べる。

(1)ＩＯ装置からのＩＯ割込要求は、ＩＯＰ３０００′
により検出され、対応する実サブチヤネル制御ブロツク
が、ＨＳＡ２００１内のＩＯ割込要求キユー２０８０の
対応する実割込優先順位にキユーイングされる。（第９
図参照）。これは従来どおり。

(2)このとき、第２２図に示す、ＩＯＰ３０００′は実
割込保留レジスタ１０４２′の該当ビツトを１にする。
これも従来どおり。

(3)実割込優先順位マスクレジスタ１０４１′は、前述
したように設定されている。第２２図におけるＩＯ割込
み回路の動作方法は前述したとおりである。これによ
り、ＩＯ割込みが起動され、ＩＯ割込処理用マイクロプ
ログラム１０６０′に制御が渡つたとする。

(4)このとき、割込みが起動された実割込優先順位が専
有化されている場合、実割込優先順位マスクレジスタ１
０４１′、実割込優先順位ステータスレジスタ１０４５
の設定方法により、その専有元ＶＭは、対応する仮想割
込優先順位に関しては、必らず、割込可能となつてい
る。もし、その専有元ＶＭが、割込不可能な場合は、Ｐ
ＳＷ１０２０のＩＯマスク、上記レジスタ１０４１′，
１０４５の働らきにより、当該実割込優先順位に関して
はＩＯ割込みは起動されず、制御が１０６０′に渡され
ることはない。すなわち、ハードウエアにより保留され
たままである。

(5)ＩＯ割込μプログラム処理１０６０′は、以下の処
理を行なう。

(i)割込みを発生した実割込優先順位ｃ上の、ＩＯ割込
要求キユー２０８０（第９図）の実サブチヤネルをキユ
ーより取りはずす。

(ii)ＶＭＳ制御フラグ１０９０′（第１９図）のＶＭモ
ードフラグビツトＶ及び高速ＶＭモードフラグＨを見、
Ｖ＝０orＨ＝０のときは、ＶＭＣＰのＰＳＡへ割込みを
反映する。この場合は、ＶＭＣＰのＰ×Ｒ１０１０（第
１２図）を使用する。

(iii)Ｖ＝１＆Ｈ＝１のとき、ＶＭのＩＯ直接実行モー
ドＤビツトをみる。Ｄ＝０のとき、ＩＯ直接実行モード
でないので、ＶＭＣＰのＰＳＡへ割込みを反映する。

(iv)Ｄ＝１のとき、以下の処理を行なう。

(1)実サブチヤネル制御ブロツク内の状態フイールド
（第１６図）より、占有化されたサブチヤネルか判断
し、共有サブチヤネルの場合は、ＶＭＣＰのＰＳＡへ割
込みを反映する。

(ロ)割込を発生している実割込優先順位ｃが現走行ＶＭ
に専有されている場合、すなわち、実割込優先順位ステ
ータスレジスタ１０４５の該当ビツトが０のとき（第２
１図参照）、現走行ＶＭのＰＳＡに割込みを反映し、現
走行ＶＭを続行する。このときは、ＶＭ用のプレフイク
スレジスタ１０７０（第１２図）を使用する。ＶＭのプ
レフイクスへのＩＯ割込情報は、実サブチヤネル制御ブ
ロツク２０９２′内の仮想サブチヤネル♯、あるいは、
仮想割込優先順位♯を割込情報として反映する。

(ハ)実割込優先順位ｃが、他のＶＭに専有されている場
合は、ＶＭＣＰへ割込みを反映する。この後、ＶＭＣＰ
により、該当ＶＭのＰＳＡへ割込みを反映する。

(ニ)実割込優先順位ｃが共有されている場合は、ＶＭＣ
Ｐへ割込みを反映する。この後、ＶＭＣＰにより、該当
ＶＭへの割込みの反映が行なわれるが、この場合は、該
当ＶＭが割込不可能の場合が有り得、その場合は、ＶＭ
ＣＰにより当該ＩＯ割込みが保留されることとなる。

以上のように、サブチヤネルが占有化されて、かつ、占
有化された実割込優先順位を有する場合、そのサブチヤ
ネルに対しては、ＶＭ上のＯＳのＩＯ直接実行（ＶＭＣ
Ｐの介入によらず実行すること）がサポートされる。Ｉ
Ｏ割込みの場合は、さらに、正確にいえば、現走行ＶＭ
の専有するサブチヤネルからのＩＯ割込みだけが直接実
行される。他のＶＭの専有するサブチヤネルからのＩＯ
割込みについては、ＶＭ間スケジユーリングの必要性が
発生するため、ＶＭＣＰが介入せざるを得ない。

第１６図の実サブチヤネル制御ブロツクの中の状態フイ
ールド２０９３のＩＯ直接実行モード抑止フラグは、通
常は０であり、当該サブチヤネルのＩＯ直接実行モード
はサポートされる。しかし、専有サブチヤネルの場合、
専有元ＶＭ以外のＶＭ上のＯＳからＩＯ命令が発行され
ることはないが、ＶＭＣＰから、ＩＯ命令が発行される
ことはあり得る。このときは、専有サブチヤネルであっ
ても、当該ＶＭＣＰのＩ／Ｏが完了するまでは、この状
態フイールド２０９３内のＩ／Ｏ直接実行モード抑止フ
ラグを１とし、当サブチヤネルのＩＯ直接実行モードは
抑止状態におかれる。

従つて、このフラグは、ＶＭＣＰの管理において、セツ
ト／リセツトされるものである。以上のＩＯ実行方式に
おいて以下のことがいえる。

(a)ＶＭＳ制御フラグ群１０９０′の中で、（第１９
図）Ｒビツトはなくても良い。すなわち、常に仮想サブ
チヤネル♯の変換及び仮想割込優先順位♯の変換を行な
うようにするが、又は、ＶＭＳの運用において、本発明
のＩＯ直接実行方式を適用する場合は、必らず、それら
の値が等しいことを前提とすることにすれば不要であ
る。

(b)同じく、Ｄフラグも、Ｈフラグで代用する方法が考
えられるが、高速ＶＭモードフラグＨは、ＩＯ命令以外
の特権命令の直接実行の可否をも制御するので、ＩＯ命
令だけの直接実行の可否の制御はできなくなる。

(c)ＩＯ割込みの処理で、現走行ＶＭ以外のＶＭに専有
されている実割込優先順位からのＩＯ割込みは、ＶＭＣ
Ｐに反映するように前述したが、これを、当該専有元Ｖ
Ｍは、割込可能となつているから、先ず、当該ＶＭのＰ
ＳＡに割込反映後、ＶＭＣＰに、ＶＭＣＰコールの形で
制御を渡すようにしても良い。そのＶＭのＰＳＡのアド
レスは、第１３図におけるプレフイクス管理表より求め
ることができる。この場合は、さらに、当該ＶＭのＰＳ
Ｗを求める方法が必要であり、そのための情報が必要で
あるが、その方法は、当該ＶＭ♯をベースとして、いろ
いろな方法が考えられるので、図示は省略する。

(d)サブチヤネル♯変換テーブル先頭アドレス，割込優
先順位♯変換テーブル先頭アドレス，実割込優先順位ス
テータスレジスタ１０４５，実割込優先順位専有ステー
タスレジスタ１０４９（第２１図）は、全て、ＶＭ起動
命令のオペランドで初期化する（第１７図参照）ように
したが、ＶＭＣＰの専用命令で初期化するようにしても
良い。

〔発明の効果〕

以上説明したように本発明によれば、ＶＭ上のＯＳから
発行されるＩＯ命令、及び、ＩＯ割込みの直接実行が可
能となり、ＶＭＣＰのＩＯシミユレーシヨンオーバヘツ
ドを大幅に削減することができる効果がある。ほとんど
実計算機性能に近い仮想計算機を実現するには必須の機
能である。

【図面の簡単な説明】

第１図は通常のＯＳによる実計算機システムのブロツク
図、第２図は従来の仮想計算機システム（ＶＭＳ）のブ
ロック図、第３図は従来の仮想計算機（ＶＭ）における
メモリ階層を示す説明図、第４図〜第１１図は従来例の
説明図であり、第４図はアドレス変換テーブル類を示す
説明図、第５図は実主記憶装置の連続領域を専有するＶ
Ｍの構成図、第６図はＶＭＣＰが、ＶＭのＩＯシミユレ
ーシヨン用に発行するＩＯ命令を示す説明図、第７図は
ホストシステムの構成図、第８図はＩＯ要求キューを示
す説明図、第９図はＩＯ割込要求キューを示す説明図、
第１０図は実サブチヤネル制御ブロツク群の説明図、第
１１図はＩＯ割込回路を示す図、第１２図ないし第２２
図は本発明についての説明図であり、第１２図はホスト
システムの構成図、第１３図はプレフイクス管理表を示
す図、第１４図は変換表アドレス管理表を示す説明図、
第１５図はＶＭ管理表の説明図、第１６図は実サブチヤ
ネル制御ブロツク群の説明図、第１７図はＶＭ起動命令
を示す図、第１８図はＶＭＳ制御レジスタ群の説明図、
第１９図はＶＭＳ制御フラグ群を示す図、第２０図は割
込優先順位割当て方法の説明図、第２１図はＶＭＳ割込
制御レジスタの説明図、第２２図はＶＭＳ用ＩＯ割込回
路についての説明図である。 １００００……実計算機システム、１０００……ＣＰ
Ｕ、１０００′……ＣＰＵ（本発明用）、１０００−Ｎ
……ＣＰＵＮ Ｎ＝１，２，３，…、１０１０……ＶＭ
ＣＰのプレフイクスレジスタＰＸＲ、１０２０……プロ
グラムステータスワードＰＳＷ、１０３０……ＩＯ命令
実行回路、１０４０……ＩＯ割込回路、１０５０……Ｉ
Ｏ命令実行用マイクロプログラムμＰ１、１０６０……
ＩＯ割込処理用マイクロプログラムμＰ２、１０７０…
…ＶＭ用ＰＸＲ、１０８０……ＶＭＳ制御レジスタ群
（本発明用）、１０９０……ＶＭＳ制御フラグ群、１１
００……基本制御レジスタ群、１０３０′……ＩＯ実行
回路（本発明用）、１０４０′……ＩＯ割込回路（本発
明用）、１０５０′……ＩＯ命令実行用マイクロプログ
ラム（本発明用）、１０６０′……ＩＯ割込処理用マイ
クロプログラム（本発明用）、１１００′……基本制御
レジスタ群（本発明用）、１１１０……レベル２→レベ
ル１アドレス変換テーブル先頭アドレスを含むレジス
タ、１１２０……レベル３→レベル２アドレス変換テー
ブル先頭アドレスを含むレジスタ、１０４１……実割込
優先順位マスクレジスタ、１０４１′……実割込優先順
位マスクレジスタ（本発明用）、１０４２……実割込保
留レジスタ、１０４２′……実割込保留レジスタ（本発
明用）、１０４３……ＯＲゲート、１０４４……ＡＮＤ
ゲート、１０８１……現走行ＶＭ♯レジスタ、１０４５
……実割込優先順位ステータスレジスタ、１０４６……
ＡＮＤゲート群、１０４６′……ＡＮＤゲート群（本発
明用）、１０４７……ＡＮＤゲート群（本発明用）、１
０４８……ＯＲゲート群（本発明用）、１０４９……実
割込優先順位専有ステータスレジスタ、２０００……主
記憶装置、２０００−Ｎ……ＶＭ−Ｎの主記憶装置（Ｎ
＝１，２，３，…）、２００１……主記憶装置２０００
内のハードウエア・システム・エリア、２００２……主
記憶装置２０００内のプログラム可能エリア、２０１０
……レベル２メモリからレベル１メモリへのアドレス変
換テーブル、２０１０(1)……レベル２メモリからレベ
ル１メモリへのアドレス変換テーブル、２０１０(2)…
…レベル２メモリから１レベルメモリのアドレス変換テ
ーブル、２０２０……レベル１メモリアドレスで作られ
たＣＣＷ、２０３０……レベル２メモリアドレスで作ら
れたＣＣＷ、２０４０……レベル３メモリからレベル２
メモリへのアドレス変換テーブル、２０５０……レベル
３メモリアドレスで作られたＣＣＷ、２０６０……ＶＭ
上のＯＳの生成する仮想空間で、レベル３メモリに属す
る、２０７０……ＩＯ要求キユー、２０８０……ＩＯ割
込要求キユー、２０９０……サブチヤネル制御ブロツク
群、２０９０′……サブチヤネル制御ブロツク群（本発
明用）、２１００……ＶＭＣＰのプレフイクスＰＳＡ、
２１１０……ＶＭ１のＰＳＡ、２１２０……ＶＭ２のＰ
ＳＡ、２１３０……ＶＭ３のＰＳＡ、２２００……ＶＭ
ＣＰの常駐領域、２３００……プレフイクス管理表、２
４００……変換表アドレス管理表、２５００……割込優
先順位♯変換テーブル群、２６００……サブチヤネル♯
変換テーブル群、２７００……ＶＭ管理表、２８００…
…ＶＭＣＰの用意したＣＣＷ変換情報、２８１０……Ｖ
Ｍ上のＯＳまたはＶＭＣＰの用意したＣＣＷ群、２０９
１……サブチヤネル制御ブロツク、２０９１′……サブ
チヤネル制御ブロツク（本発明用）、２０９２……サブ
チヤネル制御ブロツク内のアドレス変換情報、２０９
２′……サブチヤネル制御ブロツク内のアドレス変換情
報（本発明用）、２０７１……ＩＯ要求キユーキユーエ
レメント、２６０１……サブチヤネル♯変換テーブルの
前段表、２６０２……サブチヤネル♯変換テーブルの後
段表、２０９３……サブチヤネル制御ブロック内のＶＭ
情報領域２０９２′内の状態フイールド、２０９４……
ＶＭ情報領域内のＣＣＷアドレス変換情報、２９００…
…ＶＭ起動命令、２９１０……ＶＭ起動命令のオペラン
ド、３０００……入出力プロセツサＩＯＰ、３０００′
……入出力プロセツサＩＯＰ（本発明用）、３０００−
Ｎ……ＶＭ−ＮのＩＯＰ（論理的なもの）、３０１０…
…サブチヤネルレジスタ群、３０１０′……サブチヤネ
ルレジスタ群（本発明用）、３０２０……ＩＯを実行す
るマイクロプログラムμＰ３、３０３０……ＩＯＰ３０
００内のアドレス変換テーブル、３０１１……ひとつの
サブチヤネルレジスタ、４０００……入出力制御装置Ｉ
ＯＣ、４０００−Ｎ……ＶＭ−Ｎ（Ｎ＝１，２，３，
…）のＩＯＣ、１００……ＣＰＵ−主記憶装置間インタ
フエース、１１０……ＣＰＵ−ハードウエアシステムエ
リア２００１間インタフエース、１２０……ＣＰＵ−プ
ログラム可能エリア２００２間インタフエース、２００
……ＣＰＵ−ＩＯＰ間インタフエース、３００……ＩＯ
Ｐ−主記憶装置間インタフエース、３１０……ＩＯＰ−
ハードウエアシステムエリア２００１間インタフエー
ス、３２０……ＩＯＰ−プログラム可能エリア２００２
間インタフエース、４００……ＩＯＰ−ＩＯＣ間インタ
フエース。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐藤 博昭 神奈川県秦野市堀山下１番地 株式会社日 立製作所神奈川工場内 (72)発明者 沢本 英雄 神奈川県秦野市堀山下１番地 株式会社日 立製作所神奈川工場内

Claims (36)

【特許請求の範囲】
1. 【請求項１】制御プログラムの制御下で複数のオペレー
   テイングシステム（ＯＳ）を並行して走行し、かつ、複
   数のＩ／Ｏ装置とその一つを該ＯＳの一つに対してそれ
   ぞれ代表する複数のサブチャネルとを有する計算機シス
   テムにおいて、 該複数のサブチャネルの少なくとも一つが該ＯＳの一つ
   により排他的に使用されるように、該複数のサブチャネ
   ルを該複数のＯＳに割当て、 該複数のＩ／Ｏ装置の一つを代表するサブチャネルを要
   求するＩ／Ｏ命令が走行中のＯＳにより発行されたと
   き、その要求されたサブチャネルがその走行中のＯＳに
   より排他的に使用されるものであるという条件下で、該
   制御プログラムにその命令のシミュレーションを要求し
   ないで、そのＩ／Ｏ命令を実行するＩ／Ｏ命令実行方
   法。
2. 【請求項２】その要求されたサブチャネルが該走行中の
   ＯＳにより排他的に使用されるものか否かを決定するた
   めの情報をその要求されたサブチャネルに対応してあら
   かじめ記憶し、 該Ｉ／Ｏ命令が走行中のＯＳにより発行されたとき、そ
   の命令により要求されたサブチャネルがその走行中のＯ
   Ｓにより排他的に使用されるものであるか否かをそのサ
   ブチャネルに対応してあらかじめ記憶された該情報に基
   づいて判別し、 該実行は、その要求されたサブチャネルがその走行中の
   ＯＳにより排他的に使用されるものであると判別された
   ときに行う特許請求の範囲第１項記載のＩ／Ｏ命令実行
   方法。
3. 【請求項３】該Ｉ／Ｏ命令が指定する仮想のサブチャネ
   ルの番号を該複数のＩ／Ｏ装置のいずれか一つに割当て
   られたサブチャネル番号（実のサブチャネル番号）に変
   換し、 該判別は、その実のサブチャネルの番号が割当てられた
   サブチャネルに対応して記憶された情報に基づいて行う
   特許請求の範囲第２項記載のＩ／Ｏ命令実行方法。
4. 【請求項４】該判別の結果、その要求されたサブチャネ
   ルがその走行中のＯＳにより排他的に使用されるもので
   ないと判別されたとき、該制御プログラムにそのＩ／Ｏ
   命令のシミュレーションを要求する特許請求の範囲第２
   項記載のＩ／Ｏ命令実行方法。
5. 【請求項５】該走行中のＯＳにより使用される一つまた
   は複数のサブチャネルの各々に対応して，第１または第
   ２の値を持つ直接実行モードフラグをあらかじめ記憶
   し、 該走行中のＯＳからＩ／Ｏ命令が発行されたときそのＩ
   ／Ｏ命令により要求されたサブチャネルに対応して記憶
   された直接実行モードフラグの値を読みだし、その値が
   該第一の値であるとき、そのサブチャネルが該走行中の
   ＯＳにより排他的に使用されるものか否かの上記判別を
   行い、該読み出された直接実行モードフラグの値が該第
   二の値であるとき、該制御プログラムに該命令のシミュ
   レーションを要求する特許請求の範囲第４項記載のＩ／
   Ｏ命令実行方法。
6. 【請求項６】制御プログラムの制御下で複数のオペレー
   テイングシステム（ＯＳ）を並行して走行し、かつ、主
   記憶と、複数のＩ／Ｏ装置と、それらのＩ／Ｏ装置の一
   つを該ＯＳの一つに対してそれぞれ代表する複数のサブ
   チャネルとを有する計算機システムにおいて、 それぞれのＯＳの主記憶としてそれぞれ使用される複数
   の領域を該主記憶内に確保し、 該複数のサブチャネルの少なくとも一つが該ＯＳの一つ
   により排他的に使用されるように、該複数のサブチャネ
   ルを該複数のＯＳに割当て、 該複数のＩ／Ｏ装置の一つを代表するサブチャネルを要
   求するＩ／Ｏ命令が走行中のＯＳにより発行されたと
   き、その要求されたサブチャネルがその走行中のＯＳに
   より排他的に使用されるものであるという条件下で、該
   制御プログラムにその命令のシミュレーションを要求し
   ないで、そのＩ／Ｏ命令を実行し、 そのＩ／Ｏ命令の実行に応答して、該Ｉ／Ｏ命令で要求
   されたサブチャネルにより代表される一つのＩ／Ｏ装置
   に対して該Ｉ／Ｏ命令が要求するＩ／Ｏ処理を実行し、
   そのＩ／Ｏ処理の実行にあたっては、その命令がそのＩ
   ／Ｏ処理のために要求する、該走行中のＯＳの主記憶に
   関するアドレスを、該制御プログラムの介入を得ない
   で、そのＯＳに割当てられた主記憶領域のアドレスに基
   づいて該計算機システムの該主記憶に関するアドレスに
   変換するＩ／Ｏ命令実行方法。
7. 【請求項７】該命令の実行時に、該Ｉ／Ｏ命令が要求す
   るサブチャネルの番号を該計算機システムの該主記憶内
   のＩ／Ｏ要求キューに登録し、更に、該Ｉ／Ｏ命令がＩ
   ／Ｏ処理のために要求する、該走行中のＯＳの主記憶に
   関するアドレスを、該Ｉ／Ｏ命令により要求されたサブ
   チャネルに対応して記憶し、 該Ｉ／Ｏ要求キューからいずれかのＩ／Ｏ命令が指定し
   たサブチャネル番号を順次取り出し、 該Ｉ／Ｏ要求キューから該Ｉ／Ｏ命令が指定したサブチ
   ャネル番号が取り出されたとき、該一つのＩ／Ｏ装置に
   対する該Ｉ／Ｏ処理を開始し、該Ｉ／Ｏ処理の実行にあ
   たっては、取り出されたサブチャネル番号で指定される
   サブチャネルに対応して記憶された、該走行中のＯＳの
   主記憶に関するアドレスを取り出し、この取り出された
   アドレスに対して該アドレス変換を行う特許請求の範囲
   第６項記載のＩ／Ｏ命令実行方法。
8. 【請求項８】該アドレス変換を受ける、該走行中のＯＳ
   の主記憶に関するアドレスは、該Ｉ／Ｏ命令が要求する
   Ｉ／Ｏ処理を規定するチャネルコマンドワードのアドレ
   スである特許請求の範囲第６項記載のＩ／Ｏ命令実行方
   法。
9. 【請求項９】該アドレス変換を受ける、該走行中のＯＳ
   の主記憶に関するアドレスは、該Ｉ／Ｏ命令が要求する
   Ｉ／Ｏ処理を規定するチャネルコマンドワードのアドレ
   スおよび該チャネルコマンドワードに含まれるデータア
   ドレスである特許請求の範囲第６項記載のＩ／Ｏ命令実
   行方法。
10. 【請求項１０】制御プログラムの制御下で複数のオペレ
    ーテイングシステム（ＯＳ）を並行して走行し、かつ、
    複数のＩ／Ｏ装置とその一つを該ＯＳの一つに対してそ
    れぞれ代表する複数のサブチャネルとを有し、該複数の
    サブチャネルには、複数の実割込み優先順位が割当てら
    れる計算機システムにおいて、 該複数の実割込み優先順位の少なくとも一つが該ＯＳの
    一つにより排他的に使用されるように、該複数の実割込
    み優先順位を該複数のサブチャネルにあらかじめ割当
    て、 該複数のＯＳのいずれかにより先に発行されたＩ／Ｏ命
    令が要求したＩ／Ｏ動作を実行した結果として、該複数
    のＩ／Ｏ装置の一つからＩ／Ｏ割込みが発生したとき、
    その一つのＩ／Ｏ装置を代表し、該先に発行されたＩ／
    Ｏ命令により要求された一つのサブチャネルに割当てら
    れた実割込み優先順位が、現在走行中のＯＳにより排他
    的に使用される実割込み優先順位であるという条件下
    で、該制御プログラムに該発生した割込みのシミュレー
    ションを要求しないで、割込み処理に関する該現在走行
    中のＯＳにより指定されたパラメータに基づいて、該発
    生した割込みを処理するＩ／Ｏ割込処理方法。
11. 【請求項１１】該割込みの処理においては、該割込みが
    該走行中のＯＳにより受付可能か否かを該パラメータに
    基づいて判定し、該割込みが該走行中のＯＳにより受付
    可能なとき、該割込みを該走行中のＯＳに通知する特許
    請求の範囲第１０項記載のＩ／Ｏ割込処理方法。
12. 【請求項１２】該割込みの処理においては、該割込みが
    該走行中のＯＳにより受付不可能なとき、該割込みを保
    留状態に保持する特許請求の範囲第１０項記載のＩ／Ｏ
    割込処理方法。
13. 【請求項１３】該複数の実割込み優先順位の少なくとも
    一つは、該現在走行中のＯＳに利用可能な複数の仮想の
    割込み優先順位にあらかじめ割り当てられ、該割込みに
    関するパラメータは、該走行中のＯＳに対するプログラ
    ム状態語内のＩ／Ｏマスクと、該一つのサブチャネルに
    割り当てられた該実割込み優先順位が割り当てられた仮
    想の割込み優先順位に対して該走行中のＯＳにより指定
    されたマスク信号を含む特許請求の範囲第１０項記載の
    Ｉ／Ｏ割込処理方法。
14. 【請求項１４】該割込みの処理においては、該割込みが
    予め定めた割込み受付条件を満たすか否かを判別し、該
    条件が満たされるとき、該一つのサブチャネルに割り当
    てられた該実割込み優先順位が該現在走行中のＯＳによ
    り排他的に使用される実割込み優先順位であるか否かに
    基づいて、該割込みが該走行中のＯＳに対する割込みで
    あるか否かを検出する特許請求の範囲第１０項記載のＩ
    ／Ｏ割込処理方法。
15. 【請求項１５】該割込み受付条件は、該一つのサブチャ
    ネルが該走行中のＯＳにより排他的に使用される実割込
    み優先順位を割り当てられていて、かつ、該割込み処理
    に関するパラメータが、その実割込み優先順位を割り当
    てられている仮想の割込み優先順位の割込みを該走行中
    のＯＳにより受け付けることを許可しているときには少
    なくとも該割込みが受け付けられるように設定され、さ
    らに、該一つのサブチャネルが該走行中のＯＳにより排
    他的に使用される実割込み優先順位を割り当てられてい
    ても、該割込み処理に関するパラメータが、その実割込
    み優先順位を割り当てられている仮想の割込み優先順位
    の割込みを該走行中のＯＳにより受け付けることを許可
    していないときには、該割込みが受け付けられないよう
    に設定され、 該割込み処理においては、該割込みが該割込み受付条件
    を満たすと判定され、かつ、該走行中のＯＳに対する割
    込みであると判定されたときには、該割込みを該走行中
    のＯＳにより受付可能なものとして処理する特許請求の
    範囲第１４項記載のＩ／Ｏ割込処理方法。
16. 【請求項１６】それぞれ該複数の実割込み優先順位の一
    つに対応する、複数の割込みキューが該計算機システム
    の主記憶に予め設けられ、該割込み処理は、該複数の割
    込みキューのうち、該一つのサブチャネルに割り当てら
    れた該一つの実割込み優先順位に対する割込みキューに
    該発生した割込みを登録した後、実行される特許請求の
    範囲第１０項記載のＩ／Ｏ割込処理方法。
17. 【請求項１７】該一つのサブチャネルに割当てられた該
    実割込み優先順位が、現在走行中のＯＳにより排他的に
    使用される実割込み優先順位でないとき、該制御プログ
    ラムに該発生した割込みのシミュレーションを要求する
    特許請求の範囲第１０項記載のＩ／Ｏ割込処理方法。
18. 【請求項１８】該走行中のＯＳにより使用される一つま
    たは複数のサブチャネルの各々に対応して，第１または
    第２の値を持つ直接実行モードフラグをあらかじめ記憶
    し、 該割込みが発生したとき、該一つのサブチャネルに対応
    して記憶された直接実行モードフラグの値を読みだし、
    その値が該第一の値であるとき、一つのサブチャネルに
    割当てられた実割込み優先順位が、現在走行中のＯＳに
    より排他的に使用される実割込み優先順位であるという
    上記の条件下で、該割込み処理を実行し、該読み出され
    た直接実行モードフラグの値が該第二の値であるとき、
    該制御プログラムに該発生した割込みのシミュレーショ
    ンを要求する特許請求の範囲第１０項記載のＩ／Ｏ割込
    処理方法。
19. 【請求項１９】制御プログラムの制御下で複数のオペレ
    ーテイングシステム（ＯＳ）を並行して走行する計算機
    と、 複数のＩ／Ｏ装置と、 該計算機により実行されたＩ／Ｏ命令が要求するＩ／Ｏ
    処理を該複数のＩ／Ｏ装置の一つに対して実行するＩ／
    Ｏ処理実行手段とを有し、 該複数のＯＳの一つに対して該複数のＩ／Ｏ装置の一つ
    を代表する複数のサブチャネルの少なくとも一つが該Ｏ
    Ｓの一つにより排他的に使用されるように、該複数のサ
    ブチャネルが該複数のＯＳに割当てられ、 該計算機は、該複数のＩ／Ｏ装置の一つを代表するサブ
    チャネルを要求するＩ／Ｏ命令が走行中のＯＳにより発
    行されたとき、その要求されたサブチャネルがその走行
    中のＯＳにより排他的に使用されるものであるという条
    件下で、該制御プログラムにその命令のシミュレーショ
    ンを要求しないで、そのＩ／Ｏ命令を実行するように命
    令の実行を制御する命令実行制御手段を有し、 該命令実行制御手段は、実行されたＩ／Ｏ命令が要求す
    るＩ／Ｏ処理を所定の記憶手段に記憶する手段を有し、 該Ｉ／Ｏ処理実行手段は、該記憶手段に記憶されたＩ／
    Ｏ処理を、その処理を要求したＩ／Ｏ命令で要求された
    サブチャネルにより代表される一つのＩ／Ｏ装置に対し
    て、かつ、該計算機による命令の実行と非同期に実行す
    る手段を有する計算機システム。
20. 【請求項２０】該計算機は、その要求されたサブチャネ
    ルが該走行中のＯＳにより排他的に使用されるものか否
    かを決定するための情報をその要求されたサブチャネル
    に対応してあらかじめ記憶する手段をさらに有し、 該命令実行制御手段は、該Ｉ／Ｏ命令が走行中のＯＳに
    より発行されたとき、その命令により要求されたサブチ
    ャネルがその走行中のＯＳにより排他的に使用されるも
    のであるか否かをそのサブチャネルに対応してあらかじ
    め記憶された該情報に基づいて判別する手段を有する特
    許請求の範囲第１９項記載の計算機システム。
21. 【請求項２１】該計算機は、該Ｉ／Ｏ命令が指定する仮
    想のサブチャネルの番号を該複数のＩ／Ｏ装置のいずれ
    か一つに割当てられたサブチャネル番号（実のサブチャ
    ネル番号）に変換する手段をさらに有し、 該判別手段は、その実のサブチャネルの番号が割当てら
    れたサブチャネルに対応して記憶された情報に基づいて
    上記判別を行う手段からなる特許請求の範囲第２０項記
    載の計算機システム。
22. 【請求項２２】該命令実行制御手段は、該判別手段によ
    る判別の結果、その要求されたサブチャネルがその走行
    中のＯＳにより排他的に使用されるものでないと判別さ
    れたとき、該制御プログラムにそのＩ／Ｏ命令のシミュ
    レーションを要求する手段をさらに有する特許請求の範
    囲第２０項記載の計算機システム。
23. 【請求項２３】該計算機は、 該走行中のＯＳにより使用される一つまたは複数のサブ
    チャネルの各々に対応して，第１または第２の値を持つ
    直接実行モードフラグをあらかじめ記憶する手段と、 該走行中のＯＳからＩ／Ｏ命令が発行されたときそのＩ
    ／Ｏ命令により要求されたサブチャネルに対応して記憶
    された直接実行モードフラグの値を読みだし、その値が
    該第一の値であるとき、上記判別手段を起動し、該読み
    出された直接実行モードフラグの値が該第二の値である
    とき、該制御プログラムに該命令のシミュレーションを
    要求する手段とを有する特許請求の範囲第２２項記載の
    計算機システム。
24. 【請求項２４】制御プログラムの制御下で複数のオペレ
    ーテイングシステム（ＯＳ）を並行して走行する計算機
    と、 主記憶と、 複数のＩ／Ｏ装置と、 該計算機により実行されたＩ／Ｏ命令が要求するＩ／Ｏ
    処理を該複数のＩ／Ｏ装置の一つに対して実行するＩ／
    Ｏ処理実行手段とを有し、 該複数のＯＳの一つに対して該複数のＩ／０装置の一つ
    を代表する複数のサブチャネルの少なくとも一つが該Ｏ
    Ｓの一つにより排他的に使用されるように、該複数のサ
    ブチャネルが該複数のＯＳに割当てられ、 該主記憶は、それぞれのＯＳの主記憶としてそれぞれ使
    用される複数の領域を該主記憶内に有し、 該計算機は、該複数のＩ／Ｏ装置の一つを代表するサブ
    チャネルを要求するＩ／Ｏ命令が走行中のＯＳにより発
    行されたとき、その要求されたサブチャネルがその走行
    中のＯＳにより排他的に使用されるものであるという条
    件下で、該制御プログラムにその命令のシミュレーショ
    ンを要求しないで、そのＩ／Ｏ命令を実行するように命
    令の実行を制御する命令実行制御手段を有し、 該命令実行制御手段は、実行されたＩ／Ｏ命令が要求す
    るＩ／Ｏ処理を所定の記憶手段に記憶する手段を有し、 該Ｉ／Ｏ処理実行手段は、 該記憶手段に記憶されたＩ／Ｏ処理を、その処理を要求
    したＩ／Ｏ命令で要求されたサブチャネルにより代表さ
    れる一つのＩ／Ｏ装置に対して、かつ、該計算機による
    命令の実行と非同期に実行する手段と、 そのＩ／Ｏ処理の実行にあたって、そのＩ／Ｏ命令がそ
    のＩ／Ｏ処理のために要求する、該走行中のＯＳの主記
    憶に関するアドレスを、該制御プログラムの介入を得な
    いで、そのＯＳに割当てられた主記憶領域のアドレスに
    基づいて該計算機システムの該主記憶に関するアドレス
    に変換する手段とを有する計算機システム。
25. 【請求項２５】該命令実行制御手段に設けられた記憶手
    段は、 実行したＩ／Ｏ命令が要求するサブチャネルの番号を該
    主記憶内のＩ／Ｏ要求キューに登録する手段と、 該Ｉ／Ｏ命令がＩ／Ｏ処理のために要求する、該走行中
    のＯＳの主記憶に関するアドレスを、該Ｉ／Ｏ命令によ
    り要求されたサブチャネルに対応して記憶する手段とを
    有し、 該Ｉ／Ｏ処理実行手段は、 該該Ｉ／Ｏ要求キューからいずれかのＩ／Ｏ命令が指定
    したサブチャネル番号を順次取り出す手段と、 該Ｉ／Ｏ要求キューから該Ｉ／Ｏ命令が指定したサブチ
    ャネル番号が取り出されたとき、該一つのＩ／Ｏ装置に
    対する該Ｉ／Ｏ処理を開始する手段を有し、 該アドレス変換手段は、取り出されたサブチャネル番号
    で指定されるサブチャネルに対応して記憶された、該走
    行中のＯＳの主記憶に関するアドレスを取り出し、この
    取り出されたアドレスに対して該アドレス変換を実行す
    る手段を有する特許請求の範囲第２４項記載の計算機シ
    ステム。
26. 【請求項２６】該アドレス変換を受ける、該走行中のＯ
    Ｓの主記憶に関するアドレスは、該Ｉ／Ｏ命令が要求す
    るＩ／Ｏ処理を規定するチャネルコマンドワードのアド
    レスである特許請求の範囲第２４項記載の計算機システ
    ム。
27. 【請求項２７】該アドレス変換を受ける、該走行中のＯ
    Ｓの主記憶に関するアドレスは、該Ｉ／Ｏ命令が要求す
    るＩ／Ｏ処理を規定するチャネルコマンドワードのアド
    レスおよび該チャネルコマンドワードに含まれるデータ
    アドレスである特許請求の範囲第２４項記載の計算機シ
    ステム。
28. 【請求項２８】制御プログラムの制御下で複数のオペレ
    ーテイングシステム（ＯＳ）を並行して走行する計算機
    と、 複数のＩ／Ｏ装置と、 該計算機により実行されたＩ／Ｏ命令が要求するＩ／Ｏ
    処理を該複数のＩ／Ｏ装置の一つに対して、該計算機に
    よる命令の実行と非同期に実行するＩ／Ｏ処理実行手段
    とを有し、 該複数のＯＳの一つに対して該複数のＩ／０装置の一つ
    を代表する複数のサブチャネルが該複数のＯＳに割当て
    られ、 各Ｉ／０装置は、該複数のＯＳの少なくとも一つに対し
    て複数のサブチャネルの少なくとも一つにより代表さ
    れ、 該複数のサブチャネルには、複数の実割込み優先順位が
    割当てられ、 該複数の実割込み優先順位の少なくとも一つが該複数の
    ＯＳの一つにより排他的に使用されるように、該複数の
    実割込み優先順位が該複数のサブチャネルにあらかじめ
    割当てられ、 該計算機は、先に発行されたＩ／Ｏ命令が要求したＩ／
    Ｏ動作を実行した結果として、該複数のＩ／Ｏ装置の一
    つからＩ／Ｏ割込みが発生したとき、その一つのＩ／Ｏ
    装置を代表し、該先に発行されたＩ／Ｏ命令により要求
    された一つのサブチャネルに割当てられた実割込み優先
    順位が、現在走行中のＯＳにより排他的に使用される実
    割込み優先順位であるという条件下で、該制御プログラ
    ムに該発生した割込みのシミュレーションを要求しない
    で、割込み処理に関する該現在走行中のＯＳにより指定
    されたパラメータに基づいて、該発生した割込みを処理
    するＩ／Ｏ割込処理手段を有する計算機システム。
29. 【請求項２９】該割込み処理手段は、 該割込みが該走行中のＯＳにより受付可能か否かを該パ
    ラメータに基づいて判定する手段と、 該割込みが該走行中のＯＳにより受付可能なとき、該割
    込みを該走行中のＯＳに通知する手段とを有する特許請
    求の範囲第２８項記載の計算機システム。
30. 【請求項３０】該割込み処理手段は、該割込みが該走行
    中のＯＳにより受付不可能なとき、該割込みを保留状態
    に保持する手段を有する特許請求の範囲第２８項記載の
    計算機システム。
31. 【請求項３１】該複数の実割込み優先順位の少なくとも
    一つは、該現在走行中のＯＳに利用可能な複数の仮想の
    割込み優先順位にあらかじめ割り当てられ、 該割込みに関するパラメータは、該走行中のＯＳに対す
    るプログラム状態語内のＩ／Ｏマスクと、該一つのサブ
    チャネルに割り当てられた該実割込み優先順位が割り当
    てられた仮想の割込み優先順位に対して該走行中のＯＳ
    により指定されたマスク信号を含む特許請求の範囲第２
    ８項記載の計算機システム。
32. 【請求項３２】該割込み処理手段は、 該割込みが予め定めた割込み受付条件を満たすか否かを
    判別する手段と、 該条件が満たされるとき、該一つのサブチャネルに割り
    当てられた該実割込み優先順位が該現在走行中のＯＳに
    より排他的に使用される実割込み優先順位であるか否か
    に基づいて、該割込みが該走行中のＯＳに対する割込み
    であるか否かを検出する手段とを有する特許請求の範囲
    第１０項記載の計算機システム。
33. 【請求項３３】該割込み受付条件は、該一つのサブチャ
    ネルが該走行中のＯＳにより排他的に使用される実割込
    み優先順位を割り当てられていて、かつ、該割込み処理
    に関するパラメータが、その実割込み優先順位を割り当
    てられている仮想の割込み優先順位の割込みを該走行中
    のＯＳにより受け付けることを許可しているときには少
    なくとも該割込みが受け付けられるように設定され、さ
    らに、該一つのサブチャネルが該走行中のＯＳにより排
    他的に使用される実割込み優先順位を割り当てられてい
    ても、該割込み処理に関するパラメータが、その実割込
    み優先順位を割り当てられている仮想の割込み優先順位
    の割込みを該走行中のＯＳにより受け付けることを許可
    していないときには、該割込みが受け付けられないよう
    に設定され、 該割込み処理手段は、該割込みが該割込み受付条件を満
    たすと判定され、かつ、該走行中のＯＳに対する割込み
    であると判定されたときには、該割込みを該走行中のＯ
    Ｓにより受付可能なものとして処理する手段を有する特
    許請求の範囲第３２項記載の計算機システム。
34. 【請求項３４】それぞれ該複数の実割込み優先順位の一
    つに対応する、複数の割込みキューが該計算機システム
    の主記憶に予め設けられ、 該Ｉ／Ｏ処理実行手段は、該複数の割込みキューのう
    ち、該一つのサブチャネルに割り当てられた該一つの実
    割込み優先順位に対する割込みキューに該発生した割込
    みを登録する手段を有し、 該割込み処理手段は、該登録手段により登録された割り
    込みを取り出し処理する手段を有する特許請求の範囲第
    ２８項記載の計算機システム。
35. 【請求項３５】該割り込み処理手段は、該一つのサブチ
    ャネルに割当てられた該実割込み優先順位が、現在走行
    中のＯＳにより排他的に使用される実割込み優先順位で
    ないとき、該制御プログラムに該発生した割込みのシミ
    ュレーションを要求する手段をさらに有する特許請求の
    範囲第２８項記載の計算機システム。
36. 【請求項３６】該走行中のＯＳにより使用される一つま
    たは複数のサブチャネルの各々に対応して，第１または
    第２の値を持つ直接実行モードフラグをあらかじめ記憶
    する手段をさらに有し、 該割り込み処理手段は、該割込みが発生したとき、該一
    つのサブチャネルに対応して記憶された直接実行モード
    フラグの値を読みだし、その値が該第一の値であると
    き、一つのサブチャネルに割当てられた実割込み優先順
    位が、現在走行中のＯＳにより排他的に使用される実割
    込み優先順位であるという上記の条件下で、該割込み処
    理を実行し、該読み出された直接実行モードフラグの値
    が該第二の値であるとき、該制御プログラムに該発生し
    た割込みのシミュレーションを要求する手段を有する特
    許請求の範囲第２８項記載の計算機システム。