JPH06177089A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH06177089A JPH06177089A JP4325168A JP32516892A JPH06177089A JP H06177089 A JPH06177089 A JP H06177089A JP 4325168 A JP4325168 A JP 4325168A JP 32516892 A JP32516892 A JP 32516892A JP H06177089 A JPH06177089 A JP H06177089A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gas
- pattern
- etching
- organic polymer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Plasma Technology (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は，半導体装置の製造方
法，特に半導体装置製造プロセスにおける微細パターン
の形成方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device manufacturing method, and more particularly to a fine pattern forming method in a semiconductor device manufacturing process.
【０００２】半導体装置の電極，配線などの微細パター
ンを形成する場合，通常，感光性の有機ポリマーを基板
に塗布し，フォトリソグラフィ技術により，露光，現像
して，有機ポリマー膜の微細パターンを形成し，それを
マスクとして，導電性膜や絶縁膜をエッチング処理し
て，微細パターンの形成を行う。When a fine pattern such as an electrode or wiring of a semiconductor device is formed, a substrate is usually coated with a photosensitive organic polymer and exposed and developed by a photolithography technique to form a fine pattern of an organic polymer film. Then, the conductive film and the insulating film are etched using the mask as a mask to form a fine pattern.
【０００３】現在，パターンの寸法制御性などの点で，
プラズマエッチングが主流である。プラズマエッチング
のマスクに有機ポリマーを用いると，プラズマ中のイオ
ンや化学的に活性なエッチング種に曝されるため，マス
クである有機ポリマーもエッチングされてしまう。特
に，パターンの側壁方向にエッチングされると，設計寸
法通りのエッチングができなくなってしまう。Currently, in terms of pattern size controllability,
Plasma etching is the mainstream. When an organic polymer is used as a mask for plasma etching, the organic polymer that is the mask is also etched because it is exposed to ions in plasma and chemically active etching species. In particular, if etching is performed in the side wall direction of the pattern, it becomes impossible to perform etching as designed.
【０００４】そこで，マスクである有機ポリマーのパタ
ーンの側壁方向のエッチングを阻止して，設計寸法通り
の微細パターンを形成する技術が求められている。Therefore, there is a demand for a technique for preventing the etching of the pattern of the organic polymer, which is the mask, in the direction of the side wall to form a fine pattern as designed.
【０００５】[0005]
【従来の技術】従来，マスクの耐ドライエッチング性を
高めるために，様々な方法が提案されている。2. Description of the Related Art Conventionally, various methods have been proposed to improve the dry etching resistance of a mask.
【０００６】有機ポリマーをマスクに用いる場合，耐ド
ライエッチング性を高める方法として，ＵＶ（紫外線）
キュアにより，有機ポリマーの表面を硬化させる方法が
提案されている。When an organic polymer is used as a mask, UV (ultraviolet) is used as a method for improving the dry etching resistance.
A method of curing the surface of an organic polymer by curing has been proposed.
【０００７】また，マスクそのものに，ＳｉＯ2 膜を用
いる方法も提案されている。A method using a SiO 2 film for the mask itself has also been proposed.
【０００８】[0008]
【発明が解決しようとする課題】ＵＶキュアにより，有
機ポリマーの表面を硬化させる方法には，ＵＶキュアで
は，完全に有機ポリマーのエッチングを阻止することが
できない，という問題があった。The method of curing the surface of the organic polymer by UV curing has a problem that the UV curing cannot completely prevent the etching of the organic polymer.
【０００９】マスクそのものに，ＳｉＯ2 膜を用いる方
法は，耐ドライエッチング性の点ではかなり良いが，マ
スクを除去するのにさらに別のエッチング工程が必要で
あり，工程数が増加してしまう，という問題があった。The method of using a SiO 2 film for the mask itself is quite good in terms of dry etching resistance, but another etching step is required to remove the mask, and the number of steps increases. There was a problem.
【００１０】本発明は，上記の問題点を解決して，マス
クである有機ポリマー膜のパターン側壁方向のエッチン
グを阻止して，設計寸法通りの微細パターンが得られる
ようにした，半導体装置の製造方法，特に半導体装置製
造プロセスにおける微細パターンの形成方法を提供する
ことを目的とする。The present invention solves the above problems and prevents the etching of the organic polymer film, which is a mask, in the direction of the pattern side wall so that a fine pattern according to the design dimension can be obtained. An object of the present invention is to provide a method, particularly a method for forming a fine pattern in a semiconductor device manufacturing process.
【００１１】[0011]
【課題を解決するための手段】上記の目的を達成するた
めに，本発明は，次のように構成する。 （１）有機ポリマー膜をマスクに用いたエッチング処理
によりパターン形成を行う，半導体装置製造プロセスに
おける微細パターンの形成方法であって，基板上に形成
された被処理膜上に有機ポリマー膜のパターンを形成し
た後，該基板を，Ｓｉを含有するガスとＯ2 とを混合し
たガスから生成されるプラズマに曝し，前記有機ポリマ
ー膜の側壁のみにシリコン酸化膜を堆積させ，その後，
所定のドライエッチング処理を行って，被処理膜のパタ
ーンを形成することを含むように構成する。In order to achieve the above object, the present invention is configured as follows. (1) A method for forming a fine pattern in a semiconductor device manufacturing process, wherein a pattern is formed by etching using an organic polymer film as a mask, wherein the pattern of the organic polymer film is formed on a film to be processed formed on a substrate. After formation, the substrate is exposed to plasma generated from a gas containing Si-containing gas and O 2 to deposit a silicon oxide film only on the sidewalls of the organic polymer film, and thereafter,
A predetermined dry etching process is performed to form a pattern of the film to be processed.
【００１２】（２）前記（１）において，前記基板を曝
すプラズマを，Ｓｉを含有するガスとＯ2 とを混合した
ガスに，さらに，フッ素，臭素，および塩素のうちの一
つを含有するガスを混合したガスから生成するように構
成する。(2) In the above (1), the plasma exposing the substrate is mixed with a gas containing Si and O 2, and further contains one of fluorine, bromine and chlorine. The gas is configured to be generated from the mixed gas.
【００１３】（３）前記（１）または（２）において，
前記基板を曝すプラズマを，Ｓｉを含有するガスとＯ2
ガスとを混合したガスに，さらに，Ｈｅ，Ｎｅ，Ａｒ等
の不活性ガスを混合したガスから生成するように構成す
る。(3) In the above (1) or (2),
A plasma containing the substrate is exposed to a gas containing Si and O 2
The gas mixed with the gas is further mixed with an inert gas such as He, Ne and Ar to generate the gas.
【００１４】（４）前記（１）〜（３）のうちの１つに
おいて，所定のドライエッチング処理を行って，被処理
膜のパターンを形成した後，後工程として，前記基板に
対して，フッ素を含んだガスによるプラズマを用いる処
理を行うように構成する。(4) In one of the above (1) to (3), after performing a predetermined dry etching process to form a pattern of a film to be processed, as a post process, with respect to the substrate, The treatment is performed using plasma with a gas containing fluorine.
【００１５】[0015]
【作用】図１は，本発明の原理説明図である。以下，図
１を用いて，本発明の原理を説明する。FIG. 1 is a diagram for explaining the principle of the present invention. Hereinafter, the principle of the present invention will be described with reference to FIG.
【００１６】図１（ａ）に示すように，下地膜１上に形
成された被処理膜２の表面に有機ポリマー膜３を形成し
た後，フォトリソグラフィ技術によって，有機ポリマー
膜のパターン３ａ，３ｂ，３ｃを形成する。As shown in FIG. 1A, after the organic polymer film 3 is formed on the surface of the film 2 to be processed formed on the base film 1, the organic polymer film patterns 3a and 3b are formed by photolithography. , 3c are formed.
【００１７】これを，Ｓｉを含有するガスとＯ2 とを混
合したガスから生成するプラズマに曝す。これにより，
プラズマ中の反応により，ＳｉＯ2 を多く含んだガラス
状の膜が基板表面に堆積し，有機ポリマー膜３ａ，３
ｂ，３ｃの表面がＳｉＯ2 でコーティングされる。This is exposed to plasma generated from a gas in which a gas containing Si and O 2 are mixed. By this,
Due to the reaction in the plasma, a glassy film containing a large amount of SiO 2 is deposited on the substrate surface, and the organic polymer films 3a, 3
The surfaces of b and 3c are coated with SiO 2 .
【００１８】このとき，ガス比，処理室内の圧力，およ
び基板に印加する高周波電力を制御することにより，図
１（ｂ）に示すように，有機ポリマー膜３ａ，３ｂ，３
ｃの側壁のみに選択的にＳｉＯ2 膜４ａ，４ｂ，４ｃ，
４ｄ，４ｅ，４ｆが堆積し，有機ポリマー膜３ａ，３
ｂ，３ｃの水平面上および被処理膜２上には，ＳｉＯ2
膜がほとんど堆積しないようにすることができる。At this time, by controlling the gas ratio, the pressure in the processing chamber, and the high frequency power applied to the substrate, as shown in FIG. 1 (b), the organic polymer films 3a, 3b, 3 are formed.
SiO 2 films 4a, 4b, 4c, selectively on only the side wall of c
4d, 4e, 4f are deposited, and organic polymer films 3a, 3
SiO 2 is formed on the horizontal planes b and 3c and the film 2 to be processed.
The film can be made to deposit very little.
【００１９】これにより，マスク開口部のエッチング面
には，ＳｉＯ2 膜が堆積せず，また，有機ポリマー膜３
ａ，３ｂ，３ｃの水平の表面にも，ＳｉＯ2 膜が堆積し
ない。As a result, the SiO 2 film is not deposited on the etching surface of the mask opening, and the organic polymer film 3 is not deposited.
No SiO 2 film is deposited on the horizontal surfaces of a, 3b, and 3c.
【００２０】その結果，その後の被処理膜２エッチング
時には，エッチング遅れが無く，有機ポリマー膜３ａ，
３ｂ，３ｃの側壁に形成されたＳｉＯ2 膜４ａ，４ｂ，
４ｃ，４ｄ，４ｅ，４ｆが保護膜となり，有機ポリマー
膜３ａ，３ｂ，３ｃが側壁方向にエッチングされるのを
阻止する。As a result, there is no etching delay during the subsequent etching of the processed film 2, and the organic polymer film 3a,
SiO 2 films 4a, 4b formed on the side walls of 3b, 3c,
4c, 4d, 4e and 4f serve as protective films and prevent the organic polymer films 3a, 3b and 3c from being etched in the side wall direction.
【００２１】有機ポリマー膜３ａ，３ｂ，３ｃの上面部
は，被処理膜２エッチング時にエッチングされるが，エ
ッチングされた有機ポリマーは，エッチングされた被処
理膜２の側壁に堆積し，被処理膜２がサイドエッチング
されて，アンダーカット形状となるのを防止する，とい
う効果を奏する。The upper surfaces of the organic polymer films 3a, 3b, 3c are etched when the film 2 to be processed is etched, but the etched organic polymer is deposited on the side walls of the film 2 to be processed, and the film to be processed is deposited. It is possible to prevent the undercut shape from being side-etched on the side surface 2.
【００２２】したがって，有機ポリマー膜３ａ，３ｂ，
３ｃの上面部は，エッチングされるのが良く，ＳｉＯ2
膜４ａ，４ｂ，４ｃ，４ｄ，４ｅ，４ｆは，有機ポリマ
ー膜３ａ，３ｂ，３ｃの側壁にのみ堆積させるのが良
い。Therefore, the organic polymer films 3a, 3b,
The upper surface of 3c is preferably etched, and SiO 2
The films 4a, 4b, 4c, 4d, 4e and 4f are preferably deposited only on the side walls of the organic polymer films 3a, 3b and 3c.
【００２３】被処理膜２のエッチング終了時の状態を図
１（ｃ）に示す。同図から，本発明によれば，被処理膜
２ａ，２ｂ，２ｃがアンダーカットされることなく，き
れいな垂直形状にエッチングされる。したがって，被処
理膜２を設計寸法通りのパターン形状２ａ，２ｂ，２ｃ
にエッチング形成することが可能になる。FIG. 1C shows a state after the etching of the film 2 to be processed is completed. From the figure, according to the present invention, the processed films 2a, 2b, 2c are etched into a clean vertical shape without being undercut. Therefore, the pattern 2a, 2b, 2c of the film 2 to be processed according to the design dimension
It becomes possible to form a film by etching.
【００２４】有機ポリマー膜３ａ，３ｂ，３ｃの側壁に
ＳｉＯ2 膜４ａ，４ｂ，４ｃ，４ｄ，４ｅ，４ｆを堆積
する装置は，通常の平行平板型ＲＩＥ装置やＥＣＲプラ
ズマエッチング装置を用いればよく，被処理膜２のエッ
チング処理を行う直前に，同じ装置内で処理ガスを変え
ることにより行うことのできるプロセスであり，非常に
簡易な工程で済む。An apparatus for depositing the SiO 2 films 4a, 4b, 4c, 4d, 4e, 4f on the side walls of the organic polymer films 3a, 3b, 3c may be a normal parallel plate type RIE apparatus or an ECR plasma etching apparatus. This is a process that can be performed by changing the processing gas in the same device immediately before the etching process of the film to be processed 2, and a very simple process is required.
【００２５】エッチング処理後のレジスト剥離工程は，
通常のＯ2 ガスによるプラズマアッシングプロセスやＯ
2 ガスによるプラズマの下流でアッシングを行う，ダウ
ンフロータイプのアッシング，オゾンアッシング等で
は，有機ポリマー膜３ａ，３ｂ，３ｃの剥離はできる
が，側壁を保護しているＳｉＯ2 膜４ａ，４ｂ，４ｃ，
４ｄ，４ｅ，４ｆは，エッチング除去できないため，Ｓ
ｉＯ2 膜４ａ，４ｂ，４ｃ，４ｄ，４ｅ，４ｆが残さと
なってしまう。The resist stripping step after the etching treatment is
Ordinary O 2 gas plasma ashing process and O
In the case of down-flow type ashing, ozone ashing, etc., in which ashing is performed downstream of plasma by 2 gases, the organic polymer films 3a, 3b, 3c can be peeled off, but the SiO 2 films 4a, 4b, 4c that protect the side walls. ，
Since 4d, 4e, and 4f cannot be removed by etching, S
The iO 2 films 4a, 4b, 4c, 4d, 4e, 4f are left behind.
【００２６】したがって，その後の工程で，ＳｉＯ2 を
エッチングできるフッ素を含んだガスのプラズマ処理に
よりＳｉＯ2 を剥離する工程を加えるか，同様に，Ｓｉ
Ｏ2をエッチングするＨＦ溶液での処理を加えれば良
い。[0026] Thus, in a subsequent step, or adding a step of peeling the SiO 2 by plasma treatment gas containing fluorine can etch the SiO 2, similarly, Si
A treatment with an HF solution for etching O 2 may be added.
【００２７】[0027]
【実施例】図２は，実施例に用いたカソード結合型ＲＩ
Ｅ装置の概略図である。図中，１１はＳｉウェハ，１２
は静電チャック，１３はカソード電極，１４はＤＣ電
源，１５はＲＦ電源，１６は処理室，１７は絶縁物，１
８はアノード電極，１９はエッチングガス供給口であ
る。EXAMPLE FIG. 2 shows the cathode-coupled RI used in the example.
It is the schematic of the E apparatus. In the figure, 11 is a Si wafer, 12
Is an electrostatic chuck, 13 is a cathode electrode, 14 is a DC power supply, 15 is an RF power supply, 16 is a processing chamber, 17 is an insulator, 1
Reference numeral 8 is an anode electrode, and 19 is an etching gas supply port.
【００２８】図２に示すＲＩＥ装置では，基板側のカソ
ード電極１３に，ＲＦ電源１５から１３．５６ＭＨｚの
高周波電力が供給されることによりプラズマが生成さ
れ，Ｓｉウェハ１１に所定の処理が行われる。In the RIE apparatus shown in FIG. 2, plasma is generated by supplying high-frequency power of 13.56 MHz from the RF power source 15 to the cathode electrode 13 on the substrate side, and the Si wafer 11 is subjected to predetermined processing. .
【００２９】図３は，実施例および比較例に用いたサン
プルである。以下，このサンプルについて説明する。Ｓ
ｉ基板２１上に，膜厚１０００ÅのＳｉＯ2 膜２２を堆
積した後，被処理膜として膜厚４０００ÅのＡｌ膜２３
を堆積した。Ａｌ膜２３上に，ポジ型のフォトレジスト
（東京応化製，ＯＦＰＲ−８００）２４を塗布した後，
ベークし，フォトリソグラフィ技術によって露光，現像
を行い，幅１μｍのラインパターン２４ａ，２４ｂ，２
４ｃを形成した。以上のようにして，図３に示すサンプ
ルを作製した。FIG. 3 shows samples used in Examples and Comparative Examples. The sample will be described below. S
After depositing a SiO 2 film 22 having a film thickness of 1000 Å on the i substrate 21, an Al film 23 having a film thickness of 4000 Å is formed as a film to be processed.
Was deposited. After applying a positive photoresist (Tokyo Ohka, OFPR-800) 24 on the Al film 23,
After baking, exposing and developing by photolithography technique, line patterns 24a, 24b, 2 having a width of 1 μm are formed.
4c was formed. The sample shown in FIG. 3 was produced as described above.
【００３０】〔実施例１〕図３に示すサンプルを，図２
に示すカソード結合型ＲＩＥ装置に入れ，本発明による
プラズマ処理を行った。処理条件は，以下に示す通りで
ある。[Example 1] The sample shown in FIG.
It was placed in the cathode-coupled RIE device shown in FIG. 1 and plasma-treated according to the present invention. The processing conditions are as shown below.
【００３１】ＳｉＣｌ4 流量 ：１０ｓｃｃｍ Ｏ2 流量 ：２ｓｃｃｍ Ｃｌ2 流量 ：１０ｓｃｃｍ Ｈｅ流量 ：８０ｓｃｃｍ ＲＦパワー密度 ：０．６Ｗ／ｃｍ2 圧力 ：０．１Ｔｏｒｒ 処理時間 ：３０秒間 以上の条件で，図３に示すサンプルに対して本発明によ
るプラズマ処理を行って，フォトレジスト２４ａ，２４
ｂ，２４ｃの側壁のみにＳｉＯ2 膜を堆積させた後，処
理ガスを以下に示すように変え，Ａｌ膜２３のエッチン
グ処理を行った。SiCl 4 flow rate: 10 sccm O 2 flow rate: 2 sccm Cl 2 flow rate: 10 sccm He flow rate: 80 sccm RF power density: 0.6 W / cm 2 pressure: 0.1 Torr processing time: 30 seconds Under the above conditions, as shown in FIG. Plasma treatment according to the present invention was performed on the samples shown to form photoresists 24a, 24
After depositing the SiO 2 film only on the side walls of b and 24c, the processing gas was changed as follows, and the Al film 23 was etched.
【００３２】ＳｉＣｌ4 流量 ：１００ｓｃｃｍ ＢＣｌ3 流量 ：４０ｓｃｃｍ Ｃｌ2 流量 ：２０ｓｃｃｍ エッチング後，Ａｌ膜の異方性形状が得られ，寸法シフ
ト量は＋９０Åと少なく，設計寸法通りのエッチングが
できた。SiCl 4 flow rate: 100 sccm BCl 3 flow rate: 40 sccm Cl 2 flow rate: 20 sccm After etching, an anisotropic shape of the Al film was obtained, and the dimension shift amount was as small as + 90Å, and etching was performed as designed.
【００３３】〔実施例２〕図３に示すサンプルを，図２
に示すカソード結合型ＲＩＥ装置に入れ，本発明による
プラズマ処理を行った。処理条件は，以下に示す通りで
ある。[Embodiment 2] The sample shown in FIG.
It was placed in the cathode-coupled RIE device shown in FIG. 1 and plasma-treated according to the present invention. The processing conditions are as shown below.
【００３４】ＳｉＢｒ4 流量 ：１０ｓｃｃｍ Ｏ2 流量 ：２ｓｃｃｍ ＨＢｒ流量 ：１０ｓｃｃｍ Ｈｅ流量 ：８０ｓｃｃｍ ＲＦパワー密度 ：０．６Ｗ／ｃｍ2 圧力 ：０．１Ｔｏｒｒ 処理時間 ：３０秒間 以上の条件で，図３に示すサンプルに対して本発明によ
るプラズマ処理を行って，フォトレジスト２４ａ，２４
ｂ，２４ｃの側壁のみにＳｉＯ2 膜を堆積させた後，処
理ガスを以下に示すように変え，Ａｌ膜２３のエッチン
グ処理を行った。SiBr 4 flow rate: 10 sccm O 2 flow rate: 2 sccm HBr flow rate: 10 sccm He flow rate: 80 sccm RF power density: 0.6 W / cm 2 pressure: 0.1 Torr processing time: 30 seconds As shown in FIG. The plasma treatment according to the present invention is performed on the sample to remove the photoresists 24a and 24a.
After depositing the SiO 2 film only on the side walls of b and 24c, the processing gas was changed as follows, and the Al film 23 was etched.
【００３５】ＳｉＣｌ4 流量 ：１００ｓｃｃｍ ＢＣｌ3 流量 ：４０ｓｃｃｍ Ｃｌ2 流量 ：２０ｓｃｃｍ エッチング後，Ａｌ膜の異方性形状が得られ，寸法シフ
ト量は＋１３０Åと少なく，設計寸法通りのエッチング
ができた。SiCl 4 flow rate: 100 sccm BCl 3 flow rate: 40 sccm Cl 2 flow rate: 20 sccm After etching, an anisotropic shape of the Al film was obtained, and the dimension shift amount was as small as + 130Å, and etching was performed as designed.
【００３６】〔実施例３〕実施例１および実施例２のエ
ッチング処理後のサンプルを，ダウンフロータイプのア
ッシング装置に入れ，フォトレジストのアッシングを行
った。[Embodiment 3] The samples after the etching treatments of Embodiments 1 and 2 were put into a downflow type ashing apparatus to ash the photoresist.
【００３７】図４に，ダウンフロータイプのアッシング
装置の例を示す。図中，３１は発光室，３２はマイクロ
波，３３は石英窓，３４はガス導入口，３５はプラズ
マ，３６はシャワーヘッド，３７はステージ，３８はＳ
ｉウェハである。FIG. 4 shows an example of a downflow type ashing device. In the figure, 31 is a light emitting chamber, 32 is a microwave, 33 is a quartz window, 34 is a gas inlet, 35 is plasma, 36 is a shower head, 37 is a stage, and 38 is S.
It is an i-wafer.
【００３８】また，図中のｄは，プラズマ３５−Ｓｉウ
ェハ３８間の距離であり，本実施例および，後述する実
施例４および比較例２で用いた装置の場合，ｄ＝７０ｍ
ｍであった。Further, d in the figure is the distance between the plasma 35 and the Si wafer 38, and in the case of the apparatus used in this example and in Example 4 and Comparative Example 2 described later, d = 70 m.
It was m.
【００３９】以下に本実施例のアッシング条件を示す。 Ｏ2 流量 ：９００ｓｃｃｍ Ｎ2 流量 ：１００ｓｃｃｍ マイクロ波パワー ：１．５ｋＷ 圧力 ：１．０Ｔｏｒｒ ウェハ温度 ：２００℃ 処理時間 ：１分間 以上の条件でエッチング処理後のサンプルのアッシング
を行った後，サンプルをアッシング装置から取り出し，
さらに，２％のＨＦ溶液に１０秒間曝し，純粋洗浄し，
乾燥させた。The ashing conditions of this embodiment are shown below. O 2 flow rate: 900 sccm N 2 flow rate: 100 sccm Microwave power: 1.5 kW Pressure: 1.0 Torr Wafer temperature: 200 ° C. Processing time: 1 minute After the ashing of the sample after the etching process under the above conditions, the sample was removed. Take it out of the ashing device,
Furthermore, it was exposed to a 2% HF solution for 10 seconds, washed purely,
Dried.
【００４０】その結果，残さも無く，設計寸法通りのＡ
ｌパターンが得られた。 〔実施例４〕実施例１および実施例２のエッチング処理
後のサンプルを，図４に示すダウンフロータイプのアッ
シング装置に入れ，フォトレジストのアッシングを行っ
た。As a result, there is no residue and the A
1 pattern was obtained. [Embodiment 4] The samples after the etching treatments of Embodiments 1 and 2 were put into the downflow type ashing apparatus shown in FIG. 4 to ash the photoresist.
【００４１】以下に本実施例のアッシング条件を示す。 Ｏ2 流量 ：９００ｓｃｃｍ Ｎ2 流量 ：１００ｓｃｃｍ マイクロ波パワー ：１．５ｋＷ 圧力 ：１．０Ｔｏｒｒ ウェハ温度 ：２００℃ 処理時間 ：１分間 以上の条件でエッチング処理後のサンプルのアッシング
を行った後，処理ガスを変えて，次の条件でプラズマ処
理を行った。The ashing conditions of this embodiment are shown below. O 2 flow rate: 900 sccm N 2 flow rate: 100 sccm Microwave power: 1.5 kW Pressure: 1.0 Torr Wafer temperature: 200 ° C. Processing time: 1 minute After the etching treatment of the sample under the above conditions, the processing gas is used. And plasma treatment was performed under the following conditions.
【００４２】Ｏ2 流量 ：９００ｓｃｃｍ ＣＦ4 流量 ：１００ｓｃｃｍ マイクロ波パワー ：１．５ｋＷ 圧力 ：１．０Ｔｏｒｒ ウェハ温度 ：２００℃ 処理時間 ：２０秒間 その結果，残さも無く，設計寸法通りのＡｌパターンが
得られた。O 2 flow rate: 900 sccm CF 4 flow rate: 100 sccm Microwave power: 1.5 kW Pressure: 1.0 Torr Wafer temperature: 200 ° C. Processing time: 20 seconds As a result, there is no residue and an Al pattern as designed is obtained. Was given.
【００４３】〔比較例１〕図３に示すサンプルを，図２
に示すカソード結合型ＲＩＥ装置に入れ，本発明のプラ
ズマ処理を行わず，以下の条件でＡｌ膜２３のエッチン
グ処理を行った。[Comparative Example 1] The sample shown in FIG.
The plasma treatment of the present invention was not carried out in the cathode-coupled RIE apparatus shown in (3), and the Al film 23 was etched under the following conditions.
【００４４】ＳｉＣｌ4 流量 ：１００ｓｃｃｍ ＢＣｌ3 流量 ：４０ｓｃｃｍ Ｃｌ2 流量 ：２０ｓｃｃｍ エッチング後，Ａｌ膜の異方性形状が得られたが，寸法
シフト量は−１５００Åと大きく，設計寸法通りのエッ
チングができなかった。SiCl 4 flow rate: 100 sccm BCl 3 flow rate: 40 sccm Cl 2 flow rate: 20 sccm After etching, an anisotropic shape of the Al film was obtained, but the dimension shift amount was as large as -1500 Å, and etching as designed dimensions was possible. I didn't.
【００４５】〔比較例２〕実施例１および実施例２のエ
ッチング処理後のサンプルを，図４に示すダウンフロー
タイプのアッシング装置に入れ，フォトレジストのアッ
シングを行った。[Comparative Example 2] The samples after the etching treatments of Example 1 and Example 2 were put into the downflow type ashing apparatus shown in FIG. 4 to ash the photoresist.
【００４６】以下に本比較例のアッシング条件を示す。 Ｏ2 流量 ：９００ｓｃｃｍ Ｎ2 流量 ：１００ｓｃｃｍ マイクロ波パワー ：１．５ｋＷ 圧力 ：１．０Ｔｏｒｒ ウェハ温度 ：２００℃ 処理時間 ：９０秒間 以上の条件でエッチング処理後のサンプルのアッシング
を行ったところ，Ａｌパターン上には，多くの残さが発
生した。これは，本発明のように，フッ素を含んだガス
によるプラズマを用いる処理を行っていないためであ
る。The ashing conditions of this comparative example are shown below. O 2 flow rate: 900 sccm N 2 flow rate: 100 sccm Microwave power: 1.5 kW Pressure: 1.0 Torr Wafer temperature: 200 ° C. Processing time: 90 seconds When the sample after etching was ashed under the above conditions, an Al pattern was obtained. On the top, there was a lot of residue. This is because, unlike the present invention, the process using plasma with a gas containing fluorine is not performed.
【００４７】以上，実施例および比較例を説明したが，
本発明は，上述した実施例に限らず種々の変形例を含む
ものである。特に，プラズマを生成するガスは，上述し
た実施例のものも含めて，次の場合が含まれる。The examples and comparative examples have been described above.
The present invention is not limited to the above-described embodiments and includes various modifications. In particular, the gas for generating plasma includes the following cases, including those of the above-described embodiments.
【００４８】 プラズマを生成するガスが，Ｓｉを含
有するガスとＯ2 ガスとを混合したガスである場合。 上記の場合であって，Ｓｉを含有するガスが，Ｓ
ｉＢｒ4 ，ＳｉＣｌ4，およびＳｉＦ4 のうちの一つで
ある場合。When the gas that generates plasma is a gas containing a gas containing Si and an O 2 gas. In the above case, the gas containing Si is S
When it is one of iBr 4 , SiCl 4 , and SiF 4 .
【００４９】 プラズマを生成するガスが，Ｓｉを含
有するガスとＯ2 ガスとを混合したガスに，さらに，フ
ッ素，臭素，および塩素のうちの一つを含有するガスで
ある場合。When the gas generating plasma is a gas obtained by mixing a gas containing Si and an O 2 gas and further containing one of fluorine, bromine and chlorine.
【００５０】 プラズマを生成するガスが，Ｓｉを含
有するガスとＯ2 ガスとを混合したガスに，さらに，Ｈ
ｅ，Ｎｅ，Ａｒ等の不活性ガスを混合したガスから成る
場合。The gas for generating plasma is a gas containing Si-containing gas and O 2 gas, and further H 2
When composed of a gas mixed with an inert gas such as e, Ne, Ar.
【００５１】また，エッチング処理される被処理膜は，
Ａｌ膜に限らず，半導体膜，導電体膜，絶縁膜など，半
導体装置の製造に用いられる全ての膜を被処理膜とする
ことができる。The film to be processed by etching is
Not only the Al film, but also all films used for manufacturing a semiconductor device such as a semiconductor film, a conductor film, and an insulating film can be used as the film to be processed.
【００５２】[0052]
【発明の効果】本発明によれば，有機ポリマー膜をマス
クに用いたエッチング処理により，パターン形成を行
う，半導体装置製造プロセスにおける微細パターンの形
成方法において，マスクである有機ポリマー膜のパター
ン側壁方向のエッチングを阻止することが可能になるの
で，寸法シフト量の少ないエッチング処理が可能にな
り，設計寸法通りの微細パターンが得られるようにな
る。According to the present invention, in a method of forming a fine pattern in a semiconductor device manufacturing process in which a pattern is formed by etching using an organic polymer film as a mask, the pattern side wall direction of the organic polymer film as the mask Since it is possible to prevent the etching, it is possible to perform an etching process with a small amount of dimension shift, and it is possible to obtain a fine pattern as designed.
【図１】本発明の原理説明図である。FIG. 1 is a diagram illustrating the principle of the present invention.
【図２】カソード結合型ＲＩＥ装置の概略図である。FIG. 2 is a schematic diagram of a cathode-coupled RIE device.
【図３】実施例および比較例に用いたサンプルを示す図
である。FIG. 3 is a diagram showing samples used in Examples and Comparative Examples.
【図４】ダウンフロータイプのアッシング装置の例を示
す図である。FIG. 4 is a diagram showing an example of a downflow type ashing device.
１ 下地膜 ２ 被処理膜 ３ 有機ポリマー膜 ４ ＳｉＯ2 膜1 Underlayer film 2 Processed film 3 Organic polymer film 4 SiO 2 film
Claims (4)
ング処理によりパターン形成を行う，半導体装置製造プ
ロセスにおける微細パターンの形成方法であって，基板
上に形成された被処理膜上に有機ポリマー膜のパターン
を形成した後，該基板を，Ｓｉを含有するガスとＯ2 と
を混合したガスから生成されるプラズマに曝し，前記有
機ポリマー膜の側壁のみにシリコン酸化膜を堆積させ，
その後，所定のドライエッチング処理を行って，被処理
膜のパターンを形成することを含む半導体装置の製造方
法。1. A method for forming a fine pattern in a semiconductor device manufacturing process, wherein a pattern is formed by etching using an organic polymer film as a mask, wherein the organic polymer film is formed on a film to be processed formed on a substrate. After forming the pattern, the substrate is exposed to plasma generated from a gas containing Si-containing gas and O 2 to deposit a silicon oxide film only on the side wall of the organic polymer film,
Then, a method of manufacturing a semiconductor device, which comprises performing a predetermined dry etching process to form a pattern of a film to be processed.
ズマを，Ｓｉを含有するガスとＯ2 とを混合したガス
に，さらに，フッ素，臭素，および塩素のうちの一つを
含有するガスを混合したガスから生成することを特徴と
する半導体装置の製造方法。2. The plasma exposing the substrate according to claim 1, wherein a gas containing Si-containing gas and O 2 is further mixed with a gas containing one of fluorine, bromine and chlorine. A method for manufacturing a semiconductor device, which is characterized in that it is generated from a mixed gas.
曝すプラズマを，Ｓｉを含有するガスとＯ2 ガスとを混
合したガスに，さらに，Ｈｅ，Ｎｅ，Ａｒ等の不活性ガ
スを混合したガスから生成することを特徴とする半導体
装置の製造方法。3. The plasma exposing the substrate according to claim 1 or 2, wherein a gas containing a gas containing Si and an O 2 gas is further mixed with an inert gas such as He, Ne, Ar or the like. A method for manufacturing a semiconductor device, which is characterized in that it is generated from gas.
定のドライエッチング処理を行って，被処理膜のパター
ンを形成した後，後工程として，前記基板に対して，フ
ッ素を含んだガスによるプラズマを用いる処理を行うこ
とを特徴とする半導体装置の製造方法。4. The method according to claim 1, wherein after a predetermined dry etching process is performed to form a pattern of a film to be processed, fluorine is added to the substrate as a post process. A method of manufacturing a semiconductor device, which comprises performing a process using plasma with a gas.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4325168A JPH06177089A (en) | 1992-12-04 | 1992-12-04 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4325168A JPH06177089A (en) | 1992-12-04 | 1992-12-04 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06177089A true JPH06177089A (en) | 1994-06-24 |
Family
ID=18173776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4325168A Withdrawn JPH06177089A (en) | 1992-12-04 | 1992-12-04 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06177089A (en) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001237236A (en) * | 1999-12-09 | 2001-08-31 | Lam Res Corp | Cleaning method of substrate surfaces after etching process |
| US7268058B2 (en) | 2004-01-16 | 2007-09-11 | Intel Corporation | Tri-gate transistors and methods to fabricate same |
| US7279375B2 (en) | 2005-06-30 | 2007-10-09 | Intel Corporation | Block contact architectures for nanoscale channel transistors |
| US7326634B2 (en) | 2004-03-31 | 2008-02-05 | Intel Corporation | Bulk non-planar transistor having strained enhanced mobility and methods of fabrication |
| US7368791B2 (en) | 2002-08-23 | 2008-05-06 | Intel Corporation | Multi-gate carbon nano-tube transistors |
| US7402875B2 (en) | 2005-08-17 | 2008-07-22 | Intel Corporation | Lateral undercut of metal gate in SOI device |
| US7579280B2 (en) * | 2004-06-01 | 2009-08-25 | Intel Corporation | Method of patterning a film |
| US8294180B2 (en) | 2005-09-28 | 2012-10-23 | Intel Corporation | CMOS devices with a single work function gate electrode and method of fabrication |
| KR101274308B1 (en) * | 2005-05-31 | 2013-06-13 | 램 리써치 코포레이션 | Critical dimension reduction and roughness control |
| US9048314B2 (en) | 2005-02-23 | 2015-06-02 | Intel Corporation | Field effect transistor with narrow bandgap source and drain regions and method of fabrication |
| US9190518B2 (en) | 2004-10-25 | 2015-11-17 | Intel Corporation | Nonplanar device with thinned lower body portion and method of fabrication |
| US9224754B2 (en) | 2008-06-23 | 2015-12-29 | Intel Corporation | Stress in trigate devices using complimentary gate fill materials |
| US9337307B2 (en) | 2005-06-15 | 2016-05-10 | Intel Corporation | Method for fabricating transistor with thinned channel |
| JP2020074452A (en) * | 2011-10-27 | 2020-05-14 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | Processing chamber for etching low k and another dielectric film |
-
1992
- 1992-12-04 JP JP4325168A patent/JPH06177089A/en not_active Withdrawn
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001237236A (en) * | 1999-12-09 | 2001-08-31 | Lam Res Corp | Cleaning method of substrate surfaces after etching process |
| US7514346B2 (en) | 2002-08-23 | 2009-04-07 | Intel Corporation | Tri-gate devices and methods of fabrication |
| US7368791B2 (en) | 2002-08-23 | 2008-05-06 | Intel Corporation | Multi-gate carbon nano-tube transistors |
| US7427794B2 (en) | 2002-08-23 | 2008-09-23 | Intel Corporation | Tri-gate devices and methods of fabrication |
| US7268058B2 (en) | 2004-01-16 | 2007-09-11 | Intel Corporation | Tri-gate transistors and methods to fabricate same |
| US7326634B2 (en) | 2004-03-31 | 2008-02-05 | Intel Corporation | Bulk non-planar transistor having strained enhanced mobility and methods of fabrication |
| US7579280B2 (en) * | 2004-06-01 | 2009-08-25 | Intel Corporation | Method of patterning a film |
| US9190518B2 (en) | 2004-10-25 | 2015-11-17 | Intel Corporation | Nonplanar device with thinned lower body portion and method of fabrication |
| US9741809B2 (en) | 2004-10-25 | 2017-08-22 | Intel Corporation | Nonplanar device with thinned lower body portion and method of fabrication |
| US10236356B2 (en) | 2004-10-25 | 2019-03-19 | Intel Corporation | Nonplanar device with thinned lower body portion and method of fabrication |
| US9048314B2 (en) | 2005-02-23 | 2015-06-02 | Intel Corporation | Field effect transistor with narrow bandgap source and drain regions and method of fabrication |
| US9368583B2 (en) | 2005-02-23 | 2016-06-14 | Intel Corporation | Field effect transistor with narrow bandgap source and drain regions and method of fabrication |
| KR101274308B1 (en) * | 2005-05-31 | 2013-06-13 | 램 리써치 코포레이션 | Critical dimension reduction and roughness control |
| US11978799B2 (en) | 2005-06-15 | 2024-05-07 | Tahoe Research, Ltd. | Method for fabricating transistor with thinned channel |
| US9806195B2 (en) | 2005-06-15 | 2017-10-31 | Intel Corporation | Method for fabricating transistor with thinned channel |
| US9337307B2 (en) | 2005-06-15 | 2016-05-10 | Intel Corporation | Method for fabricating transistor with thinned channel |
| US7279375B2 (en) | 2005-06-30 | 2007-10-09 | Intel Corporation | Block contact architectures for nanoscale channel transistors |
| US7402875B2 (en) | 2005-08-17 | 2008-07-22 | Intel Corporation | Lateral undercut of metal gate in SOI device |
| US8294180B2 (en) | 2005-09-28 | 2012-10-23 | Intel Corporation | CMOS devices with a single work function gate electrode and method of fabrication |
| US9450092B2 (en) | 2008-06-23 | 2016-09-20 | Intel Corporation | Stress in trigate devices using complimentary gate fill materials |
| US9224754B2 (en) | 2008-06-23 | 2015-12-29 | Intel Corporation | Stress in trigate devices using complimentary gate fill materials |
| US9806193B2 (en) | 2008-06-23 | 2017-10-31 | Intel Corporation | Stress in trigate devices using complimentary gate fill materials |
| JP2020074452A (en) * | 2011-10-27 | 2020-05-14 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | Processing chamber for etching low k and another dielectric film |
| US11410860B2 (en) | 2011-10-27 | 2022-08-09 | Applied Materials, Inc. | Process chamber for etching low k and other dielectric films |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7429533B2 (en) | Pitch reduction | |
| US6326307B1 (en) | Plasma pretreatment of photoresist in an oxide etch process | |
| US7977242B2 (en) | Double mask self-aligned double patterning technology (SADPT) process | |
| JPH06177089A (en) | Manufacture of semiconductor device | |
| US5254213A (en) | Method of forming contact windows | |
| JPH065560A (en) | Manufacture of semiconductor device | |
| KR100595090B1 (en) | Improved techniques for etching with a photoresist mask | |
| JPH09283503A (en) | Formation of semiconductor slope contact hole using high-density plasma etching device | |
| JP2000091318A (en) | Manufacture of semiconductor device | |
| JPH06177092A (en) | Manufacture of semiconductor device | |
| JP3318801B2 (en) | Dry etching method | |
| KR20020041447A (en) | Techniques for improving etching in a plasma processing chamber | |
| US6647994B1 (en) | Method of resist stripping over low-k dielectric material | |
| JPH0945633A (en) | Method for forming fine hole of semiconductor integrated circuit device | |
| JP4343379B2 (en) | Substrate processing method, substrate processing apparatus, and device manufacturing method | |
| JP3484317B2 (en) | Method for manufacturing semiconductor device | |
| US6613680B2 (en) | Method of manufacturing a semiconductor device | |
| JP2003298049A (en) | Manufacturing method for semiconductor device | |
| KR100439844B1 (en) | method for removing photoresist after metal layer etching in semiconductor device | |
| JPH05109673A (en) | Manufacture of semiconductor device | |
| JP3116369B2 (en) | Multilayer resist dry etching method | |
| KR100528266B1 (en) | Solution for removing residual wall residue after dry etching | |
| KR100253315B1 (en) | Etching method in oder to form wire of semiconductor device | |
| JP2001007094A (en) | General post-etching processing method for dielectric etching process | |
| JP2001237415A (en) | Method of manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000307 |