JP3484317B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP3484317B2
JP3484317B2 JP08758797A JP8758797A JP3484317B2 JP 3484317 B2 JP3484317 B2 JP 3484317B2 JP 08758797 A JP08758797 A JP 08758797A JP 8758797 A JP8758797 A JP 8758797A JP 3484317 B2 JP3484317 B2 JP 3484317B2
Authority
JP
Japan
Prior art keywords
antireflection film
etching
layer
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP08758797A
Other languages
Japanese (ja)
Other versions
JPH10261627A (en
Inventor
潤 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP08758797A priority Critical patent/JP3484317B2/en
Publication of JPH10261627A publication Critical patent/JPH10261627A/en
Application granted granted Critical
Publication of JP3484317B2 publication Critical patent/JP3484317B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体IC(集積
回路)のような半導体装置の製造方法に関し、特に、リ
ソグラフィ技術を利用した半導体装置の製造方法に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device such as a semiconductor IC (integrated circuit), and more particularly to a method for manufacturing a semiconductor device using a lithography technique.

【0002】[0002]

【従来の技術】半導体ICの製造技術にリソグラフィ法
がある。リソグラフィ法は、デバイスパターンや回路パ
ターンを半導体基板に転写する技術方法であり、MOS
トランジスタ等の半導体素子のゲート、DRAMのマト
リクスを構成するワード線あるいはビット線のような導
電部の形成に用いられている。このリソグラフィ法で
は、一般的には、半導体基板上に導電層が形成され、こ
の導電層上に有機系フォトレジスト層が形成される。こ
のフォトレジスト層がフォトマスクを経て選択的に露光
を受け、その後、現像処理を受けることにより、導電層
上に所定形状のレジストパターンが形成される。このレ
ジストパターンをマスクとするエッチング処理により、
所望の導電部が形成される。
2. Description of the Related Art There is a lithography method as a manufacturing technology of a semiconductor IC. The lithography method is a technical method for transferring a device pattern or a circuit pattern onto a semiconductor substrate.
It is used for forming a conductive portion such as a gate of a semiconductor element such as a transistor or a word line or a bit line forming a matrix of a DRAM. In this lithography method, generally, a conductive layer is formed on a semiconductor substrate, and an organic photoresist layer is formed on this conductive layer. The photoresist layer is selectively exposed to light through a photomask and then developed to form a resist pattern having a predetermined shape on the conductive layer. By the etching process using this resist pattern as a mask,
A desired conductive part is formed.

【0003】ところで、集積化の要求の増大に伴って、
例えばゲート幅が0.2〜0.23μmという微細幅の
加工が要求されている。このような微細な加工を要求さ
れるリソグラフィ技術では、フォトマスクを用いたフォ
トレジスト層の選択露光時に、フォトレジスト層下の導
電層からの反射光が露光の解像度を低下させる原因とな
ることから、この反射光が微細加工の妨げとなる。
By the way, as the demand for integration increases,
For example, it is required to process a fine gate width of 0.2 to 0.23 μm. In the lithography technology that requires such fine processing, the light reflected from the conductive layer below the photoresist layer causes the exposure resolution to decrease when the photoresist layer is selectively exposed using a photomask. This reflected light hinders fine processing.

【0004】そこで、導電層と、フォトレジスト層との
間にアモルファスカーボン層を介在させ、このアモルフ
ァスカーボン層を反射防止膜として利用すると共に、こ
のアモルファスカーボンをその下層である導電層のエッ
チングマスクとして利用する技術が提案されている。
Therefore, an amorphous carbon layer is interposed between the conductive layer and the photoresist layer, the amorphous carbon layer is used as an antireflection film, and the amorphous carbon is used as an etching mask for an underlying conductive layer. Technologies to be used have been proposed.

【0005】この従来の技術によれば、アモルファスカ
ーボン層上に有機系フォトレジスト層でレジストパター
ンを形成する際、フォトレジスト層下のアモルファスカ
ーボンが露光を効果的に吸収することから、アモルファ
スカーボン自体での露光の反射が防止されしかもその下
の導電層からの光の反射が防止され、これにより露光時
の反射光による解像度の低下が防止される。従って、フ
ォトレジスト層で高解像度のレジストパターンを得るこ
とができる。また、アモルファスカーボン層のレジスト
パターンに対応して残された部分をマスクとして、導電
層にエッチング処理を施し、所望形状の導電部を形成し
た後、アモルファスカーボンの導電部上に残るマスク部
分を除去することができることから、導電部上の残存物
による導電部の実質的な高さ寸法の増大を招くことはな
い。従って、この導電部上に形成される層間絶縁膜の平
坦化を図る上で、有利となる。
According to this conventional technique, when the resist pattern is formed on the amorphous carbon layer by the organic photoresist layer, the amorphous carbon under the photoresist layer effectively absorbs the exposure, so that the amorphous carbon itself. The reflection of the exposure light is prevented and the reflection of the light from the conductive layer thereunder is prevented, thereby preventing the deterioration of the resolution due to the reflected light during the exposure. Therefore, a high resolution resist pattern can be obtained with the photoresist layer. The conductive layer is etched to form a conductive part having a desired shape by using the part of the amorphous carbon layer corresponding to the resist pattern as a mask, and then the mask part remaining on the conductive part of the amorphous carbon is removed. Therefore, the substantial height dimension of the conductive portion is not increased by the residue on the conductive portion. Therefore, it is advantageous in flattening the interlayer insulating film formed on the conductive portion.

【0006】[0006]

【発明が解決しようとする課題】このアモルファスカー
ボン層を反射防止膜として利用する前記したような従来
の方法では、アモルファスカーボン層は、フォトレジス
ト層からなるレジストパターンをマスクとするドライエ
ッチング処理により、所望パターンに対応して選択的な
除去を受ける。
In the conventional method using the amorphous carbon layer as an antireflection film as described above, the amorphous carbon layer is formed by a dry etching process using a resist pattern made of a photoresist layer as a mask. The selective removal is performed according to the desired pattern.

【0007】しかしながら、このドライエッチングに使
用されるエッチンガスとして、従来では、SF6 のような
F系、CClF3 のようなCl−F系あるいはHCl のような
Cl系のエッチングガスが用いられていた。このような
エッチングガスは、いずれも除去すべきアモルファスカ
ーボン層の、フォトレジスト層からなるレジストパター
ンに対するエッチング速度比すなわち選択比(アモルフ
ァスカーボン層/フォトレジスト層)が僅かに0.3と
いう極めて小さい値を示すに過ぎない。
However, as the etching gas used in this dry etching, conventionally, an F-based etching gas such as SF 6 , a Cl-F-based etching gas such as CClF 3 or a Cl-based etching gas such as HCl has been used. . Such etching gas has an extremely small etching rate ratio (amorphous carbon layer / photoresist layer) of 0.3, which is an etching rate ratio of the amorphous carbon layer to be removed with respect to the resist pattern formed of the photoresist layer. Is only shown.

【0008】この選択比は、大きければ大きいほど、除
去すべきアモルファスカーボン層がマスクであるフォト
レジスト層に比較して除去され易く、従って、高い精度
でのエッチング処理が容易となる。そのため、より高い
選択比でアモルファスカーボン層にエッチングを施し、
これにより高精度の加工を比較的容易に行い得る半導体
装置の製造方法が望まれていた。
The larger this selection ratio is, the easier the amorphous carbon layer to be removed is to be removed as compared with the photoresist layer serving as a mask, and therefore the etching process with high accuracy is facilitated. Therefore, etching the amorphous carbon layer with a higher selection ratio,
Due to this, there has been a demand for a method of manufacturing a semiconductor device that can perform highly accurate processing relatively easily.

【0009】[0009]

【課題を解決するための手段】本発明は、以上の点を解
決するために、次の構成を採用する。 〈構成〉 本発明は、半導体基板上に導電層を形成すること、該導
電層上に炭素を含む反射防止膜層を形成すること、該反
射防止膜上に有機系フォトレジスト層を形成すること、
該フォトレジスト層の選択的露光および現像により、該
フォトレジスト層から成る所定形状のレジストパターン
を形成すること、該レジストパターンをマスクとして、
エッチングガスを用いて反射防止膜に選択的なエッチン
グ処理を施すこと、該反射防止膜の残存する部分をマス
クとして、導電層に選択的なエッチング処理を施して半
導体基板上に所望の導電部を形成することを含む半導体
装置の製造方法において、反射防止膜のエッチング処理
のためのエッチングガスとして、HBr CF 4及び He を含
むエッチングガスを用いたことを特徴とする。
The present invention adopts the following constitution in order to solve the above points. <Structure> According to the present invention, a conductive layer is formed on a semiconductor substrate, an antireflection film layer containing carbon is formed on the conductive layer, and an organic photoresist layer is formed on the antireflection film. ,
By selectively exposing and developing the photoresist layer to form a resist pattern of a predetermined shape composed of the photoresist layer, using the resist pattern as a mask,
By selectively etching the antireflection film using an etching gas, the conductive layer is selectively etched using the remaining portion of the antireflection film as a mask to form a desired conductive portion on the semiconductor substrate. In a method for manufacturing a semiconductor device including forming, HBr , CF 4 and He are included as an etching gas for etching the antireflection film.
It is characterized by using an etching gas .

【0010】 本発明に係る製造方法では、炭素を含む
反射防止膜のエッチング処理のためのエッチングガス
して、 HBr および CF 4を含むエッチングガスを用いるの
で、除去すべき反射防止膜の、フォトレジスト層からな
るレジストパターンに対する選択比(反射防止膜/フォ
トレジスト層)は、従来の0.3よりも大きな値を示
す。
In the manufacturing method according to the present invention, an etching gas for etching the antireflection film containing carbon is used.
To, use an etching gas containing HBr and CF 4
The selection ratio (antireflection film / photoresist layer) of the antireflection film to be removed with respect to the resist pattern formed of the photoresist layer is larger than the conventional value of 0.3.

【0011】従って、このようなエッチングガスを用い
ることにより、反射防止膜によって、フォトレジスト層
からなるレジストマスクに対応した高精度のエッチング
マスクを従来に比較して容易に形成することができる。
Therefore, by using such an etching gas, a highly accurate etching mask corresponding to the resist mask made of a photoresist layer can be easily formed by the antireflection film as compared with the conventional case.

【0012】炭素を含む反射防止膜として、従来のアモ
ルファスカーボンの他、炭素を含む、BARC(bottom
anti reflective coat )と呼ばれる反射防止膜を用い
ることができるが、反射防止膜を容易に製造する上で、
アモルファスカーボンを用いることが望ましい(請求項
2に対応)。
As an antireflection film containing carbon, BARC (bottom) containing carbon in addition to conventional amorphous carbon is used.
Although an antireflection film called an anti reflective coat can be used, in order to easily manufacture the antireflection film,
It is desirable to use amorphous carbon (corresponding to claim 2).

【0013】[0013]

【0014】 また、前記した反射防止膜のエッチング
ガスとして、HBr、CFおよびHeを含むエッチングガス
を用いるとき、HBr、CFおよびHeのそれぞれの流量を
例えばそれぞれ30sccm、100sccmおよび100sccm
とすることができる(請求項に対応)。この条件下
で、前記したと同様なドライエッチング装置の種類等に
応じた運転条件の適正な設定により、前記したと同様な
選択比として、0.6という大きな値を得ることができ
る。
When an etching gas containing HBr, CF 4 and He is used as the etching gas for the antireflection film, the flow rates of HBr, CF 4 and He are set to 30 sccm, 100 sccm and 100 sccm, respectively.
(Corresponding to claim 3 ). In this condition, by the proper setting of the operating condition according to the type of similar dry etching apparatus and described above, as the same selection ratio as described above, it is possible to obtain a large value called 0.6.

【0015】[0015]

【0016】 レジストパターンに対応して残された反
射防止膜層の残存部分をマスクとして、導電層にエッチ
ング処理を施し、所望形状の導電部を形成した後、この
導電部上に残る反射防止膜の残存部分が除去される。こ
の残存部分の除去について、通常のアッシングすなわち
灰化処理を適用することができる。この灰化処理では、
Oを含むエッチングガスを用いることが望ましい(請
求項に対応)。
Using the remaining portion of the antireflection film layer left corresponding to the resist pattern as a mask, the conductive layer is subjected to etching treatment to form a conductive portion having a desired shape, and then the antireflection film remaining on the conductive portion. The remaining part of is removed. For removal of this remaining portion, normal ashing, that is, ashing treatment can be applied. In this ashing process,
It is desirable to use an etching gas containing O 3 (corresponding to claim 4 ).

【0017】導電部上の反射防止膜の残存部分を灰化す
るために、O2のみからなるエッチングガスを用いること
ができるが、このO2ガスは、半導体基板に対して、反射
防止膜に対すると同じようなエッチング特性を示すこと
から、反射防止膜の残存部分を灰化するときに半導体基
板に損傷を与えるおそれがある。これに対し、O3を含む
エッチングガスは、導電部上に残存するマスク部分を効
果的に剥離させることから、半導体基板に大きな損傷を
与えることなく、不要になった反射防止膜すなわち導電
部に残存するマスク部分を効果的に除去することができ
る。
In order to ash the remaining portion of the antireflection film on the conductive portion, an etching gas containing only O 2 can be used. This O 2 gas is used for the semiconductor substrate and for the antireflection film. Since it has the same etching characteristics as described above, the semiconductor substrate may be damaged when the remaining portion of the antireflection film is ashed. On the other hand, the etching gas containing O 3 effectively peels off the mask portion remaining on the conductive portion, so that the unnecessary antireflection film, that is, the conductive portion, is not seriously damaged to the semiconductor substrate. The remaining mask portion can be effectively removed.

【0018】[0018]

【発明の実施の形態】以下、本発明を図示の実施の形態
について詳細に説明する。 〈具体例〉図1は、本発明に係る半導体装置の製造方法
をMOSトランジスタの製造に適用した例を示す。例え
ばシリコンから成る半導体基板10上には、図1(a)
に示すように、素子を形成するための活性領域11が素
子分離領域12により区画される。この活性領域11お
よび素子分離領域12は、従来よく知られたLOCOS
法により、形成することができる。活性領域11上に
は、後述するゲートのためのゲート酸化膜が形成される
が、図面の簡素化のために、このゲート酸化膜は省略さ
れている。
BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, the present invention will be described in detail with reference to the illustrated embodiments. <Specific Example> FIG. 1 shows an example in which the method for manufacturing a semiconductor device according to the present invention is applied to the manufacture of a MOS transistor. For example, on a semiconductor substrate 10 made of silicon, as shown in FIG.
As shown in, the active region 11 for forming the element is divided by the element isolation region 12. The active region 11 and the element isolation region 12 are the well-known LOCOS.
It can be formed by a method. A gate oxide film for a gate, which will be described later, is formed on the active region 11, but this gate oxide film is omitted for simplification of the drawing.

【0019】半導体基板10の活性領域11および素子
分離領域12上には、ゲートのための導電層13(14
および15)が形成される。図示の例では、図1(b)
に示されているように、導電層13は、例えばリンを添
加した約1000A゜の厚さ寸法を有するポリシリコン
層14と、該ポリシリコン層上に形成された1000A
゜の厚さ寸法を有するタングステンシリサイド層15と
からなる積層構造を備える。ポリシリコン層14および
タングステンシリサイド層15は、従来よく知られてい
るように、化学気相成長法およびスパッタ法によりそれ
ぞれ形成することができる。
A conductive layer 13 (14) for a gate is formed on the active region 11 and the element isolation region 12 of the semiconductor substrate 10.
And 15) are formed. In the illustrated example, FIG.
As shown in FIG. 1, the conductive layer 13 includes, for example, a polysilicon layer 14 having a thickness dimension of about 1000 A ° to which phosphorus is added, and a 1000 A layer formed on the polysilicon layer 14.
And a tungsten silicide layer 15 having a thickness of 0 °. The polysilicon layer 14 and the tungsten silicide layer 15 can be formed by a chemical vapor deposition method and a sputtering method, respectively, as is well known in the art.

【0020】導電層13上には、例えばスパッタ法によ
り、約2000A゜の厚さ寸法を有するアモルファスカ
ーボン層16が形成される。さらに、アモルファスカー
ボン層16上には、例えばスピンコート法により、約6
000A゜の厚さ寸法を有する従来よく知られた有機系
のフォトレジスト層17が形成される。このフォトレジ
スト層17上に所望のレジストパターンを有するフォト
マスク18を配置した状態で、フォトレジスト層17
は、例えばエキシマレーザ装置を光源として露光を受け
る。
An amorphous carbon layer 16 having a thickness of about 2000 A ° is formed on the conductive layer 13 by, for example, a sputtering method. Further, on the amorphous carbon layer 16, for example, by spin coating, about 6
A well-known organic photoresist layer 17 having a thickness of 000 A ° is formed. With the photomask 18 having a desired resist pattern placed on the photoresist layer 17, the photoresist layer 17
Is exposed by using, for example, an excimer laser device as a light source.

【0021】このフォトマスク18を用いたフォトレジ
スト層17の選択的な露光に際し、アモルファスカーボ
ン層16は露光によるレーザ光を効果的に吸収しかつタ
ングステンシリサイド層15からの反射光を効果的に吸
収する反射防止膜として機能する。従って、フォトレジ
スト層17は、反射光等による散乱によるぼやけを生じ
ることなく、高い解像度で露光を受ける。
During the selective exposure of the photoresist layer 17 using the photomask 18, the amorphous carbon layer 16 effectively absorbs the laser light due to the exposure and the reflected light from the tungsten silicide layer 15 effectively. Function as an antireflection film. Therefore, the photoresist layer 17 is exposed with high resolution without causing blur due to scattering due to reflected light or the like.

【0022】フォトマスク18を用いたフォトレジスト
層17の選択的な露光の後、フォトレジスト層17上の
フォトマスク18が除去される。その後、フォトレジス
ト層17が従来よく知られた現像処理を受ける。この現
像処理により、図1(c)に示すように、アモルファス
カーボン層16上には、フォトレジスト層17の残部に
よって、例えば約0.25μmのレジスト配線パターン
17aが形成される。その後、レジスト配線パターン1
7aをエッチングマスクとして、アモルファスカーボン
層からなる反射防止膜16が選択的に除去される。
After the selective exposure of the photoresist layer 17 using the photomask 18, the photomask 18 on the photoresist layer 17 is removed. Then, the photoresist layer 17 is subjected to a well-known development process in the related art. By this development process, as shown in FIG. 1C, a resist wiring pattern 17a of, eg, about 0.25 μm is formed on the amorphous carbon layer 16 by the remaining part of the photoresist layer 17. After that, resist wiring pattern 1
Using 7a as an etching mask, the antireflection film 16 made of an amorphous carbon layer is selectively removed.

【0023】図2には、この反射防止膜16の選択的除
去に使用されるドライエッチング装置19の一例が概略
的に示されている。図2に示すドライエッチング装置1
9は、従来よく知られたマグネトロンRIE(反応性イ
オンエッチング)装置であり、そのハウジング20によ
り規定される反応室21には、従来におけると同様に、
上部電極22および下方電極23が互いに間隔をおいて
配置されている。
FIG. 2 schematically shows an example of a dry etching device 19 used for selectively removing the antireflection film 16. Dry etching apparatus 1 shown in FIG.
Reference numeral 9 denotes a magnetron RIE (reactive ion etching) device which is well known in the related art, and a reaction chamber 21 defined by a housing 20 thereof has a structure similar to that in the conventional case.
The upper electrode 22 and the lower electrode 23 are spaced apart from each other.

【0024】反応室21には、エッチングガスを導入す
る導入管24が接続され、また、排気管25が接続され
ている。導入管24から反応室21内に導かれた反応性
のエッチングガスは、下方電極23に適用される高周波
電力26により、活性化される。この活性化ガスによ
り、下方電極23上に配置された半導体基板10の反射
防止膜16がエッチングを受ける。マグネトロンRIE
装置19では、従来よく知られているように、活性化ガ
スのプラズマを反応室21の中央部に閉じこめるため
に、ハウジング20を取り巻いて配置される回転磁石装
置27の回転磁界が利用される。
An introduction pipe 24 for introducing an etching gas is connected to the reaction chamber 21, and an exhaust pipe 25 is connected to the reaction chamber 21. The reactive etching gas introduced from the introduction pipe 24 into the reaction chamber 21 is activated by the high frequency power 26 applied to the lower electrode 23. The activating gas causes the antireflection film 16 of the semiconductor substrate 10 arranged on the lower electrode 23 to be etched. Magnetron RIE
In the device 19, as is well known in the art, the rotating magnetic field of the rotating magnet device 27 arranged around the housing 20 is used to confine the plasma of the activated gas in the central portion of the reaction chamber 21.

【0025】本発明に係る製造方法では、導入管24を
経て反応室21内に導入されるエッチングガスとして、
C4F8およびO2からなるエッチングガスが用いられた。こ
のエッチングガスは、C4F8およびO2の流量がそれぞれ1
0sccmおよび20sccmとなるように、約120秒間、反
応室21内に導入される。このときのドライエッチング
装置19は、その一例として、反応室21内の圧力が2
0mTorr、高周波電力26が1400W、回転磁石装置
27の回転速度が20rpm、下方電極23の温度が2
0℃の運転状況下で運転された。
In the manufacturing method according to the present invention, as the etching gas introduced into the reaction chamber 21 through the introduction pipe 24,
An etching gas consisting of C 4 F 8 and O 2 was used. This etching gas has a flow rate of C 4 F 8 and O 2 of 1 each.
It is introduced into the reaction chamber 21 for about 120 seconds so as to be 0 sccm and 20 sccm. At this time, the dry etching apparatus 19 has, for example, a pressure of 2 in the reaction chamber 21.
0 mTorr, high frequency power 26 is 1400 W, rotation speed of rotating magnet device 27 is 20 rpm, temperature of lower electrode 23 is 2
It was operated under operating conditions of 0 ° C.

【0026】C4F8およびO2からなるエッチングガスは、
前記した運転状況下で、除去すべき反射防止膜16の、
フォトレジスト層17からなるレジストパターン17a
に対する選択比(反射防止膜16/フォトレジスト層1
7)が、従来の0.3よりも大きな0.4という値を示
した。この大きな選択比は、従来に比較して、容易にし
かも高精度でのレジスト配線パターン17aに沿った反
射防止膜16の選択的除去を可能とする。従って、図1
(d)に示すとおり、レジスト配線パターン17a下
に、従来よりも容易かつ高い精度で、このレジスト配線
パターン17aに対応する反射防止膜16の残存部分1
6aを残すことができる。
The etching gas consisting of C 4 F 8 and O 2 is
Under the above operating conditions, the antireflection film 16 to be removed,
Resist pattern 17a made of photoresist layer 17
Selection ratio (antireflection film 16 / photoresist layer 1
7) showed a value of 0.4, which is larger than the conventional value of 0.3. This large selection ratio enables the selective removal of the antireflection film 16 along the resist wiring pattern 17a more easily and with higher accuracy than in the conventional case. Therefore, FIG.
As shown in (d), the remaining portion 1 of the antireflection film 16 corresponding to the resist wiring pattern 17a is formed under the resist wiring pattern 17a more easily and with higher accuracy than before.
6a can be left.

【0027】反射防止膜16の残存部分16a上のレジ
スト配線パターン17aは、例えばこの残存部分17a
を硫酸と過酸化水素水との混合液に、約20分間浸すこ
とにより除去することができ、その後の水洗いにより、
図1(e)に示されているように、導電層13上に反射
防止膜16の残存部分16aからなる適正なエッチング
マスクを形成することができる。
The resist wiring pattern 17a on the remaining portion 16a of the antireflection film 16 has, for example, this remaining portion 17a.
Can be removed by immersing it in a mixed solution of sulfuric acid and hydrogen peroxide for about 20 minutes, and then by washing with water,
As shown in FIG. 1E, an appropriate etching mask made of the remaining portion 16a of the antireflection film 16 can be formed on the conductive layer 13.

【0028】図3は、反射防止膜16の残存部分16a
をマスクとして、導電層13を部分的に除去するのに好
適なドライエッチング装置28の一例を示す。図3に示
されたドライエッチング装置28は、従来よく知られた
有磁場マイクロ波プラズマエッチング装置である。この
ドライエッチング装置28によれば、導入管24を経て
反応室29内に導入されたエッチングガスは、導波管3
0を経て導入されるマイクロ波と、反応室29を取り巻
いて配置され、直流電流の供給を受ける一対のソレノイ
ドコイル31Aおよび31Bにより起生される磁場との
相互作用によって、活性化され、高周波電力32の供給
を受けるステージ33上の半導体基板10に有効に向け
られる。
FIG. 3 shows the remaining portion 16a of the antireflection film 16.
An example of the dry etching apparatus 28 suitable for partially removing the conductive layer 13 using the mask as a mask is shown. The dry etching apparatus 28 shown in FIG. 3 is a conventionally well-known magnetic field microwave plasma etching apparatus. According to this dry etching apparatus 28, the etching gas introduced into the reaction chamber 29 through the introduction pipe 24 is not affected by the waveguide 3
The microwaves introduced through 0 and the magnetic field generated by the pair of solenoid coils 31A and 31B arranged around the reaction chamber 29 and supplied with the direct current are activated by high-frequency power. It is effectively directed to the semiconductor substrate 10 on the stage 33 which receives the supply of 32.

【0029】反射防止膜16の残存部分16aをマスク
とするタングステンシリサイド層15の選択エッチング
では、反応室29内の圧力が5mTorr、高周波電力32
が50W、ソレノイドコイル31Aへの供給電流が20
A、ソレノイドコイル31Bへの供給電流が5A、ステ
ージ33の温度が20℃の運転状況下で、Cl2 からなる
エッチングガスが、約20秒間、反応室29に導入され
た。この第1のステップで、導電層13のタングステン
シリサイド層15がマスク16aに対応して部分的に除
去される。
In the selective etching of the tungsten silicide layer 15 using the remaining portion 16a of the antireflection film 16 as a mask, the pressure in the reaction chamber 29 is 5 mTorr and the high frequency power 32 is applied.
Is 50 W and the supply current to the solenoid coil 31A is 20
A, the supply current to the solenoid coil 31B was 5 A, and the temperature of the stage 33 was 20 ° C., the etching gas consisting of Cl 2 was introduced into the reaction chamber 29 for about 20 seconds. In this first step, the tungsten silicide layer 15 of the conductive layer 13 is partially removed corresponding to the mask 16a.

【0030】続いて、第2のステップで、反応室29内
の圧力が5mTorr、高周波電力32が30W、ソレノイ
ドコイル31Aへの供給電流が20A、ソレノイドコイ
ル31Bへの供給電流が5A、ステージ33の温度が2
0℃の運転状況下で、Cl2 およびO2からなるエッチング
ガスが、それぞれ95sccmおよび5sccmの流量で約20
秒間、反応室29に導入された。この第2のステップ
で、タングステンシリサイド層15下のポリシリコン層
14がマスク16aに対応して部分的に除去される。さ
らに、第3のステップで、ポリシリコン層14がオーバ
エッチングを受ける。その条件の一例は、高周波電力3
2が20Wであること以外は、第2のステップと同一で
ある。
Then, in the second step, the pressure in the reaction chamber 29 is 5 mTorr, the high frequency power 32 is 30 W, the supply current to the solenoid coil 31 A is 20 A, the supply current to the solenoid coil 31 B is 5 A, and the stage 33 is in the stage 33. The temperature is 2
Under the operating condition of 0 ° C., the etching gas composed of Cl 2 and O 2 is about 20 at a flow rate of 95 sccm and 5 sccm, respectively.
It was introduced into the reaction chamber 29 for a second. In this second step, the polysilicon layer 14 under the tungsten silicide layer 15 is partially removed corresponding to the mask 16a. Further, in a third step, the polysilicon layer 14 is overetched. An example of the condition is high frequency power 3
Same as the second step, except that 2 is 20W.

【0031】この第1〜第3のステップにより、導電層
13の選択的除去が完了する。導電層13上に残存する
マスク16aが除去された後、半導体基板10は、例え
ば硫酸と過酸化水素水との混合液で洗浄を受け、その後
例えば1%のフッ酸水で約30秒間の洗浄を受けること
により、図1(f)に示されているように、ポリシリコ
ン層14およびタングステンシリサイド層15のそれぞ
れの残存部分14aおよび15aからなるゲート13a
が形成される。
By the first to third steps, the selective removal of the conductive layer 13 is completed. After the mask 16a remaining on the conductive layer 13 is removed, the semiconductor substrate 10 is washed with, for example, a mixed solution of sulfuric acid and hydrogen peroxide water, and then washed with, for example, 1% hydrofluoric acid water for about 30 seconds. As a result, the gate 13a formed of the remaining portions 14a and 15a of the polysilicon layer 14 and the tungsten silicide layer 15, respectively, is received as shown in FIG.
Is formed.

【0032】反射防止膜16の残存部分であるマスク1
6aの除去には、例えば図4に示されるようなダウンフ
ロー型のアッシング装置34を用いることができる。ダ
ウンフロー型のアッシング装置34では、従来よく知ら
れているように、ガス供給管35を経て反応室36内に
案内されたエッチングガスは、高周波電極37および接
地電極38間に供給される高周波電力39の電界によ
り、接地されたステージ40上の半導体基板10に効率
的に向けられる。エッチングガスとして、O2を例えば1
00sccmの流量で、反応室36に約60秒間、供給する
ことができ、そのとき反応室36の圧力を500mTor
r、高周波電力39を600Wとすることができる。
Mask 1 which is the remaining portion of antireflection film 16
For removing 6a, for example, a downflow type ashing device 34 as shown in FIG. 4 can be used. In the downflow type ashing device 34, as is well known in the art, the etching gas guided into the reaction chamber 36 through the gas supply pipe 35 supplies the high frequency power supplied between the high frequency electrode 37 and the ground electrode 38. The electric field of 39 effectively directs the semiconductor substrate 10 on the grounded stage 40. O 2 as an etching gas, for example, 1
It can be supplied to the reaction chamber 36 at a flow rate of 00 sccm for about 60 seconds, at which time the pressure in the reaction chamber 36 is 500 mTorr.
r and the high frequency power 39 can be set to 600W.

【0033】図1(f)に示されているように、半導体
基板10上の導電部分であるゲート13aの形成後、例
えばイオン注入により、半導体基板10のゲート13a
の両側にソースおよびドレインが形成され、さらにMO
Sに必要な各部が半導体基板10に組み付けられ、MO
Sトランジスタが完成する。
As shown in FIG. 1F, after forming the gate 13a which is a conductive portion on the semiconductor substrate 10, the gate 13a of the semiconductor substrate 10 is formed by, for example, ion implantation.
Source and drain are formed on both sides of the
Each part required for S is assembled on the semiconductor substrate 10, and MO
The S transistor is completed.

【0034】本発明に係る前記製造方法では、図1
(c)に示したように、フォトレジスト層17から成る
レジスト配線パターン17aをマスクとするドライエッ
チングによる反射防止膜16の選択的除去に際し、部分
的に除去すべき反射防止膜16の、フォトレジスト層1
7からなるレジストパターン17aに対する選択比が、
0.4という値を示すC4F8およびO2からなるエッチング
ガスを用いることから、従来に比較して、容易にしかも
高精度でのレジスト配線パターン17aに沿った反射防
止膜16の選択的除去を可能とし、容易かつ高精度のエ
ッチングマスク16aを形成することができる。従っ
て、この高精度のエッチングマスク16aを用いて、比
較的容易に高精度でゲート13aを形成することが可能
となることから、比較的容易に、信頼性に優れたMOS
トランジスタを形成することができる。
In the manufacturing method according to the present invention, as shown in FIG.
As shown in (c), when selectively removing the antireflection film 16 by dry etching using the resist wiring pattern 17a made of the photoresist layer 17 as a mask, the photoresist of the antireflection film 16 to be partially removed is used. Layer 1
The selection ratio for the resist pattern 17a composed of 7 is
Since the etching gas composed of C 4 F 8 and O 2 showing the value of 0.4 is used, the selective reflection of the antireflection film 16 along the resist wiring pattern 17a can be performed easily and with high accuracy as compared with the conventional case. The etching mask 16a that can be removed can be formed easily and with high precision. Therefore, since the gate 13a can be formed with high accuracy relatively easily by using the etching mask 16a with high accuracy, the MOS having excellent reliability can be relatively easily prepared.
A transistor can be formed.

【0035】アモルファスカーボンからなる反射防止膜
16のエッチングガスとして、HBr、CF4 およびHeを含
むエッチングガスを用いることができる。このHBr 、CF
4 およびHeを含むエッチングガスを使用するドライエッ
チング装置として、図2に示したドライエッチング装置
19あるいは図3に示したドライエッチング装置28を
用いることができる。また、これらに代えて、図5に示
すような誘導結合型ドライエッチング装置41を用いる
ことができる。
As an etching gas for the antireflection film 16 made of amorphous carbon, an etching gas containing HBr, CF 4 and He can be used. This HBr, CF
As the dry etching apparatus using the etching gas containing 4 and He, the dry etching apparatus 19 shown in FIG. 2 or the dry etching apparatus 28 shown in FIG. 3 can be used. Further, instead of these, an inductive coupling type dry etching device 41 as shown in FIG. 5 can be used.

【0036】図5では、誘導結合型ドライエッチング装
置41の図3に示したと同じ機能部分には、これと同一
の参照符号が付されている。誘導結合型ドライエッチン
グ装置41では、回転磁石装置に代えて、交流電力42
の供給を受け、石英から成る透過窓43上に配置された
渦巻き状のコイル27で起生される磁界により、プラズ
マの封じ込め作用が図られている。
In FIG. 5, the same functional portions as those of the inductively coupled dry etching apparatus 41 shown in FIG. 3 are designated by the same reference numerals. In the inductively coupled dry etching apparatus 41, alternating current power 42
The magnetic field generated by the spiral coil 27 arranged on the transmission window 43 made of quartz in response to the supply of the magnetic field is used to confine the plasma.

【0037】誘導結合型ドライエッチング装置41を用
いた例では、HBr 、CF4 およびHeの流量がそれぞれ30
sccm、100sccmおよび100sccmとなるように、それ
らの混合ガスが約140秒間、反応室29内に導入され
た。このときのドライエッチング装置41の運転条件
は、反応室29内の圧力が10mTorr、高周波電力42
が500W、高周波電力32が100W、ステージ33
の温度が20℃であった。
In the example using the inductively coupled dry etching apparatus 41, the flow rates of HBr, CF 4 and He are 30 respectively.
The mixed gas thereof was introduced into the reaction chamber 29 for about 140 seconds so as to have sccm, 100 sccm and 100 sccm. The operating conditions of the dry etching apparatus 41 at this time are that the pressure in the reaction chamber 29 is 10 mTorr, and the high frequency power 42
Is 500 W, high frequency power 32 is 100 W, stage 33
Was 20 ° C.

【0038】このとき、HBr 、CF4 およびHeからなるエ
ッチングガスは、除去すべき反射防止膜16の、フォト
レジスト層17からなるレジストパターン17aに対す
る選択比(反射防止膜16/フォトレジスト層17)と
して、さらに大きな0.6という値を示した。
At this time, the etching gas composed of HBr, CF 4 and He has a selection ratio of the antireflection film 16 to be removed with respect to the resist pattern 17a composed of the photoresist layer 17 (antireflection film 16 / photoresist layer 17). As a result, a larger value of 0.6 was shown.

【0039】さらに、図5に示した誘導結合型ドライエ
ッチング装置41を用いて反射防止膜16を選択的に除
去するために、CH2F2 、CF4 およびHeを含むエッチング
ガスを用いることができる。CH2F2 、CF4 およびHeの流
量は、それぞれ30sccm、100sccmおよび100sccm
であり、それらの混合ガスが約140秒間、反応室29
内に導入された。誘導結合型ドライエッチング装置41
のその他の運転条件は、前記したHBr 、CF4 およびHeか
らなるエッチングガスの例におけると同一である。
Further, in order to selectively remove the antireflection film 16 using the inductively coupled dry etching apparatus 41 shown in FIG. 5, it is possible to use an etching gas containing CH 2 F 2 , CF 4 and He. it can. The flow rates of CH 2 F 2 , CF 4 and He are 30 sccm, 100 sccm and 100 sccm, respectively.
And the mixed gas thereof is used for about 140 seconds in the reaction chamber 29.
Was introduced in. Inductively coupled dry etching device 41
Other operating conditions of are the same as in the example of the etching gas composed of HBr, CF 4 and He described above.

【0040】このCH2F2 、CF4 およびHeからなるエッチ
ングガスは、これを用いた反射防止膜16の選択的な除
去に際し、フォトレジスト層17に対して0.6という
大きな選択比を示した。
The etching gas composed of CH 2 F 2 , CF 4 and He exhibits a large selection ratio of 0.6 with respect to the photoresist layer 17 when the antireflection film 16 is selectively removed using this etching gas. It was

【0041】反射防止膜16の選択的な除去によってマ
スク16aを得るとき、そのエッチング作業の終了時点
をモノクロメータによる反応室のガス観察で判定するこ
とができる。このエッチングの終了時点は、モノクロメ
ータの観察による炭素の発光の消滅により判定すること
ができるが、炭素の発光波形は顕著なピークを示さず、
明確な判定が容易ではない。従って、反射防止膜16の
下地であるタングステンシリサイド層15からの発光で
ある405nmの波長の発光の観測をもって、反射防止
膜16のエッチング作業の終了とすることが望ましい。
これにより、高い再現性で以て、均質なマスク16aを
形成することができる。
When the mask 16a is obtained by selectively removing the antireflection film 16, the end point of the etching operation can be determined by observing the gas in the reaction chamber with a monochromator. The end point of this etching can be determined by the disappearance of carbon emission by observation of a monochromator, but the emission waveform of carbon does not show a remarkable peak,
Clear judgment is not easy. Therefore, it is desirable to finish the etching operation of the antireflection film 16 by observing the emission of light having a wavelength of 405 nm, which is the emission from the tungsten silicide layer 15 that is the base of the antireflection film 16.
Thereby, the uniform mask 16a can be formed with high reproducibility.

【0042】図5に示した誘導結合型ドライエッチング
装置41を用いたHBr 、CF4 およびHeからなるエッチン
グガスによる前記したマスク16aの形成後、この誘導
結合型ドライエッチング装置41を用いて、引き続き、
反応室29内で、タングステンシリサイド層15および
ポリシリコン層14のエッチングを行うことができる。
After the mask 16a is formed by the etching gas composed of HBr, CF 4 and He using the inductively coupled dry etching apparatus 41 shown in FIG. 5, the inductively coupled dry etching apparatus 41 is continuously used. ,
In the reaction chamber 29, the tungsten silicide layer 15 and the polysilicon layer 14 can be etched.

【0043】誘導結合型ドライエッチング装置41を用
いたタングステンシリサイド層15およびポリシリコン
層14のエッチングでは、反応室29内の圧力が3mTo
rr、高周波電力43が300W、高周波電力32が25
0W、ステージ33の温度が20℃の運転状況下で、Cl
2 およびO2からなるエッチングガスが、それぞれ18sc
cmおよび2sccmの流量で、約30秒間、反応室29に導
入された。
In etching the tungsten silicide layer 15 and the polysilicon layer 14 using the inductively coupled dry etching apparatus 41, the pressure in the reaction chamber 29 is 3 mTo.
rr, high frequency power 43 is 300 W, high frequency power 32 is 25
0W, the temperature of the stage 33 is 20 ℃
The etching gas consisting of 2 and O 2 is 18 sc
It was introduced into the reaction chamber 29 at a flow rate of cm and 2 sccm for about 30 seconds.

【0044】このエッチングガスの導入により、タング
ステンシリサイド層15およびポリシリコン層14がエ
ッチングを受け、続いて、導電層13の下層であるポリ
シリコン層14のオーバエッチングのために、反応室2
9内の圧力が5mTorr、高周波電力42が250W、高
周波電力32が80W、ステージ33の温度が20℃の
運転状況下で、Cl2 およびO2からなるエッチングガス
が、それぞれ16sccmおよび4sccmの流量で、約30秒
間、反応室29に導入された。このポリシリコン層14
のオーバエッチングにより、ゲート13aが形成され
る。
The introduction of this etching gas causes the tungsten silicide layer 15 and the polysilicon layer 14 to be etched, and subsequently, for over-etching of the polysilicon layer 14 below the conductive layer 13, the reaction chamber 2
Under the operating conditions where the pressure inside 9 is 5 mTorr, the high frequency power 42 is 250 W, the high frequency power 32 is 80 W, and the temperature of the stage 33 is 20 ° C., the etching gas consisting of Cl 2 and O 2 is 16 sccm and 4 sccm, respectively. Was introduced into the reaction chamber 29 for about 30 seconds. This polysilicon layer 14
The gate 13a is formed by over-etching.

【0045】このように、運転条件およびエッチングガ
スを代えることにより、単一の誘導結合型ドライエッチ
ング装置41によって、反射防止膜16からなるマスク
16aの形成および導電層13からなるゲート13aの
形成が可能となる。従って、半導体装置の製造に要する
作業時間の短縮化により、生産性の向上を図ることがで
きる。
As described above, by changing the operating conditions and the etching gas, the mask 16a made of the antireflection film 16 and the gate 13a made of the conductive layer 13 can be formed by the single inductively coupled dry etching apparatus 41. It will be possible. Therefore, productivity can be improved by shortening the work time required for manufacturing the semiconductor device.

【0046】反射防止膜16の残存部分であるマスク1
6aの除去には、図4に示されたダウンフロー型のアッ
シング装置34の説明に沿って、エッチングガスとし
て、O2を用いた例を示した。このエッチングガスとし
て、O2とO3との混合ガスを用いることができる。
Mask 1 which is the remaining portion of antireflection film 16
For the removal of 6a, an example in which O 2 is used as an etching gas is shown in accordance with the description of the downflow type ashing device 34 shown in FIG. As this etching gas, a mixed gas of O 2 and O 3 can be used.

【0047】図6は、O2とO3との混合ガスを用いるアッ
シング装置44の一例を概略的に示す断面図である。図
6に示されたアッシング装置44は、いわゆるオゾンア
ッシャーと呼ばれているアッシング装置44であり、こ
のアッシング装置44では、ハウジング20により規定
されかつ排気管25を経て排気を受ける反応室36内の
ステージ40上に配置された半導体基板10へ向けて、
ガスシャワーヘッド45からO2とO3との混合ガスが吹き
付けられる。このとき、ステージ40の温度は約300
℃に保たれる。また、混合ガスが20リトル/分の流量
で供給されるとき、その混合ガス中のO3の割合は100
g/m3 であり、この混合ガスが、半導体基板10へ向
けて、約120秒間、吹き付けられる。
FIG. 6 is a sectional view schematically showing an example of an ashing device 44 using a mixed gas of O 2 and O 3 . The ashing device 44 shown in FIG. 6 is an ashing device 44 which is a so-called ozone asher. In the ashing device 44, the inside of the reaction chamber 36 which is defined by the housing 20 and receives exhaust gas through the exhaust pipe 25. Toward the semiconductor substrate 10 arranged on the stage 40,
A mixed gas of O 2 and O 3 is blown from the gas shower head 45. At this time, the temperature of the stage 40 is about 300.
Kept at ℃. When the mixed gas is supplied at a flow rate of 20 torr / min, the ratio of O 3 in the mixed gas is 100.
The mixed gas is g / m 3 and is sprayed toward the semiconductor substrate 10 for about 120 seconds.

【0048】O2とO3との混合ガスの吹き付けにより、半
導体基板10上に残存するマスク16aが除去された
後、浄化処理として、半導体基板10は硫酸および過酸
化水素水の混合液に浸けられ、その後、さらに0.3%
フッ酸水に約20秒間浸けられる。
After the mask 16a remaining on the semiconductor substrate 10 is removed by spraying a mixed gas of O 2 and O 3 , the semiconductor substrate 10 is dipped in a mixed solution of sulfuric acid and hydrogen peroxide as a cleaning treatment. And then 0.3%
Immerse in hydrofluoric acid water for about 20 seconds.

【0049】マスク16aの灰化に使用されるO3を含む
エッチングガスは、導電部であるゲート13a上に残存
するマスク16aを効果的に剥離させる。従って、マス
ク16aの灰化後、半導体基板10の浄化処理に用いる
フッ酸水の濃度およびフッ酸水での処理時間の短縮化を
図ることができる。
The etching gas containing O 3 used for ashing the mask 16a effectively peels off the mask 16a remaining on the gate 13a which is the conductive portion. Therefore, after the ashing of the mask 16a, the concentration of hydrofluoric acid water used for cleaning the semiconductor substrate 10 and the treatment time with hydrofluoric acid water can be shortened.

【0050】フッ酸水での処理は、活性領域11上で、
ゲート13a下に形成される前記ゲート酸化膜(図示せ
ず)を浸食する等、このゲート酸化膜に損傷を与えるお
それがある。しかしながら、マスク16aの灰化にO3
含むエッチングガスを用いることにより、浄化処理に用
いるフッ酸水の濃度およびフッ酸水での処理時間の短縮
化を図ることができることから、前記ゲート膜への損傷
を確実に防止することができ、これによりこのゲート膜
を含む半導体装置の作動の信頼性を高めることが可能と
なる。
The treatment with hydrofluoric acid water is carried out on the active region 11 by
There is a risk that the gate oxide film (not shown) formed under the gate 13a may be corroded or damaged. However, by using an etching gas containing O 3 for ashing the mask 16a, it is possible to shorten the concentration of hydrofluoric acid water used for the purification treatment and the treatment time with hydrofluoric acid water. Can be reliably prevented, and thus the reliability of the operation of the semiconductor device including the gate film can be improved.

【0051】前記したところでは、各装置19、28、
34、41および44およびそれらの運転条件の一例に
沿って説明したが、これらの装置に限らず、本発明に係
る方法は、種々のドライエッチング装置を、種々の適正
な運転条件で使用することにより、実施することができ
る。また、エッチングガスの成分に、必要に応じて種々
の添加成分を付加することができる。さらに、半導体基
板上にMOSトランジスタのゲートを形成する例につい
て説明したが、本発明は、これに限らず、例えば半導体
記憶装置のワード線、ビット線あるいはポリシリコンの
単層、アルミニゥム、タングステンおよびチタンニッケ
ルのような種々の金属配線あるいは多層配線のような導
電部の形成に適用することができる。
In the above description, each device 19, 28,
34, 41 and 44 and their operating conditions have been described as an example, the method according to the present invention is not limited to these devices, and various dry etching devices can be used under various proper operating conditions. Can be implemented. Further, various additive components can be added to the components of the etching gas, if necessary. Further, the example of forming the gate of the MOS transistor on the semiconductor substrate has been described, but the present invention is not limited to this, and for example, a word line of a semiconductor memory device, a bit line or a single layer of polysilicon, aluminum, tungsten and titanium. It can be applied to the formation of various metal wirings such as nickel or conductive portions such as multilayer wiring.

【0052】[0052]

【発明の効果】本発明に係る製造方法では、前記したよ
うに、炭素を含む反射防止膜のエッチング処理のための
エッチングガスは、除去すべき反射防止膜の、フォトレ
ジスト層からなるレジストパターンに対する選択比が従
来に比較して大きな値を示すことから、反射防止膜によ
るエッチングマスクの形成時に、従来に比較して高精度
のマスクを容易に形成することが可能となる。従って、
本発明によれば、半導体基板上に、ゲートあるいは多層
配線のような導電部を従来に比較して容易かつ高精度で
形成することができ、これにより半導体装置の信頼性の
向上を図ることができる。
As described above, in the manufacturing method according to the present invention, the etching gas for the etching treatment of the antireflection film containing carbon is applied to the resist pattern of the antireflection film to be removed, which is composed of the photoresist layer. Since the selection ratio shows a larger value than the conventional one, it becomes possible to easily form a mask with higher precision than the conventional one when forming the etching mask by the antireflection film. Therefore,
According to the present invention, a conductive portion such as a gate or a multi-layer wiring can be formed on a semiconductor substrate more easily and with higher accuracy than in the conventional case, thereby improving the reliability of a semiconductor device. it can.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係る半導体装置の製造方法の各工程を
示す断面図である。
FIG. 1 is a cross-sectional view showing each step of a method for manufacturing a semiconductor device according to the present invention.

【図2】本発明に係る半導体装置の製造方法で反射防止
膜のエッチングに使用されるエッチング装置を概略的に
示す断面図である。
FIG. 2 is a cross-sectional view schematically showing an etching apparatus used for etching an antireflection film in the method for manufacturing a semiconductor device according to the present invention.

【図3】本発明に係る半導体装置の製造方法で導電層の
エッチングに使用される他のエッチング装置を概略的に
示す断面図である。
FIG. 3 is a cross-sectional view schematically showing another etching apparatus used for etching a conductive layer in the method for manufacturing a semiconductor device according to the present invention.

【図4】本発明に係る半導体装置の製造方法で反射防止
膜の灰化による除去に使用されるアッシング装置を概略
的に示す断面図である。
FIG. 4 is a cross-sectional view schematically showing an ashing device used for removing the antireflection film by ashing in the method for manufacturing a semiconductor device according to the present invention.

【図5】本発明に係る半導体装置の製造方法で反射防止
膜のエッチングに使用されるさらに他のエッチング装置
を概略的に示す断面図である。
FIG. 5 is a cross-sectional view schematically showing still another etching apparatus used for etching the antireflection film in the method for manufacturing a semiconductor device according to the present invention.

【図6】本発明に係る半導体装置の製造方法で反射防止
膜の灰化による除去に使用される他のアッシング装置を
概略的に示す断面図である。
FIG. 6 is a cross-sectional view schematically showing another ashing device used for removing the antireflection film by ashing in the method for manufacturing a semiconductor device according to the present invention.

【符号の説明】[Explanation of symbols]

10 半導体基板 13 導電層 16 反射防止膜(アモルファスカーボン層) 16a マスク 17 フォトレジスト層 17a レジスト配線パターン 10 Semiconductor substrate 13 Conductive layer 16 Antireflection film (amorphous carbon layer) 16a mask 17 Photoresist layer 17a Resist wiring pattern

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体基板上に導電層を形成すること、
該導電層上に炭素を含む反射防止膜層を形成すること、
該反射防止膜上に有機系フォトレジスト層を形成するこ
と、該フォトレジスト層の選択的露光および現像によ
り、該フォトレジスト層から成る所定形状のレジストパ
ターンを形成すること、該レジストパターンをマスクと
して、エッチングガスを用いて前記反射防止膜に選択的
なエッチング処理を施すこと、該反射防止膜の残存する
部分をマスクとして、前記導電層に選択的なエッチング
処理を施して前記半導体基板上に所望の導電部を形成す
ることを含む半導体装置の製造方法であって、前記反射
防止膜のエッチング処理のためのエッチングガスとし
て、HBr CF 4および He を含むエッチングガスを用いた
ことを特徴とする、半導体装置の製造方法。
1. Forming a conductive layer on a semiconductor substrate,
Forming an antireflection film layer containing carbon on the conductive layer;
Forming an organic photoresist layer on the antireflection film, forming a resist pattern of a predetermined shape composed of the photoresist layer by selective exposure and development of the photoresist layer, and using the resist pattern as a mask A selective etching process is performed on the antireflection film using an etching gas, and the conductive layer is selectively etched on the semiconductor substrate using the remaining portion of the antireflection film as a mask. A method of manufacturing a semiconductor device, the method comprising: forming an electrically conductive portion, wherein an etching gas containing HBr , CF 4 and He is used as an etching gas for etching the antireflection film. A method for manufacturing a semiconductor device, comprising:
【請求項2】 前記反射防止膜層は、アモルファスカー
ボンであることを特徴とする半導体装置の製造方法。
2. The method for manufacturing a semiconductor device, wherein the antireflection film layer is amorphous carbon.
【請求項3】 前記反射防止膜のエッチング処理とし
て、HBr、CFおよびHeの流量がそれぞれ30sccm、1
00sccmおよび100sccmであることを特徴とする請求
項1載の半導体装置の製造方法。
3. A flow rate of HBr, CF 4 and He is 30 sccm and 1 respectively for the etching treatment of the antireflection film.
2. The method for manufacturing a semiconductor device according to claim 1, wherein the size is 00 sccm and 100 sccm.
【請求項4】 前記導電部の形成後、該導電部上に残存
する前記反射防止膜を、Oを含むエッチングガスで灰
化することを特徴とする請求項2記載の半導体装置の製
造方法。
4. After formation of the conductive portion, the manufacturing method of the anti-reflection film remaining on the conductive portion, the semiconductor device according to claim 2, wherein the ashing with an etching gas containing O 3 .
【請求項5】 前記反射防止膜のエッチング装置とし
て、回転磁界を利用する反応性イオンエッチング装置、
有磁場マイクロ波プラズマエッチング装置、コイルによ
り磁界を発生させる誘導結合型ドライエッチング装置の
いずれかを用いることを特徴とする請求項1記載の半導
体装置の製造方法。
5. As an etching apparatus of the antireflection film, a reactive ion etching apparatus using a rotating magnetic field,
2. The method for manufacturing a semiconductor device according to claim 1, wherein one of a magnetic field microwave plasma etching apparatus and an inductively coupled dry etching apparatus for generating a magnetic field by a coil is used.
JP08758797A 1997-03-19 1997-03-19 Method for manufacturing semiconductor device Expired - Fee Related JP3484317B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP08758797A JP3484317B2 (en) 1997-03-19 1997-03-19 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08758797A JP3484317B2 (en) 1997-03-19 1997-03-19 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH10261627A JPH10261627A (en) 1998-09-29
JP3484317B2 true JP3484317B2 (en) 2004-01-06

Family

ID=13919144

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08758797A Expired - Fee Related JP3484317B2 (en) 1997-03-19 1997-03-19 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3484317B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6923920B2 (en) * 2002-08-14 2005-08-02 Lam Research Corporation Method and compositions for hardening photoresist in etching processes
US6900123B2 (en) * 2003-03-20 2005-05-31 Texas Instruments Incorporated BARC etch comprising a selective etch chemistry and a high polymerizing gas for CD control
JP2009206394A (en) * 2008-02-29 2009-09-10 Nippon Zeon Co Ltd Forming method of carbon-based hard mask
JP5486883B2 (en) 2009-09-08 2014-05-07 東京エレクトロン株式会社 Processing method of workpiece
JP6778822B2 (en) * 2018-10-26 2020-11-04 株式会社日立ハイテク Plasma processing method

Also Published As

Publication number Publication date
JPH10261627A (en) 1998-09-29

Similar Documents

Publication Publication Date Title
US5895740A (en) Method of forming contact holes of reduced dimensions by using in-situ formed polymeric sidewall spacers
JP3445652B2 (en) Method of forming a patterned layer overlying an integrated circuit substrate
US20060128159A1 (en) Method of removing etch residues
JP2002513207A (en) Method for etching a low K dielectric layer
US5254213A (en) Method of forming contact windows
JPH07142446A (en) Method for machining silicon based material layer
KR100563610B1 (en) Manufacturing method of semiconductor device
US5451293A (en) Method of making a wiring layer wherein the masking material is ashed using an alcohol containing plasma
JPH02276248A (en) Method of forming conductive stud and conductor
JP2000091318A (en) Manufacture of semiconductor device
JP3361918B2 (en) Method for forming fine holes in semiconductor integrated circuit device
JPH06177089A (en) Manufacture of semiconductor device
JP3484317B2 (en) Method for manufacturing semiconductor device
US20030190807A1 (en) Method for manufacturing semiconductor device
JPH10172960A (en) Ashing method
JP2003179064A (en) Method of forming wiring pattern
US7078160B2 (en) Selective surface exposure, cleans, and conditioning of the germanium film in a Ge photodetector
JP3487734B2 (en) Pattern formation method
JP2001237228A (en) Substrate treatment method, substrate treatment equipment and device manufacturing method
JP2000277494A (en) Etching method of organic anti-reflection film and manufacture of semiconductor device
KR100439844B1 (en) method for removing photoresist after metal layer etching in semiconductor device
TW200414301A (en) Forming bilayer resist patterns
JPH05109673A (en) Manufacture of semiconductor device
JPH11176807A (en) Manufacture of semiconductor device
JPH05234957A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081017

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees