JPH06175844A - Method for developing software - Google Patents

Method for developing software

Info

Publication number
JPH06175844A
JPH06175844A JP4350363A JP35036392A JPH06175844A JP H06175844 A JPH06175844 A JP H06175844A JP 4350363 A JP4350363 A JP 4350363A JP 35036392 A JP35036392 A JP 35036392A JP H06175844 A JPH06175844 A JP H06175844A
Authority
JP
Japan
Prior art keywords
cpu
personal computer
board
program
control unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4350363A
Other languages
Japanese (ja)
Inventor
Masayasu Fujii
正泰 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4350363A priority Critical patent/JPH06175844A/en
Publication of JPH06175844A publication Critical patent/JPH06175844A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To improve efficiency for the program development of a CPU board by performing program development for the CPU board, control part test and debugging while using a self compiler at a personal computer, and operating the CPU board while transferring a program to the CPU board after debugging on the personal computer is completed. CONSTITUTION:A CPU bus 8 of a personal computer 1 is connected to a CPU board 30, and a software on the side of the CPU board 30 is developed by a self compiler 22 of the personal computer 1, transferred to the side of the CPU board 30 and installed. Then, the personal computer 1 generates a program for operating a control part 20 with the self compiler 22. Next, the control part 20 is actually operated by loading the program to a RAM 3 and executing it, and the program is debugged. After debugging is completed, the program is transferred to a board side RAM 32 and executed by a board side CPU 31. On the other hand, the control part 20 can be operated even on the side of the board 30 as well.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、制御部を有するCP
Uボードのソフトウェアの開発に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a CP having a control section.
It relates to the development of U-board software.

【0002】[0002]

【従来の技術】図6は例えば特開昭56−132647
号公報に示された従来のソフトウェアの開発方法を説明
するためのCPUボードを示す構成図であり、図におい
て、1はパーソナルコンピュータ(以下パソコンと略
す)であり、CPU2、RAM3、ROM4、ディスプ
レイ5、キーボード6、クロスコンパイラ(他のCPU
の機械語プログラムをコンパイルして作成するソフトウ
ェア)7、CPUバス8にて構成される。9はサブCP
Uボードであり、CPU10、CPU制御回路11、バ
ス選択部12、サブ側CPUバス13、パソコン側CP
Uバス8、共通バス14、接続部15にて構成される。
16はテストCPUボードであり、CPU17、RAM
18、ROM19、制御部20、CPUバス21にて構
成される。
2. Description of the Related Art FIG. 6 shows, for example, JP-A-56-132647.
FIG. 1 is a configuration diagram showing a CPU board for explaining a conventional software development method disclosed in Japanese Patent Publication No. JP-A-2003-163, in which reference numeral 1 is a personal computer (hereinafter abbreviated as personal computer), which is a CPU 2, a RAM 3, a ROM 4, and a display 5. , Keyboard 6, cross compiler (other CPU
Software for compiling and creating the machine language program) and a CPU bus 8. 9 is a sub CP
U board, CPU 10, CPU control circuit 11, bus selector 12, sub CPU bus 13, PC CP
It is composed of a U-bus 8, a common bus 14, and a connection unit 15.
16 is a test CPU board, CPU 17, RAM
18, ROM 19, control unit 20, and CPU bus 21.

【0003】次にソフトウェアの開発の手順について説
明する。テストCPUボード16から、CPU17を取
り外し、代わりに、サブCPUボード9の接続部15を
CPUソケットに接続する。パソコン1のクロスコンパ
イラ7にて作成したテスト側CPU17のプログラムを
バス選択部12がパソコン側CPUバス8を選択した状
態で、テスト側RAM18に転送する。次に、バス選択
部12がサブ側CPUバス13を選択した状態で、サブ
CPU10に該プログラムを実行させる。サブCPU1
0動作中において、パソコン1のキーボード6からの命
令は、パソコンCPUバス8に接続されたサブCPU制
御回路11でサブCPU10に伝えられ、サブCPU1
0の実行結果はサブCPU制御回路11からパソコンC
PUバス8に送られ、パソコン1のディスプレイ5に表
示される。
Next, the procedure of software development will be described. The CPU 17 is removed from the test CPU board 16, and the connecting portion 15 of the sub CPU board 9 is connected to the CPU socket instead. The program of the test side CPU 17 created by the cross compiler 7 of the personal computer 1 is transferred to the test side RAM 18 with the bus selecting unit 12 selecting the personal computer side CPU bus 8. Next, with the bus selection unit 12 selecting the sub CPU bus 13, the sub CPU 10 is caused to execute the program. Sub CPU1
During the 0 operation, the command from the keyboard 6 of the personal computer 1 is transmitted to the sub CPU 10 by the sub CPU control circuit 11 connected to the personal computer CPU bus 8, and the sub CPU 1
The execution result of 0 is obtained from the personal computer C from the sub CPU control circuit 11.
It is sent to the PU bus 8 and displayed on the display 5 of the personal computer 1.

【0004】[0004]

【発明が解決しようとする課題】従来のソフトウェアの
開発は以上のようになされているので、テストCPUボ
ードのプログラム開発には、専用のクロスコンパイラが
必要で、市販のコンパイラは使えなかった。また、テス
トCPUボードを試験するためには試験専用のサブCP
Uボードが必要である等の問題があった。
Since the conventional software has been developed as described above, a dedicated cross compiler is required for the program development of the test CPU board, and a commercially available compiler cannot be used. In addition, in order to test the test CPU board, a sub-CP dedicated to the test is used.
There were problems such as the need for a U board.

【0005】この発明は上記のような課題を解決するた
めになされたものであり、専用のセルフコンパイラを用
いることなく、パソコン用のセルフコンパイラを利用し
て、ソフトウェア開発ができるようにし、試験用のサブ
CPUボードを必要としないソフトウェアの開発方法を
提供する。
The present invention has been made in order to solve the above problems, and enables software development by using a self-compiler for a personal computer without using a dedicated self-compiler for testing. To provide a method for developing software that does not require a sub CPU board.

【0006】[0006]

【課題を解決するための手段】この請求項1の発明に係
るソフトウェアの開発方法は、CPUボード30を、パ
ソコン1のCPUバス8をCPUボード30に接続し、
パソコン1のセルフコンパイラ22でCPUボード30
側のソフトウェアの開発を行い、CPUボード30側に
転送,インストールする。
According to the software development method of the invention of claim 1, the CPU board 30 is connected to the CPU bus 8 of the personal computer 1,
CPU board 30 with self-compiler 22 of personal computer 1
Side software is developed, transferred to the CPU board 30 side, and installed.

【0007】請求項2の発明では、上記請求項1の発明
において、ボード側CPUバス35に標準入出力の疑似
回路を設け、入力元をパソコン1のキーボード6、出力
先をパソコン1のディスプレイ5にしたものである。
According to a second aspect of the present invention, in the first aspect of the present invention, a pseudo circuit for standard input / output is provided on the board side CPU bus 35, the input source is the keyboard 6 of the personal computer 1, and the output destination is the display 5 of the personal computer 1. It is the one.

【0008】請求項3の発明では、上記請求項1の発明
において、CPUボード30側の制御部20からの割込
信号45をボード側CPU31に入れ、制御部プログラ
ムは共通バス36におき、割込処理44はボード側で、
割込以外の通常処理43はパソコン1側で実行するよう
にしたものである。
According to a third aspect of the present invention, in the above-mentioned first aspect of the invention, an interrupt signal 45 from the control unit 20 on the CPU board 30 side is input to the board side CPU 31, and the control unit program is placed on the common bus 36. Include processing 44 is on the board side,
The normal processing 43 other than the interruption is executed on the personal computer 1 side.

【0009】[0009]

【作用】請求項1の発明では、パーソナルコンピュータ
のセルフコンパイラを用いてコンパイルし、オブジェク
トプログラムの試験,デバック完了後、CPUボードの
メモリにこのデバッグ後の制御部プログラムを転送し
て、インストールとし、制御部を動作可能とする。
According to the present invention, the self-compiler of the personal computer is used for compiling, and after the object program is tested and debugged, the control unit program after debugging is transferred to the memory of the CPU board for installation. Enable the control unit.

【0010】請求項2の発明では、セルフコンパイラで
コンパイルして作成された制御部プログラムが、CPU
ボードで動作する場合、標準入出力は、パソコンのディ
スプレイとキーボードとなる。
According to another aspect of the present invention, the control unit program compiled by the self-compiler is a CPU.
When operating on a board, standard I / O is the computer's display and keyboard.

【0011】請求項3の発明では、パソコン側の通常処
理は、ボード側割込処理によりリアルタイムに変化する
ワークエリアを参照して行う。
In the third aspect of the present invention, the normal processing on the personal computer side is performed by referring to the work area which changes in real time by the board side interrupt processing.

【0012】[0012]

【実施例】【Example】

実施例1.以下、この発明の実施例1を図に基づいて説
明する。図1において、22はパソコン1に実装された
セルフコンパイラである。30はCPUボードであり、
31のCPU、32のRAM、4のROM、33のバス
選択部、20の制御部、35のボード側CPUバス、8
のパソコン側CPUバス、36の共通バスで構成され
る。上記制御部20は、多目的用のインターフェース
で、汎用I/O,DI/DO,シリアルIO(通信用モ
ジュール)がある。またセルフコンパイラ22は市販品
のもので、後述のprintf関数,scanf関数以
外に標準入出力用関数,ioctl関数が用意されてい
る。基本的にioctlはメモリI/Oに対してREA
D,メモリI/Oに対してWRITEを行うだけなの
で、制御部20はDI/Oインターフェース,2ポート
メモリインターフェース等にする必要がある。
Example 1. Embodiment 1 of the present invention will be described below with reference to the drawings. In FIG. 1, reference numeral 22 is a self-compiler mounted on the personal computer 1. 30 is a CPU board,
31 CPUs, 32 RAMs, 4 ROMs, 33 bus selection units, 20 control units, 35 board side CPU buses, 8
The personal computer side CPU bus and 36 common buses. The control unit 20 is a multipurpose interface, and includes general-purpose I / O, DI / DO, and serial IO (communication module). The self-compiler 22 is a commercially available product, and a standard input / output function and an ioctl function are prepared in addition to the printf function and scanf function described later. Basically ioctl is REA for memory I / O
Since only WRITE is performed on the D and memory I / O, the control unit 20 needs to be a DI / O interface, a 2-port memory interface, or the like.

【0013】次に動作について説明する。パソコン1に
て、セルフコンパイラ22で制御部20を動作させるプ
ログラムを作成する。次に、RAM3にロードし実行さ
せることで制御部20を実際に動作させ、プログラムの
デバッグを行う。デバッグ終了後、ボード側RAM32
にプログラムを転送し、ボード側CPU31に実行させ
る。ボード側、パソコン側とで、制御部20に対するプ
ログラム環境はソフトウェア的にもハードウェア的にも
同じなので、ボード側においても制御部20を動作させ
ることができる。すなわち、プログラム製造はつぎの手
順イ〜ホのとおりである。 イ.ソースプログラムの製造、つまり高級言語によるプ
ログラムをアスキーコードでファイル化したものの製造
を行う。この製造は、各OS用に用意された、テキスト
エディタにて作成キーボード6,CRT5が接続されて
いるパソコン側で作成する。上記エディタにはMS−D
OSではMIFES、UNTXではViエディタが有名
である。 ロ.イでのプログラム完成後、セルフコンパイラ22を
用いてこのソフトをコンパイルして、オブジェクトプロ
グラムを製造する。 ハ.このオブジェクトプログラムをRAM3に記憶す
る。 ニ.パソコン1のCPU2で、RAM3をアクセスしC
RT5,キーボード6を用いて制御部20駆動のための
試験及びデバッグ行う。 ホ.デバッグ完了後、RAM3中のデータをCPU8を
介してRAM32に転送,インストールする。 この場合、CPU31を用いてのデバッグはデバック済
みなので行わなくても良い。バス選択部33の切替え
は、ハードウェアスイッチを用いて行う。以上のように
セルフコンパイラにて、ソースプログラムをオブジェク
トプログラムに変換してパソコン用アプリケーションを
作成し、このアプリケーション機械語をRAM3からR
AM32に転送しインストールしてCPU31に実行さ
せる。ここで、市販のコンパイラは、パソコンのOSシ
ステムコールを繰り返し行うことで機能を実現する機械
語(オブジェクトプログラム)を作成するものである。
一般的に、CPUボード作る場合は、OSのシステムコ
ールはボード専用に作っていた。したがって、パソコン
用コンパイラの作成する機械語のOSシステムコールを
受け付けない。なお、CPU2が文字をCRTに表示す
る場合、セルフコンパイラの作成する機械語はOSのシ
ステムコールを呼ぶだけである。但し、環境はこのOS
のシステムコールのコーリングシーケンス(AHが02
H内部割込ベクタ番号が21Hであるということ)が完
全に同じでなければならない。
Next, the operation will be described. In the personal computer 1, a program for operating the control unit 20 with the self-compiler 22 is created. Next, the control unit 20 is actually operated by loading the RAM 3 and executing the program to debug the program. After debugging, the board side RAM32
To transfer the program to the CPU 31 on the board side. Since the program environment for the control unit 20 is the same in terms of software and hardware on the board side and the personal computer side, the control unit 20 can be operated on the board side. That is, the program manufacturing is as the following steps a to e. I. The source program is manufactured, that is, the program in a high-level language is filed in ASCII code. This manufacturing is performed on the personal computer side to which the keyboard 6 and the CRT 5 are connected by a text editor prepared for each OS. MS-D for the above editor
MIFES is famous for OS, and Vi editor is famous for UNTX. B. After the completion of the program in B, the software is compiled using the self-compiler 22 to manufacture an object program. C. This object program is stored in the RAM 3. D. RAM2 is accessed by CPU2 of personal computer 1 and C
Tests and debugging for driving the control unit 20 are performed using the RT 5 and the keyboard 6. E. After the completion of debugging, the data in the RAM 3 is transferred to the RAM 32 via the CPU 8 and installed. In this case, debugging using the CPU 31 need not be performed because it has already been debugged. Switching of the bus selection unit 33 is performed using a hardware switch. As described above, the self-compiler converts the source program into an object program to create a personal computer application, and the application machine language is transferred from RAM3 to R
It is transferred to the AM 32, installed, and executed by the CPU 31. Here, a commercially available compiler creates a machine language (object program) that realizes a function by repeatedly making an OS system call of a personal computer.
Generally, when making a CPU board, the OS system call is made exclusively for the board. Therefore, the machine language OS system call created by the personal computer compiler is not accepted. When the CPU 2 displays characters on the CRT, the machine language created by the self-compiler simply calls the OS system call. However, the environment is this OS
System call calling sequence (AH is 02
H internal interrupt vector number is 21H) must be exactly the same.

【0014】実施例2.以下、この発明の実施例2を図
2に基づいて説明する。但し、図2中、図1と同じもの
は同一符号を用いている。図2において、30はCPU
ボードであり、31のCPU、32のRAM、4のRO
M、35のボード側CPUバス、8のパソコン側CPU
バス、40の標準出力疑似回路、41の標準入力疑似回
路で構成される。標準出力疑似回路40,標準入力疑似
回路41は、DO,DI として機能するもので、具体
例は図3に示すとおり周知の回路である。同図から明ら
かなように制御は、CRTコントローラ70,キーボー
ドコントローラ71を介して行われる。なお、72はC
RTバス、73はキーボードバスである。このようにデ
ィスプレイ5とキーボード6との間にCRTコントロー
ラ70,キーボードコントローラ71が有り、これ等が
標準出力疑似回路40,標準入力疑似回路41で制御さ
れる。
Example 2. The second embodiment of the present invention will be described below with reference to FIG. However, in FIG. 2, the same components as those in FIG. In FIG. 2, 30 is a CPU
Board, 31 CPU, 32 RAM, 4 RO
M, 35 board side CPU bus, 8 personal computer side CPU
It consists of a bus, 40 standard output pseudo-circuits, and 41 standard input pseudo-circuits. The standard output pseudo circuit 40 and the standard input pseudo circuit 41 function as DO and DI, and a concrete example thereof is a well-known circuit as shown in FIG. As is apparent from the figure, the control is performed via the CRT controller 70 and the keyboard controller 71. In addition, 72 is C
RT bus and 73 are keyboard buses. As described above, the CRT controller 70 and the keyboard controller 71 are provided between the display 5 and the keyboard 6, and these are controlled by the standard output pseudo circuit 40 and the standard input pseudo circuit 41.

【0015】次に動作について説明する。実施例と同様
にパソコン1のセルフコンパイラ22にて作成したデバ
ッグ完了後のプログラムをボード側RAM32に転送
し、インストールして、ボード側CPU31に実行させ
る。プログラムの標準出力関数(C言語のprintf
関数相当)を実行した場合、ボード側CPU31は標準
出力疑似回路40に結果を出力し、パソコン側CPU2
は、該出力結果をパソコン側CPUバス8経由、ディス
プレイ5に表示出力する。また、パソコン側CPU2
は、キーボード6の入力を標準入力疑似回路41に常時
書き込んでいる。プログラムの標準入力関数(C言語の
scanf関数相当)を実行した場合、ボード側CPU
31は標準入力疑似回路41をスキャンし取り込む。従
って、CPUボード30で動作中に、パソコン1のディ
スプレイ5と、キーボード6を使用して動作確認ができ
る。すなわち、標準入力疑似回路41により、キーボー
ド6を操作したのと等価な規定のデータをCPU31に
供給してCPU31を駆動させ、標準出力疑似回路40
により結果をバス8を介してディスプレイ5に表示させ
ることで、動作を検証可能として、デバッグを容易にす
る。標準出力疑似回路40,標準入力疑似回路41を用
いれば、キーボード6のパラメータを押すだけで、デバ
ッグが可能である。
Next, the operation will be described. Similarly to the embodiment, the program created by the self-compiler 22 of the personal computer 1 after the completion of debugging is transferred to the board side RAM 32, installed, and executed by the board side CPU 31. Standard output function of program (printf of C language)
(Corresponding to a function), the board side CPU 31 outputs the result to the standard output pseudo circuit 40, and the personal computer side CPU 2
Outputs the output result to the display 5 via the CPU bus 8 on the personal computer side. Also, CPU2 on the personal computer side
Always writes the input of the keyboard 6 in the standard input pseudo circuit 41. When the standard input function of the program (corresponding to the scan function of C language) is executed, the CPU on the board side
Reference numeral 31 scans and takes in the standard input pseudo circuit 41. Therefore, while the CPU board 30 is operating, the operation can be confirmed using the display 5 and the keyboard 6 of the personal computer 1. That is, the standard input pseudo circuit 41 supplies the prescribed data equivalent to the operation of the keyboard 6 to the CPU 31 to drive the CPU 31, and the standard output pseudo circuit 40.
By displaying the result on the display 5 via the bus 8, the operation can be verified and debugging is facilitated. If the standard output pseudo circuit 40 and the standard input pseudo circuit 41 are used, debugging can be performed simply by pressing a parameter on the keyboard 6.

【0016】実施例3.以下、この発明の実施例3を図
に基づいて説明する。図4において、30はCPUボー
ドであり、CPU31、RAM32、ROM4、ボード
側CPUバス35、パソコン側CPUバス8、標準出力
疑似回路40、標準入力疑似回路41、バス選択部3
3、制御部20、ボード側CPUバス35、パソコン側
CPUバス8、共通バス36、RAM42、通常処理4
3、割込処理44で構成される。45は制御部20から
ボード側CPU31に入力される割込信号である。
Embodiment 3. The third embodiment of the present invention will be described below with reference to the drawings. In FIG. 4, a CPU board 30 includes a CPU 31, a RAM 32, a ROM 4, a board side CPU bus 35, a personal computer side CPU bus 8, a standard output pseudo circuit 40, a standard input pseudo circuit 41, and a bus selection unit 3.
3, control unit 20, board side CPU bus 35, personal computer side CPU bus 8, common bus 36, RAM 42, normal processing 4
3 and interrupt processing 44. Reference numeral 45 is an interrupt signal input from the control unit 20 to the board side CPU 31.

【0017】次に動作について説明する。パソコン1の
セルフコンパイラ22にて作成した制御部20のプログ
ラムをボード側RAM42にプログラムを転送し、パソ
コン側CPU2で制御部20の試験を行う。制御部プロ
グラムには、通常処理43と割込処理44がリンクされ
1つのロードモジュールとなっている。制御部20から
の割込信号45がボード側CPU31に入っているた
め、割込処理部44はボード側CPU31によって実行
される。通常処理43はパソコン側CPU2が実行す
る。通常処理43と割込処理44はセルフコンパイラ2
2によりリンクされているため、通常処理43は容易に
割込処理44内ワークエリアを参照することができる。
このように、割込処理はCPUボード側で動作させ、パ
ソコンでの制御部試験と組合せることで試験効率をあげ
ることができる。このように、本実施例ではCPU31
で割込処理44を実行させ、CPU2で通常処理43を
実行させて、分担を図るものであるが、通常処理(割込
処理以外の処理)43と割込処理44とを明確に分け
て、記憶するための具体的方法は、図5に示す如く周知
の割込ベクタに登録することにより行われる。これによ
り、通常処理では割込処理をCALLしない。割込処理
は割込ベクタにアドレス登録され、割込信号がCPU3
1に入った時、CPU31がジャンプ実行する。
Next, the operation will be described. The program of the control unit 20 created by the self-compiler 22 of the personal computer 1 is transferred to the board side RAM 42, and the control unit 20 is tested by the personal computer CPU 2. A normal process 43 and an interrupt process 44 are linked to the control unit program to form one load module. Since the interrupt signal 45 from the control unit 20 is input to the board side CPU 31, the interrupt processing unit 44 is executed by the board side CPU 31. The normal processing 43 is executed by the CPU 2 on the personal computer side. The normal process 43 and the interrupt process 44 are the self-compiler 2
Since they are linked by 2, the normal process 43 can easily refer to the work area in the interrupt process 44.
In this way, the interrupt processing can be operated on the CPU board side and combined with the control unit test on the personal computer to increase the test efficiency. Thus, in this embodiment, the CPU 31
The CPU 2 executes the interrupt process 44 and the CPU 2 executes the normal process 43 so as to share the work. However, the normal process (process other than the interrupt process) 43 and the interrupt process 44 are clearly separated, A specific method for storing is performed by registering in a well-known interrupt vector as shown in FIG. As a result, the interrupt process is not CALL in the normal process. The interrupt process registers the address in the interrupt vector, and the interrupt signal is sent to the CPU3.
When entering 1, the CPU 31 executes a jump.

【0018】[0018]

【発明の効果】以上のように、請求項1の発明によれ
ば、パソコンでセルフコンパイラを使用してCPUボー
ド用のプログラム開発、および制御部試験,デバッグを
行い、パソコン上でのデバッグ終了後、CPUボードに
プログラムを転送し動作させるようにしたので、CPU
ボードのプログラム開発を効率化できる。
As described above, according to the invention of claim 1, the self-compiler is used in the personal computer to develop the program for the CPU board, and the control unit is tested and debugged. , The program is transferred to the CPU board so that it can operate.
The board program development can be streamlined.

【0019】請求項2の発明によれば、標準入出力回路
を設けて標準入出力プログラムがボード側のCPUで動
作できるようにしたので、CPUボードで動作中に、パ
ソコンのディスプレイとキーボードを使用して動作確認
ができ、動作確認を容易に行える。
According to the invention of claim 2, the standard input / output circuit is provided so that the standard input / output program can be operated by the CPU on the board side. Therefore, the display and keyboard of the personal computer can be used while the CPU board is operating. The operation can be checked and the operation can be easily checked.

【0020】請求項3の発明によれば、割込処理は、C
PUボード側で動作させ、通常処理はパーソナルコンピ
ュータ側で行なえるようにしたので、パソコンでの制御
部試験と組み合わせることができ、試験効率をさらに上
げることができる。
According to the invention of claim 3, the interrupt processing is C
Since it is operated on the PU board side and normal processing can be performed on the personal computer side, it can be combined with the control unit test on the personal computer, and the test efficiency can be further improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の実施例1を示すシステム構成図であ
る。
FIG. 1 is a system configuration diagram showing a first embodiment of the present invention.

【図2】この発明の実施例2を示すシステム構成図であ
る。
FIG. 2 is a system configuration diagram showing a second embodiment of the present invention.

【図3】第2の実施例の具体例を示す回路図である。FIG. 3 is a circuit diagram showing a specific example of the second embodiment.

【図4】この発明の実施例3を示すシステム構成図であ
る。
FIG. 4 is a system configuration diagram showing a third embodiment of the present invention.

【図5】第3の実施例の具体例を示す説明図である。FIG. 5 is an explanatory diagram showing a specific example of the third embodiment.

【図6】従来のソフトウェアの開発方法の一例を示すシ
ステム構成図である。
FIG. 6 is a system configuration diagram showing an example of a conventional software development method.

【符号の説明】[Explanation of symbols]

1 パソコン 5 ディスプレイ 6 キーボード 8 パソコン側CPUバス 20 制御部 22 セルフコンパイラ 30 CPUボード 31 ボード側CPU 35 ボード側CPUバス 36 共通バス 40 標準出力疑似回路 41 標準入力疑似回路 43 通常処理 44 割込処理 45 割込信号 1 personal computer 5 display 6 keyboard 8 personal computer side CPU bus 20 control unit 22 self-compiler 30 CPU board 31 board side CPU 35 board side CPU bus 36 common bus 40 standard output pseudo circuit 41 standard input pseudo circuit 43 normal processing 44 interrupt processing 45 Interrupt signal

─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成5年5月20日[Submission date] May 20, 1993

【手続補正1】[Procedure Amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0005[Name of item to be corrected] 0005

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0005】この発明は上記のような課題を解決するた
めになされたものであり、専用のクロスコンパイラを用
いることなく、パソコン用のセルフコンパイラを利用し
て、ソフトウェア開発ができるようにし、試験用のサブ
CPUボードを必要としないソフトウェアの開発方法を
提供する。
The present invention has been made in order to solve the above problems, and enables software development by using a self-compiler for a personal computer without using a dedicated cross-compiler for testing. To provide a method for developing software that does not require a sub CPU board.

【手続補正2】[Procedure Amendment 2]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0006[Correction target item name] 0006

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0006】[0006]

【課題を解決するための手段】この請求項1の発明に係
るソフトウェアの開発方法は、パソコン1のCPUバス
8をCPUボード30に接続し、パソコン1のセルフコ
ンパイラ22でCPUボード30側のソフトウェアの開
発を行い、CPUボード30側に転送,インストールす
る。
Means for Solving the Problems] Developing software according to the invention as claimed in claim 1, a CPU bus 8 of PCs 1 connected to the CPU board 30, a self-compiler 22 of the personal computer 1 of the CPU board 30 side Software is developed, transferred to the CPU board 30 side, and installed.

【手続補正3】[Procedure 3]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0013[Correction target item name] 0013

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0013】次に動作について説明する。パソコン1に
て、セルフコンパイラ22で制御部20を動作させるプ
ログラムを作成する。次に、RAM3にロードし実行さ
せることで制御部20を実際に動作させ、プログラムの
デバッグを行う。デバッグ終了後、ボード側RAM32
にプログラムを転送し、ボード側CPU31に実行させ
る。ボード側、パソコン側とで、制御部20に対するプ
ログラム環境はソフトウェア的にもハードウェア的にも
同じなので、ボード側においても制御部20を動作させ
ることができる。すなわち、プログラム製造はつぎの手
順イ〜ホのとおりである。 イ.ソースプログラムの製造、つまり高級言語によるプ
ログラムをアスキーコードでファイル化したものの製造
を行う。この製造は、各OS用に用意された、テキスト
エディタにて作成キーボード6,CRT5が接続されて
いるパソコン側で作成する。上記エディタにはMS−D
OSではMIFES、UNIXではViエディタが有名
である。 ロ.イでのプログラム完成後、セルフコンパイラ22を
用いてこのソフトをコンパイルして、オブジェクトプロ
グラムを製造する。 ハ.このオブジェクトプログラムをRAM3に記憶す
る。 ニ.パソコン1のCPU2で、RAM3をアクセスしC
RT5,キーボード6を用いて制御部20駆動のための
試験及びデバッグ行う。 ホ.デバッグ完了後、RAM3中のデータをCPU8を
介してRAM32に転送,インストールする。 この場合、CPU31を用いてのデバッグはデバック済
みなので行わなくても良い。バス選択部33の切替え
は、ハードウェアスイッチを用いて行う。以上のように
セルフコンパイラにて、ソースプログラムをオブジェク
トプログラムに変換してパソコン用アプリケーションを
作成し、このアプリケーション機械語をRAM3からR
AM32に転送しインストールしてCPU31に実行さ
せる。ここで、市販のコンパイラは、パソコンのOSシ
ステムコールを繰り返し行うことで機能を実現する機械
語(オブジェクトプログラム)を作成するものである。
一般的に、CPUボード作る場合は、OSのシステムコ
ールはボード専用に作っていた。したがって、パソコン
用コンパイラの作成する機械語のOSシステムコールを
受け付けない。なお、CPU2が文字をCRTに表示す
る場合、セルフコンパイラの作成する機械語はOSのシ
ステムコールを呼ぶだけである。但し、環境はこのOS
のシステムコールのコーリングシーケンス(OSがMS
−DOSであるならば、AHが02H内部割込ベクタ
番号が21Hであるということ)が完全に同じでなけれ
ばならない。
Next, the operation will be described. In the personal computer 1, a program for operating the control unit 20 with the self-compiler 22 is created. Next, the control unit 20 is actually operated by loading the RAM 3 and executing the program to debug the program. After debugging, the board side RAM32
To transfer the program to the CPU 31 on the board side. Since the program environment for the control unit 20 is the same in terms of software and hardware on the board side and the personal computer side, the control unit 20 can be operated on the board side. That is, the program manufacturing is as the following steps a to e. I. The source program is manufactured, that is, the program in a high-level language is filed in ASCII code. This manufacturing is performed on the personal computer side to which the keyboard 6 and the CRT 5 are connected by a text editor prepared for each OS. MS-D for the above editor
MIFES is famous for OS, and Vi editor is famous for UNIX . B. After the completion of the program in B, the software is compiled using the self-compiler 22 to manufacture an object program. C. This object program is stored in the RAM 3. D. RAM2 is accessed by CPU2 of personal computer 1 and C
Tests and debugging for driving the control unit 20 are performed using the RT 5 and the keyboard 6. E. After the completion of debugging, the data in the RAM 3 is transferred to the RAM 32 via the CPU 8 and installed. In this case, debugging using the CPU 31 need not be performed because it has already been debugged. Switching of the bus selection unit 33 is performed using a hardware switch. As described above, the self-compiler converts the source program into an object program to create a personal computer application, and the application machine language is transferred from RAM3 to R
It is transferred to the AM 32, installed, and executed by the CPU 31. Here, a commercially available compiler creates a machine language (object program) that realizes a function by repeatedly making an OS system call of a personal computer.
Generally, when making a CPU board, the OS system call is made exclusively for the board. Therefore, the machine language OS system call created by the personal computer compiler is not accepted. When the CPU 2 displays characters on the CRT, the machine language created by the self-compiler simply calls the OS system call. However, the environment is this OS
System call calling sequence ( OS is MS
-If DOS, AH is 02H and internal interrupt vector number is 21H) must be exactly the same.

【手続補正4】[Procedure amendment 4]

【補正対象書類名】図面[Document name to be corrected] Drawing

【補正対象項目名】図2[Name of item to be corrected] Figure 2

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【図2】 [Fig. 2]

【手続補正5】[Procedure Amendment 5]

【補正対象書類名】図面[Document name to be corrected] Drawing

【補正対象項目名】図3[Name of item to be corrected] Figure 3

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【図3】 [Figure 3]

【手続補正6】[Procedure correction 6]

【補正対象書類名】図面[Document name to be corrected] Drawing

【補正対象項目名】図4[Name of item to be corrected] Fig. 4

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【図4】 [Figure 4]

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 CPUを内蔵するCPUボードのソフト
ウェアの開発において、CPUボードの制御部をパーソ
ナルコンピュータのCPUバスに接続した状態で、パー
ソナルコンピュータ側のセルフコンパイラで作成した上
記制御部プログラムの動作試験及びデバッグをこのパー
ソナルコンピュータ側で行い、上記CPUボード側のメ
モリにデバック後の制御部プログラムを転送,インスト
ールし、制御部を動作可能としたことを特徴とするソフ
トウェアの開発方法。
1. In the software development of a CPU board having a built-in CPU, an operation test of the control section program created by a self-compiler on the personal computer side in a state where the control section of the CPU board is connected to the CPU bus of the personal computer. And, the debugging is performed on the personal computer side, the control unit program after debugging is transferred to and installed in the memory on the CPU board side, and the control unit can be operated.
【請求項2】 CPUを内蔵するCPUボードのソフト
ウェアの開発において、CPUボードの制御部をパーソ
ナルコンピュータのCPUバスに接続した状態で、パー
ソナルコンピュータ側のセルフコンパイラで作成した上
記制御部プログラムの動作試験及びデバッグをこのパー
ソナルコンピュータ側で行い、上記CPUボード側のメ
モリにデバッグ後の制御部プログラムを転送,インスト
ールし、制御部を動作可能として、ソフトウェアを開発
するとともに、この開発時に上記パーソナルコンピュー
タのセルフコンパイラにて作成した標準入出力プログラ
ムが、ボード側のCPUにて動作できるよう、標準入出
力の疑似回路を設けることで入出力環境をパーソナルコ
ンピュータのCPUに合わせ、入力元をCPUバス延長
にて接続したパーソナルコンピュータのキーボードに
て、出力先をCPUバス延長にて接続したパーソナルコ
ンピュータのディスプレイにすることを特徴とするソフ
トウェアの開発方法。
2. An operation test of the control section program created by a self-compiler on the personal computer side in the development of software for a CPU board containing a CPU, with the control section of the CPU board connected to the CPU bus of the personal computer. And debugging is performed on the personal computer side, the control unit program after debugging is transferred to and installed in the memory on the CPU board side, the control unit is made operable, and software is developed. A standard input / output pseudo circuit is provided so that the standard input / output program created by the compiler can be operated by the CPU on the board side, so that the input / output environment matches the CPU of the personal computer and the input source is the CPU bus extension. Connected personal computer A method for developing software, characterized in that a keyboard of a null computer is used as a display of a personal computer whose output destination is connected by extension of a CPU bus.
【請求項3】 CPUを内蔵するCPUボードのソフト
ウェアの開発において、CPUボードの制御部をパーソ
ナルコンピュータのCPUバスに接続した状態で、パー
ソナルコンピュータ側のセルフコンパイラで作成した上
記制御部プログラムの動作試験及びデバックをこのパー
ソナルコンピュータ側で行い、上記CPUボード側のメ
モリにデバッグ後の制御部プログラムを転送,インスト
ールし、制御部を動作可能として、ソフトウェアを開発
するとともに、この開発時に上記パーソナルコンピュー
タのセルフコンパイラにて作成した制御部プログラムを
共通バス部におき、制御部からの割込信号をボード側の
CPUに入れ、プログラムの割込処理の部分はボード側
のCPUが実行し、割込処理以外の通常処理の部分はパ
ーソナルコンピュータ側が実行するようにしたことを特
徴とするソフトウェアの開発方法。
3. An operation test of the control section program created by a self-compiler on the personal computer side in the development of software for a CPU board containing a CPU, with the control section of the CPU board connected to the CPU bus of the personal computer. And debugging is performed on the personal computer side, the control unit program after debugging is transferred to and installed in the memory on the CPU board side, the control unit is made operable, and software is developed. The control unit program created by the compiler is placed on the common bus unit, the interrupt signal from the control unit is input to the CPU on the board side, and the CPU on the board side executes the interrupt processing part of the program, except for the interrupt processing. The normal processing part of A software development method characterized in that it is executed by the user side.
JP4350363A 1992-12-03 1992-12-03 Method for developing software Pending JPH06175844A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4350363A JPH06175844A (en) 1992-12-03 1992-12-03 Method for developing software

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4350363A JPH06175844A (en) 1992-12-03 1992-12-03 Method for developing software

Publications (1)

Publication Number Publication Date
JPH06175844A true JPH06175844A (en) 1994-06-24

Family

ID=18409984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4350363A Pending JPH06175844A (en) 1992-12-03 1992-12-03 Method for developing software

Country Status (1)

Country Link
JP (1) JPH06175844A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001051871A (en) * 1999-08-09 2001-02-23 Ricoh Co Ltd Remote debugging device
US6810437B1 (en) 1999-05-25 2004-10-26 Mitsubishi Denki Kabushiki Kaisha Peripheral unit for a programmable controller

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6810437B1 (en) 1999-05-25 2004-10-26 Mitsubishi Denki Kabushiki Kaisha Peripheral unit for a programmable controller
JP2001051871A (en) * 1999-08-09 2001-02-23 Ricoh Co Ltd Remote debugging device

Similar Documents

Publication Publication Date Title
US4672532A (en) Software/hardware integration control system
JP2753500B2 (en) An improved software debugging system and method for debugging code specifically in a multi-architecture environment
US5321828A (en) High speed microcomputer in-circuit emulator
US6668339B1 (en) Microprocessor having a debug interruption function
US5613098A (en) Testing and debugging new Y architecture code on existing X architecture system by using an environment manager to switch between direct X code execution and simulated Y code execution
US5764947A (en) System and method for automatically interfacing call conventions between two dissimilar program units
US5680584A (en) Simulator system for code execution and debugging within a multi-architecture environment
US6279123B1 (en) System for viewing and monitoring embedded processor operation
EP0595540A1 (en) Debugging/modifying of software in ROM
US6931636B2 (en) Multiprocessor emulation support using dynamic linking
JP2003015906A (en) Remote debugging method and device
JP4009517B2 (en) Program development support apparatus and compiling method
JPH06175844A (en) Method for developing software
GB2127188A (en) Software/hardware integration control system
EP0378242B1 (en) Integrated circuit with a debug environment
JPH0727472B2 (en) Integrated circuit with debug environment
JP3107308B2 (en) Heterogeneous language mixed type program processing controller
JP3085730B2 (en) Parallel simulation method for complex CPU system
JPH03208187A (en) Interface for graphic processor sub- system
JPS59128652A (en) Program testing method using display device
KR100200712B1 (en) Apparatus for program debugging of no-target system
JPS63271542A (en) Rom debugger
JPH05334119A (en) Method for debugging program
JP2000215079A (en) Cpu debugger
JPH11296408A (en) Software logic simulator for incorporation unit