JPH06105429B2 - Micro program controller - Google Patents
Micro program controllerInfo
- Publication number
- JPH06105429B2 JPH06105429B2 JP63203002A JP20300288A JPH06105429B2 JP H06105429 B2 JPH06105429 B2 JP H06105429B2 JP 63203002 A JP63203002 A JP 63203002A JP 20300288 A JP20300288 A JP 20300288A JP H06105429 B2 JPH06105429 B2 JP H06105429B2
- Authority
- JP
- Japan
- Prior art keywords
- control
- memory
- address
- data
- field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Stored Programmes (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明はマイクロプログラム制御方式を採用した電子
計算機におけるマイクロプログラム制御装置に関し、特
にマイクロプログラムの変更が容易にできるマイクロプ
ログラム制御装置に関するものである。The present invention relates to a micro program control device in an electronic computer adopting a micro program control method, and more particularly to a micro program control device capable of easily changing a micro program. .
マイクロプログラムは電子計算機におけるハードウエア
とソフトウエアの中間に位置するものであつて、ソフト
ウエアレベルの機械語命令をハードウエアレベルの基本
操作に分割してより低位の命令列として表現されたもの
である。従来この様なマイクロプログラムによつて電子
計算機を制御する方式すなわちマイクロプログラム制御
方式としては、「情報処理学会誌1973年６月号」に記述
されているように多様な方式が存在しているが、何れの
方式もマイクロプログラムを記憶するために高速、大容
量かつ低価格の制御メモリを必要としており、この要求
を満足させるために読み出し専用メモリ（以下ROMとい
う）が制御メモリとして使用されている。しかし、この
種の読み出し専用メモリではこのメモリの内容を変更す
る必要があつても変更できないのでこのROMを再び作り
直さねばならず、このため多大の費用と時間を必要とし
ている。A microprogram is located between hardware and software in an electronic computer, and is expressed as a lower-level instruction sequence by dividing a software-level machine language instruction into basic hardware-level operations. is there. Conventionally, as a method of controlling an electronic computer by such a microprogram, that is, a microprogram control method, there are various methods as described in "Journal of Information Processing Society, June 1973". All of these methods require a high-speed, large-capacity, low-priced control memory to store a microprogram, and a read-only memory (hereinafter referred to as ROM) is used as the control memory to satisfy this requirement. . However, in this type of read-only memory, it is necessary to change the contents of the memory even if it needs to be changed, and therefore the ROM must be recreated, which requires a great deal of cost and time.
この欠点を改善するために、制御メモリの一部の領域を
読み出し及び書き込み可能なメモリ（以下RAMという）
で構成することによつてメモリ内容の変更を容易に行う
技法がある。In order to remedy this drawback, some areas of the control memory can be read and written (hereinafter referred to as RAM).
There is a technique for easily changing the memory contents by configuring the above.
〔発明が解決しようとする課題〕 しかし、上述したようにROM及びRAMを制御メモリとして
使用する場合、この２種類のメモリの領域は固定である
ためにROM領域に格納されているマイクロプログラムを
修正するときには大きな制約を受けていた。例えば、あ
る機械語命令に相当するマイクロプログラム中の特定の
ステツプを修正して実行する場合、まず、この機械語に
相当するマイクロプログラムの先頭ステツプから修正を
する特定のステツプまでをROM領域からRAM領域へ移して
この特定のステツプを修正し、次に、このマイクロプロ
グラムの先頭ステツプから修正したステツプまでをRAM
領域において実行させ、この修正したステツプを通過し
た後はROM領域に分岐させこの修正したステツプの続き
を実行するといつた処理を必要としていた。[Problems to be Solved by the Invention] However, when the ROM and the RAM are used as the control memory as described above, the microprogram stored in the ROM area is modified because the areas of these two types of memories are fixed. When I was doing, I was very restricted. For example, when modifying and executing a specific step in a microprogram corresponding to a machine language instruction, first, from the ROM area to the RAM, from the beginning step of the microprogram corresponding to this machine language to the specific step to be modified. Move to the area and modify this particular step, then RAM from the first step of this microprogram to the modified step.
When it is executed in the area, and after passing through this modified step, it is branched to the ROM area and the continuation of this modified step is executed.
このため、制御メモリのROM領域に格納されているマイ
クロプログラムに変更が生じることによつてRAM領域に
格納されるマイクロプログラムのステツプ数が増加し、
これによりこのRAM領域が制御メモリに占める比率が増
加するとともに制御メモリに格納されるマイクロプログ
ラム全体のステツプ数も増加する結果となり、制御メモ
リ部分の価格の上昇及び性能の低下を招くという欠点が
あつた。Therefore, the number of steps of the microprogram stored in the RAM area increases due to the change in the microprogram stored in the ROM area of the control memory,
This results in an increase in the ratio of this RAM area to the control memory and an increase in the number of steps of the entire microprogram stored in the control memory, resulting in an increase in the price of the control memory and a decrease in performance. It was
この発明のマイクロプログラム制御装置は、マイクロプ
ログラムを記憶する読出し専用の制御メモリと、その制
御メモリの読出しアドレスを索引情報としてキー部分に
保持し、このキー部分に対応するデータ部分に制御メモ
リに保持されているデータに替える変更データを保持
し、制御メモリの読出しアドレスとこれによつて検索さ
れたキー部分の索引情報とが一致したとき一致信号を出
力する連想記憶手段と、その一致信号に応じて制御メモ
リの出力に替えて変更データを出力するデータ切替手段
とを有する。A microprogram control device of the present invention holds a read-only control memory for storing a microprogram and a read address of the control memory in a key portion as index information, and a data portion corresponding to the key portion in the control memory. The modified data to be replaced with the stored data, and outputs a match signal when the read address of the control memory matches the index information of the key part searched by the read address, and an associative memory means for responding to the match signal. And a data switching unit that outputs changed data instead of the output of the control memory.
また、この発明のマイクロプログラム制御装置におい
て、連想記憶手段のデータ部分はマイクロプログラムの
分岐アドレスを保持し、この分岐アドレスはアドレス切
替手段に選択され制御メモリに出力されるのでマイクロ
プログラムのステツプはこの分岐アドレスに分岐する。In the microprogram control device of the present invention, the data portion of the associative storage means holds the branch address of the microprogram, and this branch address is selected by the address switching means and output to the control memory. Branch to the branch address.
また、この発明のマイクロプログラム制御装置におい
て、連想記憶手段のデータ部分は制御レジスタ手段の変
更データ及び制御レジスタのフイールド指定情報を保持
し、制御手段はこのフイールド指定情報に従つて変更デ
ータを制御レジスタに書込む。Further, in the microprogram control device of the present invention, the data portion of the associative storage means holds the change data of the control register means and the field designation information of the control register, and the control means changes the change data according to the field designation information. Write to.
また、この発明のマイクロプログラム制御装置におい
て、連想記憶手段のデータ部分は制御メモリの再読出し
アドレス及び制御レジスタ手段のフイールド指定情報を
保持し、再読出しアドレスはアドレス切替手段に選択さ
れ制御メモリへ出力されるのでこの制御メモリからは再
読出しされたデータが出力される。そして、制御手段は
この再読しされたデータをフイールド指定情報に従つて
制御レジスタに書込む。In the microprogram controller of the present invention, the data portion of the associative storage means holds the reread address of the control memory and the field designation information of the control register means, and the reread address is selected by the address switching means and output to the control memory. Therefore, the re-read data is output from this control memory. Then, the control means writes the reread data in the control register according to the field designation information.
また、この発明のマイクロプログラム制御装置におい
て、連想記憶手段のデータ部分は作業メモリのアドレス
を保持し、作業メモリは制御メモリの変更データと制御
レジスタ手段のフイールド指定情報とを対にして保持す
る。そして、連想記憶手段のデータ部分に保持されてい
る作業メモリのアドレスはカウンタ手段へ出力され、こ
のカウンタ手段はそのアドレスを保持及びインクリメン
トして作業メモリへ出力する。これにより、制御手段は
作業メモリから変更データ及びこれに対応するフイール
ド情報を読出し、この情報に従つて変更データを制御レ
ジスタへ書込む。In the microprogram controller of the present invention, the data portion of the associative storage means holds the address of the working memory, and the working memory holds the change data of the control memory and the field designation information of the control register means as a pair. Then, the address of the working memory held in the data portion of the associative storage means is output to the counter means, and this counter means holds and increments the address and outputs it to the working memory. Thereby, the control means reads the change data and the corresponding field information from the working memory and writes the change data into the control register according to this information.
また、この発明のマイクロプログラム制御装置におい
て、連想記憶手段のデータ部分は作業メモリのアドレス
を保持し、作業メモリは制御メモリのアドレス情報と制
御レジスタ手段のフイールド指定情報とを対にして保持
する。そして、連想記憶手段に保持されている作業メモ
リのアドレスはカウンタ手段へ出力され、このカウンタ
手段はそのアドレスを保持及びインクリメントして作業
メモリへ出力する。これにより、制御手段は作業メモリ
から制御メモリのアドレス及びこれに対応するフイール
ド指定情報を読出し、読出したアドレスに従つて制御メ
モリからデータを読出し、このデータをフイールド指定
情報に従つてレジスタ手段に書込む。Further, in the microprogram controller of the present invention, the data portion of the associative storage means holds the address of the working memory, and the working memory holds the address information of the control memory and the field designation information of the control register means as a pair. Then, the address of the working memory held in the associative storage means is output to the counter means, and this counter means holds and increments the address and outputs it to the working memory. As a result, the control means reads the address of the control memory and the corresponding field designation information from the working memory, reads the data from the control memory according to the read address, and writes this data in the register means according to the field designation information. Put in.
この発明のマイクロプログラム装置において、連想記憶
手段のデータ部分は制御メモリのデータに替える変更デ
ータを保持し、この変更データはデータ切替手段に選択
され制御レジスタに書込まれるので、マイクロプログラ
ムのステツプはこの変更データに置換されるのである。In the microprogram device of the present invention, the data portion of the associative storage means holds change data to be replaced with the data in the control memory, and this change data is selected by the data switching means and written in the control register. It is replaced with this changed data.
次にこの発明について図面を参照して説明する。 Next, the present invention will be described with reference to the drawings.
第１図はこの発明の一実施例を示すブロツク図である。
この図において、１はROMにより構成されるマイクロプ
ログラムを記憶する制御メモリである。２は３入力１出
力のデータ切替器であつて、制御メモリ１の出力、後述
する連想メモリ７の出力及び作業メモリ12の出力を入力
し、これら３つの入力の中から１つを選択し出力するも
のである。３は制御レジスタであつて複数のフイールド
から構成されており、データ切替器２の出力が書込みデ
ータとして入力されこの制御レジスタ３の複数のフイー
ルドの全部あるいは一部に書込まれるようになつてい
る。４は４入力１出力のアドレス切替器であつて、制御
レジスタ３の１フイールド、後述するマイクロアドレス
レジスタ５、連想メモリ７及び作業メモリ12の出力を入
力してこれら４つの入力の中から１つを制御メモリ１の
読出しアドレスとして選択し出力する。５は制御メモリ
１の読出しアドレスを保持するマイクロアドレスレジス
タ、６はアドレス切替器４の出力に「１」を加算してマ
イクロアドレスレジスタ５へ供給する加算器である。７
は連想メモリであつて、キー部分８、データ部分９、及
びアドレス切替器４から出力される読出アドレスと上記
キー部分８の出力との一致を検出して一致信号を出すよ
うになつている比較器10の３つから構成される。また、
上記データ部分９の出力はデータ切換回路２へ出力され
るとともに作業カウンタ11へ出力され、更に品較器10か
ら出力される一致信号とともに後述の制御回路15へも出
力される。作業カウンタ11は、これが保持するデータに
「１」を加算するとともにこの保持するデータを後述す
る作業メモリ12へこの作業メモリ12の読出しアドレスと
して供給する。この作業メモリ12は直接フイールド13と
これと対になつている間接フイールド14とからなつてお
り、この直接フイールド13の出力はデータ切替器２へ出
力され、一方間接フイールド14の出力はアドレス切替器
４へ出力される。制御回路15は、連想メモリ７から一致
信号及びデータを、また、作業メモリ12からデータをそ
れぞれ入力し、これらに応じてデータ切替器２、制御レ
ジスタ３及びアドレス切替器４に対してデータの入力切
替やデータの書込み等の制御作用を行なうものである。FIG. 1 is a block diagram showing an embodiment of the present invention.
In this figure, reference numeral 1 is a control memory for storing a microprogram composed of a ROM. Reference numeral 2 is a 3-input / 1-output data switch which inputs the output of the control memory 1, the output of the associative memory 7 and the output of the working memory 12 which will be described later, and selects and outputs one of these three inputs. To do. Reference numeral 3 is a control register which is composed of a plurality of fields. The output of the data switching unit 2 is inputted as write data and written in all or a part of the plurality of fields of the control register 3. . Reference numeral 4 denotes a 4-input 1-output address switch, which inputs 1 field of the control register 3, the output of a micro address register 5, an associative memory 7 and a working memory 12 which will be described later, and selects one from these 4 inputs. Is selected as the read address of the control memory 1 and output. Reference numeral 5 is a micro address register that holds the read address of the control memory 1, and 6 is an adder that adds "1" to the output of the address switch 4 and supplies it to the micro address register 5. 7
Is an associative memory, which detects a match between the read address output from the key portion 8, the data portion 9 and the address switch 4 and the output of the key portion 8 and outputs a match signal. It consists of three vessels 10. Also,
The output of the data portion 9 is output to the data switching circuit 2 and the work counter 11, and is also output to the control circuit 15, which will be described later, together with the coincidence signal output from the comparator 10. The work counter 11 adds "1" to the data held therein and supplies the held data to a work memory 12 described later as a read address of the work memory 12. The working memory 12 is composed of a direct field 13 and an indirect field 14 which is paired with the direct field 13. The output of the direct field 13 is output to the data switch 2, while the output of the indirect field 14 is the address switch. 4 is output. The control circuit 15 inputs the coincidence signal and the data from the associative memory 7 and the data from the working memory 12, respectively, and inputs the data to the data switch 2, the control register 3 and the address switch 4 in accordance with these. It performs control operations such as switching and writing of data.
なお、例えば制御レジスタ３が４つのフイールド（第１
〜第４フイールド）から構成されているとした場合、こ
の制御レジスタ３へデータを転送（出力）する３つのメ
モリ（制御メモリ１、連想メモリ７のデータ部９及び作
業メモリ12の直接フイールド13）も制御レジスタ３と同
じ４つのフイールドから構成されている。そして、デー
タがこの３つのメモリから制御レジスタ３へ転送される
場合、このデータ転送は両者の同一フイールド間に限ら
れる。例えば、制御メモリ１の第１フイールドのデータ
は制御レジスタ３の第１フイールドに転送されるが、他
の第２〜第４フイールドには転送されない。いいかえれ
ば、データの転送先である制御レジスタ３のフイールド
を指定することは、このデータの転送元である３つのメ
モリのフイールドを指定することと同じことになる。Note that, for example, the control register 3 has four fields (first field).
~ 4th field), three memories (control memory 1, data section 9 of associative memory 7 and direct field 13 of working memory 12) for transferring (outputting) data to the control register 3 Is also composed of the same four fields as the control register 3. Then, when data is transferred from these three memories to the control register 3, this data transfer is limited to the same field of both. For example, the data of the first field of the control memory 1 is transferred to the first field of the control register 3, but is not transferred to the other second to fourth fields. In other words, designating the field of the control register 3 that is the data transfer destination is the same as designating the fields of the three memories that are the data transfer sources.
なお第１図において、制御レジスタ３の出力によつて制
御される演算器及びこの制御レジスタ３の出力を制御信
号にデコードするデコーダ等は、この発明に直接に関与
しないためその説明を省略する。In FIG. 1, an arithmetic unit controlled by the output of the control register 3 and a decoder for decoding the output of the control register 3 into a control signal are not directly involved in the present invention, and therefore their explanations are omitted.
次に、この実施例の動作を説明する。制御メモリ１の読
出しアドレスによつて連想メモリ７のキー部分８が検索
され、比較器10はこの読出しアドレスとキー部分８の一
致を検出すると一致信号を制御回路15へ出力する。これ
とともに、連想メモリ７はこれのデータ部分９のデータ
を制御回路15へ出力する。ここで、この連想メモリ７か
ら上記の一致信号及びデータを入力した制御回路15は、
この入力したデータの一部をしめる制御フイールドのデ
ータに応じて６種類の異なるモードの制御動作を行うこ
とになる。この制御フイールドはビツト１〜ビツト６の
６ビツトから構成されており、各ビツトは排他的にセツ
トされる。すなわち、ある１つのビツトのみがセツトさ
れ他のビツトはセツトされない。また、これら各ビツト
は各々次に示すモードのときにセツトされるものであ
る。ビツト１はイミデイエイトデータモード（IMD）、
ビツト２はイミデイエイトアドレスモード（IMA）、ビ
ツト３は部分直接データモード（PDD）、ビツト４は部
分直接アドレスモード（PDA）、ビツト５は部分間接デ
ータモード（PID）、ビツト６は部分間接アドレスモー
ド（PIA）のときにそれぞれセツトされる。Next, the operation of this embodiment will be described. The key portion 8 of the associative memory 7 is searched by the read address of the control memory 1, and the comparator 10 outputs a coincidence signal to the control circuit 15 when detecting a match between the read address and the key portion 8. At the same time, the associative memory 7 outputs the data of the data portion 9 thereof to the control circuit 15. Here, the control circuit 15 to which the coincidence signal and the data are input from the associative memory 7 is
The control operation of six different modes is performed according to the data of the control field which is a part of the input data. This control field is composed of 6 bits, that is, bit 1 to bit 6, and each bit is exclusively set. That is, only one bit is set and the other bits are not. Each of these bits is set in the following modes. Bit 1 is Immediate Data Mode (IMD),
Bit 2 is immediate address mode (IMA), bit 3 is partial direct data mode (PDD), bit 4 is partial direct address mode (PDA), bit 5 is partial indirect data mode (PID), and bit 6 is partial indirect. Set in address mode (PIA) respectively.
次に、第１図及び第２図を用いて上記各モード毎にこの
発明のマイクロプログラム制御装置の動作説明を行な
う。ただし、前述した動作、すなわち制御メモリ１の読
出しアドレスによつて連想メモリ７のデータが検索され
た結果、連想メモリ７からこれのデータ及び一致信号が
制御回路15に出力されるという一連の動作は終了したも
のとしてその説明を省略する。Next, the operation of the microprogram controller of the present invention will be described for each of the above modes with reference to FIGS. 1 and 2. However, the above-described operation, that is, a series of operations in which the associative memory 7 outputs the data and the coincidence signal to the control circuit 15 as a result of searching the data in the associative memory 7 by the read address of the control memory 1, The description is omitted as it is completed.
（１） イミデイエイトデータモードの実施例 イミデイエイトデータモードは、制御メモリ１に格納さ
れているマイクロプログラムの任意のステツプを連想メ
モリ７に格納されているデータと置換してこのマイクロ
プログラムを実行するモードである。(1) Example of immediate data mode In the immediate data mode, an arbitrary step of the microprogram stored in the control memory 1 is replaced with the data stored in the associative memory 7 to execute this microprogram. This is the mode to execute.
第２図（ａ）は連想メモリ７のデータ部分９のデータ内
容を示しており、ここで制御フイールド20のビツト１が
セツトされておりイミデイエイトデータモードであるこ
とを示している。また、データ部21にはあらかじめ制御
メモリ１の１ステツプに置換する変更データが保持され
ている。制御回路15は、連想メモリ７から第２図（ａ）
のようなデータを入力してイミデイエイトモードである
ことを認識すると、データ切替器２に対して連想メモリ
７のデータ部分９を選択するように制御する。次に、デ
ータ部分９のデータ部21に保持されていた変更データを
データ切替器２を介して制御レジスタ３へ書込む。この
結果、制御メモリ１に格納されているマイクロプログラ
ムのステツプを変更データと置換してこのマイクロプロ
グラムを実行することが可能となる。FIG. 2 (a) shows the data contents of the data portion 9 of the associative memory 7, in which the bit 1 of the control field 20 is set, indicating that it is in the immediate data mode. Further, the data section 21 holds change data for replacing one step of the control memory 1 in advance. The control circuit 15 is shown in FIG.
When such data is input to recognize the immediate mode, the data switching unit 2 is controlled to select the data portion 9 of the associative memory 7. Next, the changed data held in the data portion 21 of the data portion 9 is written into the control register 3 via the data switch 2. As a result, the steps of the microprogram stored in the control memory 1 can be replaced with the change data and the microprogram can be executed.
（２） イミデイエイトアドレスモードの実施例 イミデイエイトアドレスモードは、制御メモリ１に格納
されているマイクロプログラムの任意のステツプを任意
のアドレスに分岐してこのマイクロプログラムを実行す
るモードである。(2) Example of Immediate Address Mode The immediate address mode is a mode in which an arbitrary step of a microprogram stored in the control memory 1 is branched to an arbitrary address and the microprogram is executed.
第２図（ｂ）は連想メモリ７のデータ部分９のデータ内
容を示しており、ここで制御フイールド20のビツト２が
セツトされておりイミデイエイトアドレスモードである
ことを示している。また、データ部21にはあらかじめマ
イクロアドレスレジスタ５から出力される制御メモリ１
の読出しアドレスと置換する分岐アドレスが保持されて
いる。制御回路15は、連想メモリ７から第２図（ｂ）の
ようなデータを入力してイミデイエイトアドレスモード
であることを認識すると、アドレス切替器４に対して連
想メモリ７のデータ部分９を選択するように制御する。
このため、データ部分９のデータ部21に保持されていた
分岐アドレスはアドレス切替器４を介して制御メモリ１
へ出力されるのでマイクロプログラムはこの分岐アドレ
スに分岐して実行される。この結果、制御メモリ１に格
納されているマイクロプログラムのステツプを任意のア
ドレスに分岐してこのマイクロプログラムを実行するこ
とが可能となる。FIG. 2 (b) shows the data contents of the data portion 9 of the associative memory 7, in which the bit 2 of the control field 20 is set and indicates the immediate address mode. In addition, the data section 21 has a control memory 1 output from the micro address register 5 in advance.
The branch address to replace the read address of is stored. When the control circuit 15 inputs data as shown in FIG. 2B from the associative memory 7 and recognizes that it is in the immediate address mode, the control circuit 15 causes the data part 9 of the associative memory 7 to the address switch 4. Control to choose.
Therefore, the branch address held in the data part 21 of the data part 9 is passed through the address switch 4 to the control memory 1
The microprogram branches to this branch address and is executed. As a result, it becomes possible to branch the step of the microprogram stored in the control memory 1 to an arbitrary address and execute this microprogram.
（３） 部分直接データモードの実施例 部分直接データモードは、制御メモリ１に格納されてい
るマイクロプログラムの任意のステツプにおける任意の
１つのフイールドのデータを連想メモリ７に格納されて
いるデータに置換してこのマイクロプログラムを実行す
るモードである。(3) Example of partial direct data mode In the partial direct data mode, data of any one field in any step of the microprogram stored in the control memory 1 is replaced with data stored in the associative memory 7. This is the mode for executing this microprogram.
第２図（ｃ）は連想メモリ７のデータ部分９のデータ内
容を示しており、ここで制御フイールド20のビツト３が
セツトされており部分直接データモードであることを示
している。また、データ部21にはあらかじめ制御メモリ
１の１ステツプの１フイールドと置換する変更データ及
びこの変更データを書込む制御レジスタ３のフイールド
を指定するフイールド記述子が対で保持されている。制
御回路15は、連想メモリ７から第２図（ｃ）のようなデ
ータを入力して部分直接データモードであることを認識
すると、データ切替器２に対して制御メモリ１を選択す
るように制御するので、この時点でのアドレスに従つた
データが制御メモリ１からデータ切替器２を介して制御
レジスタ３に書込まれる。次に制御回路15は、データ切
替器２に対して連想メモリ７のデータ部分９を選択する
ように制御した後、あらかじめデータ部分９に保持され
ている１フイールド分の変更データをデータ切替器２を
介して同じくデータ部分９に保持されているフイールド
記述子が指定する制御レジスタ３のフイールドへ書込
む。ただしこのとき、制御レジスタ３の指定されたフイ
ールド以外のフイールドには何も書込まれず、従つてこ
れらのフイールドのデータは変化しない。この結果、マ
イクロプログラムの任意のステツプの任意のフイールド
のデータを変更データと置換してこのマイクロプログラ
ムを実行することが可能となる。FIG. 2 (c) shows the data contents of the data portion 9 of the associative memory 7, in which the bit 3 of the control field 20 is set and indicates the partial direct data mode. Further, the data section 21 holds in advance a pair of change data for replacing one field of one step of the control memory 1 and a field descriptor designating the field of the control register 3 in which the change data is written. When the control circuit 15 recognizes the partial direct data mode by inputting the data as shown in FIG. 2 (c) from the associative memory 7, the control circuit 15 controls the data switch 2 to select the control memory 1. Therefore, the data according to the address at this time is written from the control memory 1 to the control register 3 via the data switch 2. Next, the control circuit 15 controls the data switching unit 2 to select the data portion 9 of the associative memory 7, and then the change data for one field stored in the data portion 9 in advance is changed. Via the field descriptor of the control register 3 designated by the field descriptor also held in the data portion 9. At this time, however, nothing is written in the fields other than the designated fields of the control register 3, and therefore the data of these fields does not change. As a result, it is possible to replace the data of any field at any step of the microprogram with the modified data and execute this microprogram.
（４） 部分直接アドレスモードの実施例 部分直接アドレスモードは、制御メモリ１に格納されて
いるマイクロプログラムの任意のステツプの任意のフイ
ールドのデータを別のアドレスの任意のステツプの上記
任意のフイールドに相当するフイールドのデータと置換
してこのマイクロプログラムを実行するモードである。(4) Example of partial direct address mode In the partial direct address mode, the data in any field of any step of the microprogram stored in the control memory 1 is transferred to the above-mentioned field of any step of another address. In this mode, the microprogram is executed by replacing the corresponding field data.
第２図（ｄ）は連想メモリ７のデータ部分９のデータ内
容を示しており、ここで制御フイールド20のビツト４が
セツトされており部分直接データモードであることを示
している。また、データ部21にはあらかじめマイクロア
ドレスレジスタ５から出力される制御メモリ１の読出し
アドレスと置換する再読出しアドレス及びこの再読出し
アドレスによつて読出されたデータを書込む制御レジス
タ３のフイールドを指定するフイールド記述子が対で保
持されている。制御回路15は、連想メモリ７から第２図
（ｄ）のようなデータを入力して部分直接アドレスモー
ドであることを認識すると、アドレス切替器４に対して
連想メモリ７のデータ部分９を選択するように制御する
とともに、データ切替器２に対して制御メモリ１を選択
するように制御する。従つて、あらかじめ連想メモリ７
のデータ部分９に保持されていた再読出しアドレスはア
ドレス切替器４を介して制御メモリ１へ出力されるの
で、この再読出しアドレスに応じたデータがデータ切替
器２を介して制御レジスタ３へ出力される。このデータ
はあらかじめ連想メモリ７のデータ部分９に保持されて
いたフイールド記述子の指定する制御レジスタ３のフイ
ールドに書込まれることになる。この結果、マイクロプ
ログラムの任意のステツプの任意のフイールドのデータ
を別のアドレスの任意のステツプの上記任意のフイール
ドに相当するフイールドのデータと置換してこのマイク
ロプログラムを実行することが可能となる。FIG. 2 (d) shows the data contents of the data portion 9 of the associative memory 7, in which the bit 4 of the control field 20 is set and indicates the partial direct data mode. Further, in the data section 21, a re-reading address for replacing the read-out address of the control memory 1 output from the micro-address register 5 in advance and a field of the control register 3 for writing the data read by the re-reading address are designated. The field descriptors to be stored are held in pairs. When the control circuit 15 recognizes the partial direct address mode by inputting the data as shown in FIG. 2D from the associative memory 7, it selects the data portion 9 of the associative memory 7 for the address switch 4. In addition to the control, the data switch 2 is controlled to select the control memory 1. Therefore, associative memory 7
Since the re-reading address held in the data portion 9 is output to the control memory 1 via the address switch 4, the data corresponding to this re-reading address is output to the control register 3 via the data switch 2. To be done. This data is written in the field of the control register 3 designated by the field descriptor previously held in the data portion 9 of the associative memory 7. As a result, it is possible to execute the microprogram by replacing the data in the arbitrary field in the arbitrary step of the microprogram with the data in the field corresponding to the arbitrary field in the arbitrary step at another address.
（５） 部分間接データモードの実施例 部分間接データモードは、制御メモリ１に格納されてい
るマイクロプログラムの任意のステツプを作業メモリ12
に格納されている交更データと１フイールド単位に置換
してこのマイクロプログラムを実行するモードである。(5) Example of Partial Indirect Data Mode In the partial indirect data mode, an arbitrary step of the microprogram stored in the control memory 1 is set to the working memory 12
In this mode, the microprogram is executed by replacing the exchange data stored in 1 field with 1 field unit.
第２図（ｅ）は連想メモリ７のデータ部分９のデータ内
容を示しており、ここで制御フイールド20のビツト５が
セツトされており部分間接データモードであることを示
している。また、データ部21にはあらかじめ作業メモリ
12のアドレスが保持されている。第２図（ｆ）はこの作
業メモリ12の直接フイールド13の内容を示しており、直
接フイールド13には１フイールド分の変更データ及びこ
の変更データを書込む制御レジスタ３のフイールドを指
定するフイールド記述子が対で保持されている。制御回
路15は、連想メモリ７から第２図（ｅ）のようなデータ
を入力して部分間接データモードであることを認識する
と、まず連想メモリ７のデータ部分に保持されている作
業用メモリ12のアドレスを作業用カウンタ11へセツトし
た後、作業用カウンタ11の出力を作業メモリ12の読出し
アドレスとして用い作業メモリ12の直接フイールド13を
読出すとともに、データ切替器２に対して作業メモリ12
の直接フイールド13を選択するように制御する。従つ
て、この直接フイールド13に保持されている１フイール
ド分の変更データはデータ切替器２を介して制御レジス
タ３へ出力され、このデータと対で直接フイールド13に
保持されているフイールド記述子によつて指定された制
御レジスタ３のフイールドに書込れることになる。さら
に、作業カウンタ11のインクリメント動作に従つて順次
上述と同様の動作が行なわれることによつて作業メモリ
12の直接フイールド13から読出されたデータが順次制御
レジスタ３の各フイールドに書込まれることになる。こ
の結果、マイクロプログラムの任意のステツプを１フイ
ールド単位に変更データと置換して、すなわち１フイー
ルド単位に新たに作成してこのマイクロプログラムを実
行することが可能となる。FIG. 2 (e) shows the data contents of the data portion 9 of the associative memory 7, showing that the bit 5 of the control field 20 is set and is in the partial indirect data mode. In addition, the data section 21 has a working memory in advance.
12 addresses are held. FIG. 2 (f) shows the contents of the direct field 13 of the working memory 12. In the direct field 13, a field description for specifying one field of change data and the field of the control register 3 for writing this change data. The child is held in pairs. When the control circuit 15 recognizes the partial indirect data mode by inputting the data as shown in FIG. 2 (e) from the associative memory 7, the working memory 12 held in the data portion of the associative memory 7 is firstly detected. Address of the work counter 11 is set to the work counter 11, the output of the work counter 11 is used as a read address of the work memory 12, and the direct field 13 of the work memory 12 is read out.
Control to directly select field 13 of. Therefore, the one-field change data held in the direct field 13 is output to the control register 3 via the data switching unit 2, and is paired with this data in the field descriptor held in the field 13 directly. Therefore, it is written in the field of the designated control register 3. Further, the operation memory 11 is sequentially operated in accordance with the increment operation of the work counter 11 so that the work memory is
The data read from the 12 direct fields 13 will be sequentially written into each field of the control register 3. As a result, it is possible to replace any step of the microprogram with the change data in the unit of one field, that is, to newly create it in the unit of one field and execute the microprogram.
（６） 部分間接アドレスモードの実施例 部分間接アドレスモードは、制御メモリ１に格納されて
いるマイクロプログラムの任意のステツプの任意のフイ
ールドのデータを作業メモリ12に格納されている別のア
ドレスの任意のステツプの上記任意のフイールドに相当
するフイールドのデータと１フイールド単位に置換して
このマイクロプログラムを実行するモードである。(6) Example of Partial Indirect Address Mode In the partial indirect address mode, the data of any field in any step of the microprogram stored in the control memory 1 can be transferred to any address of another address stored in the working memory 12. In this mode, the field data corresponding to the above-mentioned arbitrary field in step 1 is replaced with one field unit to execute this microprogram.
第２図（ｇ）は連想メモリ７のデータ部分９のデータ内
容を示しており、ここで制御フイールド20のビツト６が
セツトされており部分間接アドレスモードであることを
示している。また、データ部21にはあらかじめ作業メモ
リ12のアドレスが保持されている。第２図（ｈ）はこの
作業メモリ12の間接フイールド14の内容を示しており、
間接フイールド14にはあらかじめ制御メモリ１の再読出
しアドレス及びこの再読出しアドレスで指定される制御
メモリ１のデータを書込む制御レジスタ３のフイールド
を指定するフイールド記述子が対で保持されている。制
御回路15は、連想メモリ７から第２図（ｇ）のようなデ
ータを入力して部分間接アドレスモードであることを認
識すると、連想メモリ７のデータ部分９に保持されてい
る作業用メモリ12のアドレスを作業用カウンタ11へセツ
トした後、作業用カウンタ11の出力を作業メモリ12の読
出しアドレスとしてこの作業メモリ12の間接フイールド
14を読出すとともに、アドレス切替器４に対して間接フ
イールド14を選択するように制御する。さらに、制御回
路15は、データ切替器２に対して制御メモリ１を選択す
るように制御する。従つて、間接フイールド14に保持さ
れている再読出しアドレスはアドレス切替器４を介して
制御メモリ１へ出力されるので、この再読出しアドレス
に応じたデータがデータ切替器２を介して制御レジスタ
３へ出力される。このデータは、あらかじめこのデータ
と対で間接フイールド14に保持されているフイールド記
述子によつて指定された制御レジスタ３のフイールドに
書込まれることになる。さらに、作業カウンタ11のイン
クリメント動作に従つて順次、上述と同様の動作が行な
われることによつて作業メモリ12の間接フイールド14か
ら読出された再読出しアドレスに従つて制御メモリ１か
ら読出されたデータが順次制御レジスタ３の各フイール
ドに書込まれることになる。この結果、マイクロプログ
ラムの任意のステツプの任意のフイールドのデータを、
別のアドレスの任意のステツプの上記任意のフイールド
に相当するフイールドのデータと１フイールド単位に置
換して、すなわち１フイールド単位に新たに作成してこ
のマイクロプログラムを実行することが可能となる。FIG. 2 (g) shows the data contents of the data portion 9 of the associative memory 7, in which the bit 6 of the control field 20 is set and indicates the partial indirect address mode. Further, the data section 21 holds the address of the working memory 12 in advance. FIG. 2 (h) shows the contents of the indirect field 14 of the working memory 12,
The indirect field 14 holds a re-read address of the control memory 1 and a field descriptor designating a field of the control register 3 for writing the data of the control memory 1 designated by the re-read address in advance. When the control circuit 15 recognizes the partial indirect address mode by inputting the data as shown in FIG. 2 (g) from the associative memory 7, the working memory 12 held in the data portion 9 of the associative memory 7 is inputted. Address of the working memory 11 is set to the working counter 11 and then the output of the working counter 11 is used as a read address of the working memory 12 for the indirect field of the working memory 12.
At the same time, 14 is read, and the address switch 4 is controlled to select the indirect field 14. Further, the control circuit 15 controls the data switch 2 to select the control memory 1. Therefore, since the reread address held in the indirect field 14 is output to the control memory 1 via the address switch 4, the data corresponding to this reread address is sent to the control register 3 via the data switch 2. Is output to. This data will be written in the field of the control register 3 designated by the field descriptor previously held in the indirect field 14 in pair with this data. Further, the data read from the control memory 1 according to the re-read address read from the indirect field 14 of the work memory 12 by sequentially performing the same operation as described above according to the increment operation of the work counter 11. Will be sequentially written into each field of the control register 3. As a result, the data of any field of any step of the microprogram can be
This microprogram can be executed by substituting the field data corresponding to the above-mentioned arbitrary field at another step at another address with one field unit, that is, newly creating one field unit.
以上説明したようにこの発明によれば、制御メモリに記
憶されているマイクロプログラムの実行の際に次のよう
な修正を行うことが可能である。As described above, according to the present invention, it is possible to make the following modifications when executing the microprogram stored in the control memory.
（１） マイクロプログラムの任意のステツプを新たに
別のステツプと置換する。(1) Any step of the microprogram is newly replaced with another step.
（２） マイクロプログラムを任意のアドレスに分岐さ
せる。(2) Branch the microprogram to an arbitrary address.
（３） マイクロプログラムの任意のステツプの任意の
フイールドのデータを新たに他のデータと置換する。(3) Data of any field in any step of the microprogram is newly replaced with other data.
（４） マイクロプログラムの任意のステツプの任意の
フイールドのデータを他の任意のステツプの任意のフイ
ールドのデータと置換する。(4) Replace the data of any field of any step of the microprogram with the data of any field of any other step.
（５） マイクロプログラムのステツプを１フイールド
単位で新たに作成してこれを実行する。(5) A step of the micro program is newly created for each field and executed.
（６） マイクロプログラムの任意のステツプの任意の
フイールドのデータを他の任意のステツプの任意のフイ
ールドのデータと置換することによつて新たにステツプ
を作成してこれを実行する。(6) A new step is created by replacing the data of the arbitrary field of the arbitrary step of the microprogram with the data of the arbitrary field of the other arbitrary step, and this is executed.
したがつて従来に比べて容易にマイクロプログラムを修
正することが可能となり、しかも制御メモリに格納する
マイクロプログラムのステツプ数は増加しないので従来
のように制御メモリのコストが上昇することやこの制御
メモリの性能が低下することがない。Therefore, the microprogram can be modified more easily than before, and the number of steps of the microprogram stored in the control memory does not increase, so that the cost of the control memory increases and the control memory cost increases. Performance does not deteriorate.
第１図はこの発明の一実施例を示すブロツク図、第２図
（ａ）〜（ｄ）、（ｅ）及び（ｇ）は連想メモリのデー
タ部分のデータフオーマツト図、第２図（ｆ）、（ｈ）
は作業メモリのデータフオーマツト図である。 １……制御メモリ、２……データ切替器、３……制御レ
ジスタ、４……アドレス切替器、７……連想メモリ、11
……作業カウンタ、12……作業メモリ、15……制御回
路。FIG. 1 is a block diagram showing an embodiment of the present invention, and FIGS. 2 (a) to (d), (e) and (g) are data format diagrams of the data portion of the associative memory, and FIG. 2 (f). ), (H)
Is a data format diagram of the working memory. 1 ... Control memory, 2 ... Data switcher, 3 ... Control register, 4 ... Address switcher, 7 ... Associative memory, 11
…… Work counter, 12 …… Work memory, 15 …… Control circuit.
Claims (6)
の制御メモリと、 前記制御メモリの読出しアドレスを索引情報としてキー
部分に保持し、このキー部分に対応するデータ部分に前
記制御メモリに保持されているデータに替える変更デー
タを保持し、前記制御メモリの読出しアドレスとこの読
出しアドレスによつて検索された前記キー部分の索引情
報とが一致したとき一致信号を出力する連想記憶手段
と、 前記一致信号に応じて前記制御メモリの出力に替えて前
記変更データを出力するデータ切替手段と を有することを特徴とするマイクロプログラム制御装
置。1. A read-only control memory for storing a microprogram, a read address of the control memory held in a key portion as index information, and a data portion corresponding to the key portion held in the control memory. Associative storage means for holding change data to be replaced with data and outputting a match signal when the read address of the control memory and the index information of the key portion searched by the read address match, and the match signal And a data switching means for outputting the changed data in place of the output of the control memory.
の制御メモリと、 前記制御メモリの読出しアドレスを索引情報としてキー
部分に保持し、このキー部分に対応するデータ部分に前
記制御メモリのマイクロプログラムの分岐アドレスを保
持し、前記制御メモリの読出しアドレスとこの読出しア
ドレスによつて検索された前記キー部分の索引情報とが
一致したとき一致信号を出力する連想記憶手段と、 前記一致信号に応じて前記制御メモリの読出しアドレス
に替えて前記分岐アドレスを前記制御メモリへ出力する
アドレス切替手段と を有することを特徴とするマイクロプログム制御装置。2. A read-only control memory for storing a microprogram, a read address of the control memory held as key information in a key portion, and a microprogram branch of the control memory in a data portion corresponding to the key portion. An associative storage unit that holds an address and outputs a match signal when the read address of the control memory matches the index information of the key portion searched by the read address; and the control according to the match signal. An address switching unit for outputting the branch address to the control memory in place of the read address of the memory, and the microprogram controller.
の制御メモリと、 複数のフイールドからなる制御レジスタ手段と、 前記制御メモリの読出しアドレスを索引情報としてキー
部分に保持し、このキー部分に対応するデータ部分に前
記制御レジスタ手段の１フイールド分の変更データとこ
の制御レジスタ手段の書込みフイールド指定情報とを保
持し、前記制御メモリの読出しアドレスとこの読出しア
ドレスによつて検索された前記キー部分の索引情報とが
一致したとき一致信号を出力する連想記憶手段と、 前記一致信号に応じて、前記１フイールド分の変更デー
タを前記書込みフイールド指定情報が指定する前記制御
レジスタ手段のフイールドに書込む制御手段と を有することを特徴とするマイクロプログラム制御手
段。3. A read-only control memory for storing a microprogram, a control register means composed of a plurality of fields, a read address of the control memory is held in a key portion as index information, and data corresponding to the key portion is held. The portion holds the change data for one field of the control register means and the write field designation information of the control register means, and the read address of the control memory and the index information of the key portion searched by the read address. And an associative storage means for outputting a match signal when the two match, and a control means for writing the change data for one field in the field of the control register means designated by the write field designation information according to the match signal. And a microprogram control means.
の制御メモリと、 複数のフイールドからなる制御レジスタ手段と、 前記制御メモリの読出しアドレスを索引情報としてキー
部分に保持し、このキー部分に対応するデータ部分に前
記制御メモリの再読出しアドレスと前記制御レジスタ手
段の書込みフイールド指定情報とを保持し、前記制御メ
モリの読出しアドレスとこの読出しアドレスによつて検
索された前記キー部分の索引情報とが一致したとき一致
信号を出力する連想記憶手段と、 前記一致信号に応じて前記再読出アドレスを選択して前
記制御メモリに出力するアドレス切換手段と、 前記アドレス切換手段から出力された再読出しアドレス
に応じて前記制御メモリから再読出しされたデータを前
記書込みフイールド指定情報が指定する前記制御レジス
タ手段のフイールドに書込む制御手段と を有することを特徴とするマイクロプログラム制御装
置。4. A read-only control memory for storing a microprogram, a control register means composed of a plurality of fields, a read address of the control memory held as key information in a key portion, and data corresponding to the key portion. The re-reading address of the control memory and the write field specifying information of the control register means are held in the part, and the read address of the control memory and the index information of the key part searched by the read address match. An associative storage means for outputting a coincidence signal, an address switching means for selecting the re-reading address according to the coincidence signal and outputting it to the control memory, and a re-reading address outputted from the address switching means. The write field designation information designates the data read again from the control memory And a control means for writing in the field of the control register means.
の制御メモリと、 複数のフイールドからなる制御レジスタ手段と、 前記制御メモリの変更データと前記制御レジスタ手段の
フイールド指定情報とを対にして保持する作業メモリ
と、 前記制御メモリの読出しアドレスを索引情報としてキー
部分に保持し、このキー部分に対応するデータ部分に前
記作業メモリのアドレスを保持し、前記制御メモリの読
出しアドレスとこの読出しアドレスによつて検索された
前記キー部分の索引情報が一致したとき一致信号を出力
する連想記憶手段と、 前記連想記憶手段から出力される前記作業メモリのアド
レスを保持し、このアドレスの値をインクリメントして
前記作業メモリへ出力するカウント手段と、 前記一致信号に応じて、前記作業メモリから読出した前
記変更データをこの変更データに対応する前記フイール
ド指定情報が指定する前記制御レジスタ手段のフイール
ドへ書込む制御手段と を有することを特徴とするマイクロプログラム制御装
置。5. An operation of holding a read-only control memory for storing a microprogram, a control register means composed of a plurality of fields, a change data of the control memory and field designation information of the control register means as a pair. A memory and a read address of the control memory are held in a key portion as index information, an address of the working memory is held in a data portion corresponding to the key portion, and the read address of the control memory and the read address are used. An associative storage unit that outputs a match signal when the index information of the searched key portion matches, and an address of the working memory output from the associative storage unit are held, and the value of this address is incremented to perform the work. Counting means for outputting to the memory, and from the working memory in response to the coincidence signal Microprogram control apparatus characterized by a control means for writing into field of the control register means for said field specifying information specifies that the change data corresponding to this change data out.
の制御メモリと、 複数のフイールドからなる制御レジスタ手段と、 前記制御メモリのアドレス情報と前記制御レジスタ手段
のフイールド指定情報とを対にして保持する作業メモリ
と、 前記制御メモリの読出しアドレスを索引情報としてキー
部分に保持し、このキー部分に対応するデータ部分に前
記作業メモリのアドレスを保持し、前記制御メモリの読
出しアドレスとこの読出しアドレスによつて検索された
前記キー部分の索引情報が一致したとき一致信号を出力
する連想記憶手段と、 前記連想記憶手段から出力される前記作業メモリのアド
レスを保持し、このアドレスの値をインクリメントして
前記作業メモリへ出力するカウント手段と、 前記一致信号に応じて、前記作業メモリから読出した前
記制御メモリのアドレス情報に従つてこの制御メモリか
らデータを読出し、このデータを前記アドレス情報に対
応する前記フイールド指定情報が指定する前記制御レジ
スタ手段のフイールドへ書込む制御手段と を有することを特徴とするマイクロプログラム制御装
置。6. A work for holding a read-only control memory for storing a microprogram, a control register means composed of a plurality of fields, address information of the control memory and field designation information of the control register means as a pair. A memory and a read address of the control memory are held in a key portion as index information, an address of the working memory is held in a data portion corresponding to the key portion, and the read address of the control memory and the read address are used. An associative storage unit that outputs a match signal when the index information of the searched key portion matches, and an address of the working memory output from the associative storage unit are held, and the value of this address is incremented to perform the work. Counting means for outputting to the memory, and the working memory according to the coincidence signal. Control means for reading data from the control memory according to the read address information of the control memory, and writing the data into a field of the control register means designated by the field designation information corresponding to the address information. A micro program controller characterized by.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63203002A JPH06105429B2 (en) | 1988-08-15 | 1988-08-15 | Micro program controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63203002A JPH06105429B2 (en) | 1988-08-15 | 1988-08-15 | Micro program controller |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0251734A JPH0251734A (en) | 1990-02-21 |
| JPH06105429B2 true JPH06105429B2 (en) | 1994-12-21 |
Family
ID=16466705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63203002A Expired - Lifetime JPH06105429B2 (en) | 1988-08-15 | 1988-08-15 | Micro program controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06105429B2 (en) |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6168263B1 (en) | 1990-09-21 | 2001-01-02 | Seiko Epson Corporation | Ink jet recording apparatus |
| US6164759A (en) * | 1990-09-21 | 2000-12-26 | Seiko Epson Corporation | Method for producing an electrostatic actuator and an inkjet head using it |
| US6113218A (en) * | 1990-09-21 | 2000-09-05 | Seiko Epson Corporation | Ink-jet recording apparatus and method for producing the head thereof |
| US5534900A (en) * | 1990-09-21 | 1996-07-09 | Seiko Epson Corporation | Ink-jet recording apparatus |
| US5912684A (en) * | 1990-09-21 | 1999-06-15 | Seiko Epson Corporation | Inkjet recording apparatus |
| JP3147132B2 (en) * | 1992-03-03 | 2001-03-19 | セイコーエプソン株式会社 | Inkjet recording head, diaphragm for inkjet recording head, and method of manufacturing diaphragm for inkjet recording head |
| EP0629502B1 (en) * | 1993-06-16 | 1998-09-02 | Seiko Epson Corporation | Inkjet recording apparatus |
| US5668579A (en) * | 1993-06-16 | 1997-09-16 | Seiko Epson Corporation | Apparatus for and a method of driving an ink jet head having an electrostatic actuator |
| TW293226B (en) * | 1993-07-14 | 1996-12-11 | Seiko Epson Corp | |
| US5818473A (en) * | 1993-07-14 | 1998-10-06 | Seiko Epson Corporation | Drive method for an electrostatic ink jet head for eliminating residual charge in the diaphragm |
| US5644341A (en) * | 1993-07-14 | 1997-07-01 | Seiko Epson Corporation | Ink jet head drive apparatus and drive method, and a printer using these |
| DE69714161T2 (en) | 1996-03-07 | 2003-04-03 | Seiko Epson Corp | INK JET PRINT HEAD AND CONTROL METHOD THEREFOR |
| JP2000255056A (en) | 1999-03-10 | 2000-09-19 | Seiko Epson Corp | Method for controlling ink-jet recording apparatus |
| US6367914B1 (en) | 1999-04-15 | 2002-04-09 | Ricoh Company, Ltd. | Electrostatic ink-jet head and method of production of the same |
| JP2001026105A (en) | 1999-07-15 | 2001-01-30 | Ricoh Co Ltd | Ink jet head |
| US7249816B2 (en) | 2001-09-20 | 2007-07-31 | Ricoh Company, Ltd. | Image recording apparatus and head driving control apparatus |
| US6592214B2 (en) | 2001-10-09 | 2003-07-15 | Toshiba Tec Kabushiki Kaisha | Ink-jet head, ink-jet head with bubble extracting device, and ink-jet type printing apparatus |
| JP2004064039A (en) | 2002-06-07 | 2004-02-26 | Fuji Photo Film Co Ltd | Pattern forming method and pattern forming apparatus |
| JP4408608B2 (en) | 2002-06-24 | 2010-02-03 | 株式会社リコー | Head drive control device and image recording device |
| JP2004042576A (en) | 2002-07-16 | 2004-02-12 | Ricoh Co Ltd | Head drive controller and image recorder |
| US7105131B2 (en) | 2002-09-05 | 2006-09-12 | Xerox Corporation | Systems and methods for microelectromechanical system based fluid ejection |
| JP5102551B2 (en) | 2006-09-07 | 2012-12-19 | 株式会社リコー | Droplet ejection head, liquid cartridge, droplet ejection apparatus, and image forming apparatus |
| EP2028242B1 (en) | 2007-08-14 | 2013-07-10 | Ricoh Company, Ltd. | Inkjet ink, and ink cartridge, inkjet recording method, inkjet recording apparatus and ink record using the same |
| JP5101394B2 (en) | 2008-05-27 | 2012-12-19 | 株式会社リコー | Color material dispersion for recording ink and recording ink using the same |
| JP5672065B2 (en) | 2010-03-02 | 2015-02-18 | 株式会社リコー | Ink jet recording ink, ink set for ink jet recording, ink cartridge, ink jet recording method, ink jet recording apparatus, and ink recorded matter |
| JP5601075B2 (en) | 2010-08-04 | 2014-10-08 | 株式会社リコー | Ink jet ink, ink cartridge, ink jet recording method, ink jet recording apparatus, and ink recorded matter |
| JP5825126B2 (en) | 2011-03-14 | 2015-12-02 | 株式会社リコー | Ink jet ink, ink jet recording method, and ink jet recording apparatus |
| JP5888589B2 (en) | 2011-06-28 | 2016-03-22 | 株式会社リコー | Ink for inkjet recording-Media set for recording and inkjet recording method |
| JP5942708B2 (en) | 2011-09-13 | 2016-06-29 | 株式会社リコー | Ink jet ink, ink jet recording method, ink jet recording apparatus, and ink recorded matter |
| EP2614964B1 (en) | 2012-01-10 | 2017-01-04 | Ricoh Company, Ltd. | Image forming method |
| JP6269145B2 (en) | 2013-03-13 | 2018-01-31 | 株式会社リコー | Ink jet ink, ink cartridge using the ink, ink jet recording apparatus, and ink recorded matter |
| JP2015034283A (en) | 2013-07-12 | 2015-02-19 | 株式会社リコー | Aqueous ink for inkjet recording, inkjet recording method, and inkjet recorded material |
| US9873252B2 (en) | 2015-12-25 | 2018-01-23 | Ricoh Company, Ltd. | Printing device and printing method |
| WO2019004488A1 (en) | 2017-06-28 | 2019-01-03 | Ricoh Company, Ltd. | Ink, ink set, ink container, image forming method, and image forming apparatus |
| EP3686254A1 (en) | 2019-01-25 | 2020-07-29 | Ricoh Company, Ltd. | Ink, method of manufacturing ink, printing method, and printing device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5315034A (en) * | 1976-07-27 | 1978-02-10 | Mitsubishi Electric Corp | Control memory device |
-
1988
- 1988-08-15 JP JP63203002A patent/JPH06105429B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0251734A (en) | 1990-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06105429B2 (en) | Micro program controller | |
| US4616313A (en) | High speed address calculation circuit for a pipeline-control-system data-processor | |
| US4467415A (en) | High-speed microprogram control apparatus with decreased control storage requirements | |
| US3394354A (en) | Multiple word random access memory | |
| JPH0414385B2 (en) | ||
| JPS6128138B2 (en) | ||
| JPS60101644A (en) | Parallel processing computer | |
| JPH05274213A (en) | Memory interface device | |
| RU2066067C1 (en) | Central processor for multiple-processor computer system | |
| JP2793357B2 (en) | Parallel processing unit | |
| JPH01177145A (en) | Information processor | |
| JP2982129B2 (en) | Micro program controller | |
| JP2576589B2 (en) | Virtual storage access control method | |
| JPH0644389A (en) | Data driving information processor | |
| JPH0319570B2 (en) | ||
| JPS6395543A (en) | Microprogram controller | |
| JPS6158042A (en) | Microprogram control system | |
| JPH02116077A (en) | Memory with logic synthesizing function | |
| JPH0778730B2 (en) | Information processing equipment | |
| JPS59208672A (en) | Vector processor | |
| JPH01131936A (en) | Memory data editing system | |
| JPH0338613B2 (en) | ||
| JPH0298751A (en) | Tracer control circuit | |
| JPH03283444A (en) | Information processor | |
| JPS6180331A (en) | Variable length data processor |