JPH0548987A - Multi-screen television receiver - Google Patents
Multi-screen television receiverInfo
- Publication number
- JPH0548987A JPH0548987A JP20698591A JP20698591A JPH0548987A JP H0548987 A JPH0548987 A JP H0548987A JP 20698591 A JP20698591 A JP 20698591A JP 20698591 A JP20698591 A JP 20698591A JP H0548987 A JPH0548987 A JP H0548987A
- Authority
- JP
- Japan
- Prior art keywords
- screen
- phase
- odd
- circuit
- vertical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【0001】[0001]
【産業上の利用分野】多画面テレビジョン受像機に関す
る。TECHNICAL FIELD The present invention relates to a multi-screen television receiver.
【0002】[0002]
【従来の技術】現在、市販されている多画面テレビジョ
ンは、親画面の一部に子画面を挿入する(以下PIP:
Picture In Pictureと略す)のは、1が面画多くそ
の表示位置は図4のように親画面の4隅に表示される。
つまり、使用されるPIPシステムは、4隅表示のみの
機能のものが多い。2. Description of the Related Art Presently available multi-screen televisions have a sub-screen inserted in a part of the main screen (hereinafter referred to as PIP:
In Picture In Picture), 1 is a lot of plane images, and the display positions thereof are displayed at the four corners of the parent screen as shown in FIG.
That is, many PIP systems used have a function of displaying only four corners.
【0003】次に、子画面の表示方法について簡単に述
べる。子画面の映像信号は、A/D変換され、子画面の
大きさに応じた圧縮率で映像メモリにメモリされる。通
常奇数/偶数フィールドそれぞれメモリされる。そして
メモリされたデータを子画面を表示する親画面の奇数/
偶数フィールドに合わせて(親画面が奇数フィールド時
には子画面の奇数フィールドデータをというように)子
画面のデジタルデータをメモリから読みだしD/A変換
し、アナログ映像信号に戻され親画面の映像信号にスー
パーインポーズされて子画面が表示される。Next, a method of displaying the child screen will be briefly described. The image signal of the small screen is A / D converted and stored in the image memory at a compression rate according to the size of the small screen. Normally, the odd / even fields are stored respectively. And the stored data is an odd number of the parent screen that displays the child screen /
In accordance with the even field (when the parent screen is an odd field, the odd field data of the child screen is called, etc.), the digital data of the child screen is read from the memory, D / A converted, and converted back to an analog video signal. Is superposed on and the inset screen is displayed.
【0004】ここで子画面データをメモリから読み出す
ために、表示する親画面の奇数/偶数フィールドの判定
は、図5に示すように垂直同期信号と水平同期信号の位
相を検出している。In order to read the child screen data from the memory, the odd / even fields of the parent screen to be displayed are determined by detecting the phases of the vertical synchronizing signal and the horizontal synchronizing signal as shown in FIG.
【0005】ところで、最近アスペクト比16:9のブ
ラウン管が開発され、ワイドアスペクトTVに注目が集
まっている。このワイドアスペクトTVにアスペクト比
4:3の通常のテレビジョン画面を表示すると、テレビ
ジョン画面の左右に空白ができるため、その画面を片側
に寄せて空白を片側に寄せて大きく取り、そこにPIP
画面を表示する図6のようなワイドアスペクトTVの多
画面が可能となる。しかし、このPIPは、表示位置が
図4のような従来のPIPとは異なるので、従来のPI
Pを3個使用することでは実現できず、専用のPIPシ
ステムが必要となる。この専用PIPシステムの開発に
は、相当の費用、期間が必要となり、TVの製品化を遅
らせることになる。By the way, recently, a cathode ray tube having an aspect ratio of 16: 9 has been developed, and a wide aspect TV is attracting attention. When a normal television screen with an aspect ratio of 4: 3 is displayed on this wide aspect TV, blanks are created on the left and right sides of the television screen.
A wide aspect TV multi-screen as shown in FIG. 6 for displaying the screen becomes possible. However, the display position of this PIP is different from that of the conventional PIP as shown in FIG.
This cannot be realized by using three Ps, and a dedicated PIP system is required. The development of this dedicated PIP system requires a considerable amount of cost and time, which delays the commercialization of the TV.
【0006】ここで4隅表示しかできないPIPシステ
ムを図6のような位置に表示できるかどうかについて考
えてみた。Now, let us consider whether or not a PIP system capable of displaying only four corners can be displayed at the positions shown in FIG.
【0007】まず、水平方向の位置は図7(a)に示す
ように水平同期信号の立上がり/立下がりからクロック
をカウントし、表示するような方法が取られており、こ
のカウンタ値により表示位置の左/右が決まる。従って
図6のように表示するには元のPIPを右上/右下に表
示させて、且つ、水平同期信号の位相を図7(b)のよ
うにずらせばよいことが分かる。また、この位相補正
は、ごく小さいため、図5に示す親画面の奇数/偶数フ
ィールドの判定に特に影響はない。First, as the horizontal position, as shown in FIG. 7 (a), the clock is counted from the rising / falling edge of the horizontal synchronizing signal and displayed, and the display position is determined by this counter value. Left / right is determined. Therefore, in order to display as shown in FIG. 6, it can be seen that the original PIP is displayed at the upper right / lower right and the phase of the horizontal synchronizing signal is shifted as shown in FIG. 7B. Further, since this phase correction is extremely small, it does not particularly affect the determination of the odd / even field of the parent screen shown in FIG.
【0008】次に、垂直方向の移動について述べる。垂
直方向の位置は図8(a)に示すように垂直同期信号の
立上がり/立下がりから水平同期信号をカウントし、表
示するような方法が取られており、このカウンタ値によ
り表示位置の上/下が決まる。従って図6のように表示
するには、図8(b)のように垂直同期信号の位相をず
らせばよいが、この時にずらした垂直同期信号と水平同
期信号との位相がその時表示する親画面の奇数/偶数フ
ィールドに一致されて表示しないと子画面に垂直ジッタ
が生じる。Next, the movement in the vertical direction will be described. As for the position in the vertical direction, as shown in FIG. 8A, a method of counting and displaying the horizontal synchronizing signal from the rising / falling of the vertical synchronizing signal is used. The bottom is decided. Therefore, in order to display as shown in FIG. 6, it is sufficient to shift the phase of the vertical synchronizing signal as shown in FIG. 8B. However, the phase of the vertical synchronizing signal and the horizontal synchronizing signal shifted at this time is displayed on the parent screen. Vertical jitter occurs in the sub-screen if it is not displayed by being matched with the odd / even field of.
【0009】[0009]
【発明が解決しようとする課題】16:9のワイドアス
ペクトTVに通常の4:3のアスペクト比のテレビジョ
ン画面を表示させたその余白にPIPを表示するシステ
ムに4隅表示位置の機能しかないPIPシステムを応用
した場合に生じる垂直ジッタの問題点を本発明によって
解決する。A system in which a 16: 9 wide aspect TV displays a normal television screen with an aspect ratio of 4: 3 and PIP is displayed in the margin has only four corner display positions. The present invention solves the problem of vertical jitter that occurs when a PIP system is applied.
【0010】[0010]
【課題を解決するための手段】このために本発明は、親
画面となる第1のテレビジョン受像機(以下TVと略
す)の画面の一部に、第2あるいは複数個のTV画面を
一定の率で圧縮して子画面として挿入するように表示す
る多画面TVにおいて、(1)各子画面の垂直方向の表
示位置を可変するための垂直同期信号の位相補正回路
と、(2)各子画面を表示する親画面の奇数/偶数フィ
ールドに合わせて前記位相補正回路の垂直同期信号の位
相を水平同期信号の位相に対して切替える回路と、から
なる。更に、本発明の多画面TVは、その位相を親画面
の奇数/偶数フィールドに関わらず固定させる回路を有
する。To this end, according to the present invention, a second or a plurality of TV screens are fixed on a part of a screen of a first television receiver (hereinafter abbreviated as TV) which is a main screen. In a multi-screen TV that is compressed and displayed as a sub-picture and is inserted as a sub-picture, (1) a vertical synchronization signal phase correction circuit for varying the vertical display position of each sub-picture, and (2) each A circuit for switching the phase of the vertical synchronizing signal of the phase correction circuit with respect to the phase of the horizontal synchronizing signal in accordance with the odd / even field of the parent screen displaying the child screen. Further, the multi-screen TV of the present invention has a circuit for fixing the phase regardless of the odd / even field of the parent screen.
【0011】[0011]
【作用】4隅表示機能しかないPIPシステムを簡単な
アプリケーションにてワイドアスペクトTVのPIPと
して使用できるようにするために、新たな専用PIPシ
ステムを開発する手間が省け、セット開発期間を短縮す
ることが可能となる。[Function] To make it possible to use a PIP system having only the four-corner display function as a PIP for a wide aspect TV with a simple application, it is possible to save the labor of developing a new dedicated PIP system and shorten the set development period. Is possible.
【0012】[0012]
【実施例】図1に本発明の1実施例を示し、図2、図3
のタイミングチャートを使用し、説明する。入力された
HSYNC(a)からIC(8)にて50%デューティ
の奇数/偶数判定パルス(b)が作られる。入力された
VSYNC(c)、(f)はIC(1)にて反転されI
C(2)にラッチクロックとして入力されてパルス
(b)をラッチして、IC(2)からラッチ出力(奇数
フィールド時:H、偶数フィールド時:L)(i)が出
力される。このように、IC(1)、(2)、(3)、
(8)はタイミング発生回路(19)を構成している。FIG. 1 shows an embodiment of the present invention, and FIGS.
This will be explained using the timing chart of. From the input HSYNC (a), the IC (8) produces an odd / even determination pulse (b) with a 50% duty. The input VSYNC (c) and (f) are inverted by IC (1) and I
The pulse (b) is input to C (2) as a latch clock and the pulse (b) is latched, and the IC (2) outputs a latch output (H in the odd field, L in the even field) (i). Thus, ICs (1), (2), (3),
(8) constitutes a timing generation circuit (19).
【0013】入力されたHSYNC(j)は、IC
(9)、(10)、(11)にてVSYNCのLからH
にリセットされHSYNC(j)の立上がりをカウント
する。つまりテレビジョン画面の走査線数をカウントす
ることになる。IC(12)は、あらかじめSW(1
7)にて設定された値(子画面の垂直方向位置に見合っ
た値)と一致すれば一致検出パルス(K)を出力する。
これをHSYNC(j)の立上がりでIC(13)にて
ラッチをかければラッチ出力(l)が、子画面の垂直表
示位置を可変する垂直同期信号の原形となる。これに親
画面の奇数/偶数フィールドの位相補正を追加すれば完
全な垂直同期信号となる。このようにIC(9)、(1
0)、(11)、(12)、(13)は、位相補正回路
(20)を構成している。The input HSYNC (j) is IC
From (9), (10), (11), L to H of VSYNC
Is reset to and the rising edge of HSYNC (j) is counted. That is, the number of scanning lines on the television screen is counted. The IC (12) is pre-loaded with SW (1
If it matches with the value set in 7) (the value corresponding to the vertical position of the small screen), the match detection pulse (K) is output.
If this is latched by the IC (13) at the rising edge of HSYNC (j), the latch output (l) becomes the original form of the vertical synchronizing signal that varies the vertical display position of the sub-screen. If a phase correction for the odd / even fields of the parent screen is added to this, a complete vertical sync signal is obtained. Thus IC (9), (1
0), (11), (12) and (13) form a phase correction circuit (20).
【0014】次に、ラッチ出力(l)の立上がりでトリ
ガをかけてIC(14)にて奇数/偶数フィールドの位
相補正を行うタイミングパルスを作る。つまり、IC
(14)のワンショットパルス(m)を上述した奇数/
偶数フィールドパルス(i)にてトランジスタ(18)
をON/OFFさせてIC(14)の外付時定数を切替
えて(m)のようなパルスを作り、そのパルスの立ち下
がりをトリガとして一定幅のVSYNCパルス(n)、
(p)を作る。そのパルスをIC(16)にて反転すれ
ば、完全な子画面の垂直表示を可変する垂直同期信号V
SYNC’(o)、(g)となる。このように、IC
(14)、(15)、(16)とトランジスタ(18)
は位相切り替回路(21)を構成している。Next, a timing pulse for making a phase correction for the odd / even fields is generated by the IC (14) by triggering at the rising edge of the latch output (l). That is, IC
The one-shot pulse (m) of (14) is an odd number /
Transistor (18) with even field pulse (i)
Is turned on / off to switch the external time constant of the IC (14) to generate a pulse as shown in (m), and the falling edge of the pulse is used as a trigger for the VSYNC pulse (n) having a constant width,
Make (p). If the pulse is inverted by the IC (16), the vertical synchronizing signal V for varying the vertical display of the complete child screen is obtained.
SYNC '(o), (g). In this way, IC
(14), (15), (16) and transistor (18)
Constitutes a phase switching circuit (21).
【0015】以上述べたのは、図9における同一フィー
ルド内での子画面の移動であり、次フィールドへの移動
には、奇数/偶数フィールドの位相を逆にすればよいか
ら(i)出力の位相が逆になるようにIC(3)を追加
すればよい。しかしこの方法は、子画面用の垂直同期信
号の位相を単に前フィールドのものを反転させるだけで
あるので、VCRの静止画のようなインタレースしない
信号時(奇数/偶数フィールドいずれかの繰り返しが行
われるとき)には、垂直同期信号の位相が逆になるの
で、SW(6):OFF、SW(7)ON/OFFとし
て位相の合わせ込みを行えばインタレースしない信号に
も対応できる。このようにIC(4)、(5)とSW
(6)、(7)は位相を固定化する回路(22)を構成
している。What has been described above is the movement of the sub-picture within the same field in FIG. 9, and the movement to the next field can be done by reversing the phases of the odd / even fields (i) of the output. IC (3) may be added so that the phases are reversed. However, this method simply inverts the phase of the vertical synchronizing signal for the sub-screen from that of the previous field, so that when a non-interlaced signal such as a still image of a VCR (whether the odd / even fields are repeated). (When performed), the phase of the vertical synchronization signal is reversed, so that signals that do not interlace can be handled by adjusting the phases by setting SW (6): OFF and SW (7) ON / OFF. In this way, IC (4), (5) and SW
(6) and (7) form a circuit (22) that fixes the phase.
【0016】[0016]
【発明の効果】本発明の使用により、4隅表示位置機能
しかないPIPシステムをシステム変更をせずに、ワイ
ドアスペクトTVのPIPとしての使用が可能となる。According to the present invention, a PIP system having only four corner display position functions can be used as a PIP for a wide aspect TV without changing the system.
【図1】本発明の1実施例を示す図面である。FIG. 1 is a view showing an embodiment of the present invention.
【図2】図1を説明するためのタイミングチャート。FIG. 2 is a timing chart for explaining FIG.
【図3】図1を説明するためのタイミングチャート。FIG. 3 is a timing chart for explaining FIG. 1.
【図4】従来のPIP子画面の4隅表示位置をしめす図
面。FIG. 4 is a view showing display positions of four corners of a conventional PIP child screen.
【図5】奇数/偶数フィールド判定方法を説明するため
の図面。FIG. 5 is a diagram for explaining an odd / even field determination method.
【図6】16:9ワイドアスペクトTVのPIP子画面
表示位置を示す図面。FIG. 6 is a view showing a PIP child screen display position of a 16: 9 wide aspect TV.
【図7】水平表示位置の決め方を説明するための図面。FIG. 7 is a diagram for explaining how to determine a horizontal display position.
【図8】垂直表示位置の決め方を説明するための図面。FIG. 8 is a drawing for explaining how to determine a vertical display position.
【図9】4隅表示PIPからワイドアスペクトTVへの
変換を説明するための図面。FIG. 9 is a diagram for explaining conversion from a four-corner display PIP to a wide aspect TV.
19…タイミング発生回路 20…位相補正回路 21…位相切り替回路 22…位相を固定化する回路 Reference numeral 19 ... Timing generation circuit 20 ... Phase correction circuit 21 ... Phase switching circuit 22 ... Phase fixing circuit
Claims (2)
(以下TVと略す)の画面の一部に、第2あるいは複数
個のTV画面を一定の率で圧縮して子画面として挿入す
るように表示する多画面TVにおいて、 (1)各子画面の垂直方向の表示位置を可変するための
垂直同期信号の位相補正回路と、 (2)各子画面を表示する親画面の奇数/偶数フィール
ドに合わせて前記位相補正回路の垂直同期信号の位相を
水平同期信号の位相に対して切替える回路と、 からなる多画面テレビジョン受像機。1. A second or a plurality of TV screens are compressed at a constant rate and are inserted as child screens in a part of a screen of a first television receiver (hereinafter abbreviated as TV) which is a main screen. In a multi-screen TV that displays like this, (1) a vertical sync signal phase correction circuit for varying the vertical display position of each sub-screen, and (2) an odd / even number of the parent screen displaying each sub-screen. A multi-screen television receiver comprising a circuit for switching the phase of the vertical synchronizing signal of the phase correcting circuit to the phase of the horizontal synchronizing signal according to the field.
機において、更に、その位相を親画面の奇数/偶数フィ
ールドに関わらず固定させる回路を有する多画面テレビ
ジョン受像機。2. The multi-screen television receiver according to claim 1, further comprising a circuit for fixing the phase thereof regardless of the odd / even field of the main screen.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20698591A JPH0548987A (en) | 1991-08-19 | 1991-08-19 | Multi-screen television receiver |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20698591A JPH0548987A (en) | 1991-08-19 | 1991-08-19 | Multi-screen television receiver |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0548987A true JPH0548987A (en) | 1993-02-26 |
Family
ID=16532272
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20698591A Pending JPH0548987A (en) | 1991-08-19 | 1991-08-19 | Multi-screen television receiver |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0548987A (en) |
-
1991
- 1991-08-19 JP JP20698591A patent/JPH0548987A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6556252B1 (en) | Device and method for processing sub-picture | |
JPH05183833A (en) | Display device | |
JPS59105776A (en) | Electronic viewfinder device | |
JP2928803B2 (en) | Television image display | |
JPS62142476A (en) | Television receiver | |
JPH11122530A (en) | Paper material presentation device | |
US5311316A (en) | On-screen displaying apparatus having zoom function | |
JPS63193779A (en) | Television receiver | |
JP3592746B2 (en) | Main screen position compensation circuit and method | |
JP3685668B2 (en) | Screen synthesizer for multi-screen | |
JP3154190B2 (en) | General-purpose scanning cycle converter | |
JPH0548987A (en) | Multi-screen television receiver | |
KR100405275B1 (en) | Character display device | |
KR100194660B1 (en) | LCD control that can magnify images | |
JPH056152A (en) | Liquid crystal display device | |
JP2001296842A (en) | Signal generation device | |
JPH09212119A (en) | Picture display device | |
JPS5958472A (en) | Video display | |
KR960008270Y1 (en) | Pip operating circuit of television receiver | |
KR0160658B1 (en) | Pip vertical compression device | |
JP2811067B2 (en) | Tuning display circuit | |
KR100200365B1 (en) | Prior art row drive ic combined ntsc/pal | |
JP2850964B2 (en) | Picture-in-picture circuit | |
JPH11202847A (en) | Video display device | |
JPH0435284A (en) | Liquid crystal display device |