JPH0540510A - Controller - Google Patents
ControllerInfo
- Publication number
- JPH0540510A JPH0540510A JP19812091A JP19812091A JPH0540510A JP H0540510 A JPH0540510 A JP H0540510A JP 19812091 A JP19812091 A JP 19812091A JP 19812091 A JP19812091 A JP 19812091A JP H0540510 A JPH0540510 A JP H0540510A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- execution
- monitoring
- mode
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は、制御装置に関し、さ
らに詳しく言えば、実行用ＣＰＵの動作を監視する監視
用ＣＰＵを備えた制御装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a control device, and more particularly to a control device having a monitoring CPU for monitoring the operation of an execution CPU.
【０００２】[0002]
【従来の技術】図７は、従来の工作機械用の数値制御装
置の一例のＣＰＵバスを示すブロック図である。従来の
数値制御装置（６０）は、プログラムを実行し数値制御
装置（６０）全体を制御する実行用ＣＰＵ（６１）と、
プログラムやデータを記憶するメモリ（６２）と、実行
用ＣＰＵ（６１）により制御されるＩ／Ｏ装置の一つで
あるウォッチドッグタイマ（６３）と、実行用ＣＰＵ
（６１）がアドレス線に出力するアドレス信号に応じて
アクセスする対象を振り分けるアドレスデコーダ（６
４）とを備えている。2. Description of the Related Art FIG. 7 is a block diagram showing a CPU bus as an example of a conventional numerical control apparatus for machine tools. A conventional numerical control device (60) includes an execution CPU (61) for executing a program and controlling the entire numerical control device (60),
A memory (62) for storing programs and data, a watchdog timer (63) which is one of I / O devices controlled by the execution CPU (61), and an execution CPU
An address decoder (6) for allocating an object to be accessed according to an address signal output to the address line by (61)
4) and are provided.
【０００３】ウォッチドッグタイマ（６３）は、実行用
ＣＰＵ（６１）の動作の異常を検出するために、所定の
スキャンタイム毎にフラグの状態をハードウェアで監視
する装置である。実行用ＣＰＵ（６１）は、ウォッチド
ッグタイマ（６３）のフラグを１スキャンが終了する毎
にリセットする。実行用ＣＰＵ（６１）が何らかの外部
または内部の異常により誤動作して、所定のスキャンタ
イム内にウォッチドッグタイマ（６３）のフラグがリセ
ットされないと、ウォッチドッグタイマ（６３）は実行
用ＣＰＵ（６１）の動作が異常であると判定する。The watchdog timer (63) is a device for monitoring the state of a flag by hardware at every predetermined scan time in order to detect an abnormal operation of the execution CPU (61). The execution CPU (61) resets the flag of the watchdog timer (63) each time one scan is completed. If the execution CPU (61) malfunctions due to some external or internal abnormality and the flag of the watchdog timer (63) is not reset within a predetermined scan time, the watchdog timer (63) causes the execution CPU (61) to operate. It is determined that the operation of is abnormal.
【０００４】したがって、上記従来の数値制御装置（６
０）では、実行用ＣＰＵ（６１）が誤動作した時のスキ
ャンが終了するまでその誤動作を検出することができ
ず、誤動作の検出が遅れる問題がある。Therefore, the above-mentioned conventional numerical control device (6
In 0), there is a problem that the malfunction cannot be detected until the scanning when the execution CPU (61) malfunctions is completed, and the detection of the malfunction is delayed.
【０００５】実行用ＣＰＵの誤動作を迅速に検出する技
術として、特開昭６３−５４３９号公報に開示された技
術がある。この技術は、実行用ＣＰＵと２台以上の監視
用ＣＰＵからなる多重化システムにおいて、監視用ＣＰ
Ｕの出力信号と実行用ＣＰＵの出力信号を比較すること
によりこれらのＣＰＵを常に監視し、いずれかのＣＰＵ
が誤動作したことを検出すると、誤動作したＣＰＵを切
り放して処理を続行するようにしたものである。As a technique for quickly detecting a malfunction of the execution CPU, there is a technique disclosed in Japanese Patent Laid-Open No. 63-5439. This technology is used for monitoring CP in a multiplex system consisting of an execution CPU and two or more monitoring CPUs.
These CPUs are constantly monitored by comparing the output signal of the U and the output signal of the execution CPU, and any CPU
Is detected, the CPU that has malfunctioned is disconnected and the processing is continued.
【０００６】この技術によれば、ＣＰＵによって他のＣ
ＰＵの動作を常に監視するので、誤動作があればその時
点で直ちに検出される。このため、ウォッチドッグタイ
マ（６３）により誤動作を検出する場合よりも短い時間
でＣＰＵの誤動作を検出することができる。According to this technique, another C
Since the operation of the PU is constantly monitored, any malfunction is immediately detected at that time. Therefore, the malfunction of the CPU can be detected in a shorter time than when the malfunction is detected by the watchdog timer (63).
【０００７】[0007]
【発明が解決しようとする課題】ウォッチドッグタイマ
（６３）を用いた従来の数値制御装置（６０）では、上
述したように、実行用ＣＰＵ（６１）の誤動作を即座に
検出できず、最悪の場合、１スキャンタイムだけ検出が
遅れる。このため、制御対象である工作機械が誤動作す
る恐れがあり、さらに、場合によってはオペレータに危
害を及ぼす恐れがある問題がある。In the conventional numerical control device (60) using the watchdog timer (63), as described above, the malfunction of the execution CPU (61) cannot be immediately detected, which is the worst case. In this case, the detection is delayed by one scan time. Therefore, the machine tool to be controlled may malfunction, and in some cases, the operator may be harmed.
【０００８】また、誤動作検出のために実行用ＣＰＵ
（６１）のソフトウェア資源を使用するため、実行用Ｃ
ＰＵ（６１）が工作機械の制御に必要な演算処理に専念
できず、演算処理が遅くなる問題がある。Further, an execution CPU for detecting malfunctions
Since the software resource of (61) is used, the execution C
There is a problem in that the PU (61) cannot concentrate on the arithmetic processing necessary for controlling the machine tool, and the arithmetic processing becomes slow.
【０００９】特開昭６３−５４３９号公報に記載の多重
化システムは、一つのＣＰＵに故障が生じてもシステム
ダウンしないようにするものであり、数値制御装置やプ
ログラマブルコントローラなどの工作機械用の制御装置
とは性格が異なっている。これらの制御装置では、誤動
作を引き起こした原因を取り除かないまま処理を続行す
ることは却って危険であり、誤動作を検出した場合は処
理を停止してオペレータに報告する方が好ましい。The multiplexing system disclosed in Japanese Patent Laid-Open No. 63-5439 prevents the system from going down even if one CPU fails, and is used for machine tools such as numerical controllers and programmable controllers. The character is different from the control device. In these control devices, it is rather dangerous to continue the process without removing the cause of the malfunction, and it is preferable to stop the process and report it to the operator when the malfunction is detected.
【００１０】また、この多重化システムは、多くのＣＰ
Ｕを使用するので高価であり、この点でも前記の工作機
械用の制御装置には適用が困難である。In addition, this multiplex system has many CPs.
Since U is used, it is expensive, and also in this respect, it is difficult to apply it to the control device for the machine tool.
【００１１】そこで、この発明の目的は、実行用ＣＰＵ
が誤動作すると極力短い時間内に制御対象を停止するこ
とができるとともに、誤動作の検出が不要なときは実行
用ＣＰＵの演算処理を高速に行なえる制御装置を提供す
ることにある。Therefore, an object of the present invention is to provide a CPU for execution.
It is an object of the present invention to provide a control device capable of stopping a controlled object within an extremely short time when a malfunction occurs, and capable of performing the arithmetic processing of the execution CPU at high speed when detection of the malfunction is unnecessary.
【００１２】この発明の他の目的は、廉価であり、数値
制御装置やプログラマブルコントローラなどの工作機械
用の制御装置として好適な制御装置を提供することにあ
る。Another object of the present invention is to provide a control device which is inexpensive and suitable as a control device for machine tools such as a numerical control device and a programmable controller.
【００１３】[0013]
【課題を解決するための手段】この発明の制御装置は、
プログラムを実行する実行用ＣＰＵと、第１モードおよ
び第２モードで動作可能な監視用ＣＰＵと、その監視用
ＣＰＵの動作を第１モードと第２モードの間で切り換え
る切換手段とを具備してなり、前記監視用ＣＰＵは、前
記第１モードでは前記実行用ＣＰＵを監視して誤動作を
検出するとその実行用ＣＰＵの動作を停止させ、前記第
２モードでは前記実行用ＣＰＵの演算処理を補助するこ
とを特徴とする。The control device of the present invention comprises:
An execution CPU that executes a program, a monitoring CPU that can operate in the first mode and the second mode, and a switching unit that switches the operation of the monitoring CPU between the first mode and the second mode are provided. In the first mode, the monitoring CPU monitors the execution CPU and stops the operation of the execution CPU when detecting a malfunction, and assists the arithmetic processing of the execution CPU in the second mode. It is characterized by
【００１４】この発明の制御装置では、前記実行用ＣＰ
Ｕを実行用モジュールに設け、また前記監視用ＣＰＵを
監視用モジュールに設けて、その監視用モジュールを前
記実行用モジュールに取り外し可能に取り付けることが
できる。In the control device of the present invention, the execution CP is
U can be provided in the execution module, the monitoring CPU can be provided in the monitoring module, and the monitoring module can be detachably attached to the execution module.
【００１５】[0015]
【作用】この発明の制御装置は、第１モードでは、監視
用ＣＰＵが実行用ＣＰＵの動作を常に監視しその誤動作
を検出するので、誤動作が生じると直ちに検出され、ウ
ォッチドッグタイマのようにスキャンタイムの終了を待
つ必要がない。そこで、実行用ＣＰＵに誤動作が生じる
と直ちに実行用ＣＰＵの動作を停止して、制御対象を停
止させることができる。In the control device of the present invention, in the first mode, the monitoring CPU constantly monitors the operation of the execution CPU and detects a malfunction thereof. Therefore, when the malfunction occurs, it is detected immediately and scans like a watchdog timer. You don't have to wait for the end of time. Therefore, when a malfunction occurs in the execution CPU, the operation of the execution CPU can be stopped immediately to stop the controlled object.
【００１６】第２モードでは、誤動作の検出をしないの
で、実行用ＣＰＵは制御用の演算処理に専念でき、さら
に、監視用ＣＰＵの補助を受けることができる。このた
め、実行用ＣＰＵの演算処理が高速化される。In the second mode, since the malfunction is not detected, the execution CPU can concentrate on the control arithmetic processing and can receive the assistance of the monitoring CPU. Therefore, the arithmetic processing of the execution CPU is speeded up.
【００１７】また、この発明の制御装置は、実行用ＣＰ
Ｕに監視用ＣＰＵを付加するだけでよいので、廉価に製
造することができる。Further, the control device according to the present invention is a CP for execution.
Since it suffices to add a monitoring CPU to U, it can be manufactured at low cost.
【００１８】さらに、数値制御装置やプログラマブルコ
ントローラなどの工作機械用の制御装置では、夜間や無
人運転時には誤動作の監視が必要であるが、オペレータ
が付いている時や加工シミュレーションを行なっている
時には監視は必要でない。そこで、前者の時には第１モ
ードを選択し、後者の時には第２モードを選択すれば、
これらの制御装置に好適に使用できる。Further, in a control device for machine tools such as a numerical control device and a programmable controller, it is necessary to monitor malfunctions at night or during unmanned operation, but it is necessary to monitor when there is an operator or when performing a machining simulation. Is not necessary. Therefore, if the first mode is selected in the former case and the second mode is selected in the latter case,
It can be suitably used for these control devices.
【００１９】[0019]
【実施例】以下、添付図面に基づいてこの発明の実施例
を説明する。なお、これにより、この発明が限定される
ものではない。Embodiments of the present invention will be described below with reference to the accompanying drawings. However, this does not limit the present invention.
【００２０】（実施例１）図３は、この発明の制御装置
を工作機械用の数値制御装置に適用した実施例を示すハ
ードウェア構成図である。図３において、数値制御装置
（１０）は、プログラムを実行し数値制御装置（１０）
全体を制御する実行用ＣＰＵ（１１Ａ）と、実行用ＣＰ
Ｕ（１１Ａ）の動作を監視する監視用ＣＰＵ（１１Ｂ）
とを備えている。(Embodiment 1) FIG. 3 is a hardware configuration diagram showing an embodiment in which the control device of the present invention is applied to a numerical control device for machine tools. In FIG. 3, the numerical control device (10) executes a program to execute the numerical control device (10).
Execution CPU (11A) for controlling the whole and execution CP
Monitoring CPU (11B) for monitoring the operation of U (11A)
It has and.
【００２１】監視用ＣＰＵ（１１Ｂ）は、第１モードと
第２モードで異なる動作を行なう。第１モードでは、実
行用ＣＰＵ（１１Ａ）を監視し、実行用ＣＰＵ（１１
Ａ）が誤動作すると実行用ＣＰＵ（１１Ａ）の動作を停
止させる。第２モードでは、実行用ＣＰＵ（１１Ａ）の
演算処理を補助する。The monitoring CPU (11B) performs different operations in the first mode and the second mode. In the first mode, the execution CPU (11A) is monitored and the execution CPU (11A) is monitored.
When A) malfunctions, the operation of the execution CPU (11A) is stopped. In the second mode, the arithmetic processing of the execution CPU (11A) is assisted.
【００２２】制御回路（１５）は、監視用ＣＰＵ（１１
Ｂ）から実行用ＣＰＵ（１１Ａ）の誤動作を検出した旨
の信号を受け取り、実行用ＣＰＵ（１１Ａ）に停止信号
を送って動作を停止させる。また、監視用ＣＰＵ（１１
Ｂ）の動作モードを第１モードと第２モードの間で切り
換える。The control circuit (15) includes a monitoring CPU (11
A signal indicating that a malfunction of the execution CPU (11A) has been detected is received from B), and a stop signal is sent to the execution CPU (11A) to stop the operation. In addition, the monitoring CPU (11
The operation mode of B) is switched between the first mode and the second mode.
【００２３】メモリ（１２）は、プログラムやデータを
格納する。表示制御回路（２１）は、デジタル信号を映
像信号に変換してＣＲＴなどの表示装置（２１）に表示
する。キーボード（２２）は、監視用ＣＰＵ（１１Ｂ）
の動作モードを選択する場合など、数値制御装置（１
０）に各種データを入力するために使用する。The memory (12) stores programs and data. The display control circuit (21) converts a digital signal into a video signal and displays it on a display device (21) such as a CRT. The keyboard (22) is a monitoring CPU (11B)
Numerical control device (1
It is used to input various data in 0).
【００２４】位置制御回路（２３）は、実行用ＣＰＵ
（１１Ａ）からの制御信号に応じてサーボアンプ（２
４）に制御信号を出力する。サーボアンプ（２４）は、
位置制御回路（２３）が出力する制御信号を受けてサー
ボモータ（２５）の速度制御を行なう。タコジェネレー
タ（２６）は、サーボモータ（２５）の速度を計測し得
られた速度データをサーボアンプ（２４）に帰還させ
る。位置検出器（２７）は、パルスコーダなどからな
り、タコジェネレータ（２６）の出力を受け取って位置
制御回路（２３）に位置データを帰還させる。なお、位
置制御回路（２３）などの要素は工作機械の制御軸数分
だけ必要であるが、ここでは１軸分のみ示してある。The position control circuit (23) is a CPU for execution.
In response to the control signal from (11A), the servo amplifier (2
The control signal is output to 4). The servo amplifier (24)
Receiving the control signal output from the position control circuit (23), the speed of the servo motor (25) is controlled. The tacho generator (26) measures the speed of the servo motor (25) and feeds back the speed data obtained to the servo amplifier (24). The position detector (27) is composed of a pulse coder or the like, receives the output of the tacho generator (26), and feeds back the position data to the position control circuit (23). Elements such as the position control circuit (23) are necessary for the number of control axes of the machine tool, but only one axis is shown here.
【００２５】入出力回路（２８）は、外部とデジタル信
号の授受を行う。手動パルス発生器（２９）は、各制御
軸を手動でデジタル的に移動させるために使用する。The input / output circuit (28) exchanges digital signals with the outside. The manual pulse generator (29) is used to manually move each control axis digitally.
【００２６】次に、上記数値制御装置（１０）の実行用
ＣＰＵ（１１Ａ）と監視用ＣＰＵ（１１Ｂ）の動作を説
明する。図１は、監視用ＣＰＵ（１１Ｂ）が第１モード
すなわち監視モードにある場合のＣＰＵバスを示すブロ
ック図であり、図２は、監視用ＣＰＵ（１１Ｂ）が第２
モードすなわち演算補助モードにある場合のＣＰＵバス
を示すブロック図である。Next, the operations of the execution CPU (11A) and the monitoring CPU (11B) of the numerical controller (10) will be described. FIG. 1 is a block diagram showing the CPU bus when the monitoring CPU (11B) is in the first mode, that is, the monitoring mode, and FIG. 2 shows the monitoring CPU (11B) being second.
FIG. 3 is a block diagram showing a CPU bus in a mode, that is, a calculation assist mode.
【００２７】まず最初に、監視用ＣＰＵ（１１Ｂ）が第
１モード（監視モード）にある場合の動作について説明
する。図１において、（１３）は表示制御回路（２
１）、位置制御回路（２３）、入出力回路（２８）など
のＩ／Ｏ装置、（１４）は実行用ＣＰＵ（１１Ａ）がア
ドレス線に出力するアドレス信号に応じてアクセスする
対象を振り分けるアドレスデコーダである。First, the operation when the monitoring CPU (11B) is in the first mode (monitoring mode) will be described. In FIG. 1, (13) is a display control circuit (2
1), I / O devices such as the position control circuit (23) and the input / output circuit (28), and (14) is an address for allocating an access target according to an address signal output from the execution CPU (11A) to an address line. It is a decoder.
【００２８】監視用ＣＰＵ（１１Ｂ）は、第１モードで
は、実行用ＣＰＵ（１１Ａ）と同様にプログラムから命
令を解読するが、その命令を実行しないで、解読した内
容を内部にある比較回路で、実行用ＣＰＵ（１１Ａ）が
アドレス線とデータ線に出力する内容と比較する。すな
わち、実行用ＣＰＵ（１１Ａ）がアドレス線とデータ線
にそれぞれアドレス信号とデータ信号を出力すると、監
視用ＣＰＵ（１１Ｂ）はそれらの信号を受け取り、それ
らの信号を監視用ＣＰＵ（１１Ｂ）自身がプログラムを
解読して得た内容と比較し、両者が一致していれば実行
用ＣＰＵ（１１Ａ）の動作は正常であり、不一致であれ
ば異常すなわち誤動作をしていると判定する。In the first mode, the monitoring CPU (11B) decodes an instruction from a program in the same manner as the execution CPU (11A), but does not execute the instruction, and the decoded content is stored in an internal comparison circuit. , And the content output from the execution CPU (11A) to the address line and the data line. That is, when the execution CPU (11A) outputs an address signal and a data signal to the address line and the data line, respectively, the monitoring CPU (11B) receives these signals, and the monitoring CPU (11B) itself receives these signals. The contents are compared with the contents obtained by decoding the program, and if the two match, it is determined that the operation of the execution CPU (11A) is normal, and if they do not match, it is abnormal, that is, malfunctioning.
【００２９】監視用ＣＰＵ（１１Ｂ）は、このようにし
て、実行用ＣＰＵ（１１Ａ）の行うメモリ（１２）、Ｉ
／Ｏ（１３）へのアクセスを各命令毎にすべて監視し、
実行用ＣＰＵ（１１Ａ）が実行すべき命令を正しく実行
しないと、実行用ＣＰＵ（１１Ａ）が誤動作したと判定
し、誤動作検出信号を制御回路（１５）に出力する。そ
の誤動作の検出は、プログラムの一つの命令の実行時間
内に行なわれる。誤動作検出信号を受け取った制御回路
（１５）は、実行用ＣＰＵ（１１Ａ）に停止信号を送
り、それによって実行用ＣＰＵ（１１Ａ）は動作を停止
する。In this way, the monitoring CPU (11B) executes the memory (12) and I executed by the execution CPU (11A).
Monitor all accesses to / O (13) for each instruction,
If the execution CPU (11A) does not correctly execute the instruction to be executed, it is determined that the execution CPU (11A) has malfunctioned, and a malfunction detection signal is output to the control circuit (15). The malfunction is detected within the execution time of one instruction of the program. The control circuit (15) which has received the malfunction detection signal sends a stop signal to the execution CPU (11A), whereby the execution CPU (11A) stops its operation.
【００３０】監視用ＣＰＵ（１１Ｂ）のこの動作を図４
のフローチャートに従って説明すると、次の通りであ
る。ステップＳ１では、監視用ＣＰＵ（１１Ｂ）は、実
行用ＣＰＵ（１１Ａ）がアドレス線およびデータ線に出
力したアドレス信号およびデータ信号、または実行用Ｃ
ＰＵ（１１Ａ）に入力されるデータ線のデータ信号を受
け取る。This operation of the monitoring CPU (11B) is shown in FIG.
It will be described below in accordance with the flowchart of FIG. In step S1, the monitoring CPU (11B) causes the execution CPU (11A) to output the address signal and the data signal to the address line and the data line, or the execution C.
The data signal of the data line input to PU (11A) is received.
【００３１】ステップＳ２では、受け取った信号をプロ
グラムの命令の解読を行なって得た内容と比較する。In step S2, the received signal is compared with the contents obtained by decoding the program instruction.
【００３２】ステップＳ３では、実行用ＣＰＵ（１１
Ａ）の信号と解読した内容とが一致しているか否かを判
定する。一致していると判定すると、ステップＳ１に戻
り、ステップＳ１〜Ｓ３の動作を繰り返す。In step S3, the execution CPU (11
It is determined whether or not the signal of A) and the decoded content match. If it is determined that they match, the process returns to step S1 and the operations of steps S1 to S3 are repeated.
【００３３】一致していないと判定すると、ステップＳ
４に進み、誤動作検出信号を制御回路（１５）に出力す
る。誤動作検出信号を受け取った制御回路（１５）は、
実行用ＣＰＵ（１１Ａ）に停止信号を出力し、これを受
けて実行用ＣＰＵ（１１Ａ）は動作を停止する。If it is determined that they do not match, step S
In step 4, the malfunction detection signal is output to the control circuit (15). The control circuit (15) receiving the malfunction detection signal,
A stop signal is output to the execution CPU (11A), and in response to this, the execution CPU (11A) stops its operation.
【００３４】次に、図２に基づいて、監視用ＣＰＵ（１
１Ｂ）が第２モード（演算補助モード）にある場合の動
作について説明する。図２において、（１９）は、実行
用ＣＰＵ（１１Ａ）および監視用ＣＰＵ（１１Ｂ）が読
み出し／書き込み可能な共有メモリ、（１８Ａ）（１８
Ｂ）は、実行用ＣＰＵ（１１Ａ）と監視用ＣＰＵ（１１
Ｂ）が排他的に共有メモリ（１９）にアクセスできるよ
うに制御するアービタ（調停回路）である。アービタ
（１８Ａ）（１８Ｂ）の有効、無効は、制御回路（１
５）によって切り換えられる。アービタ（１８Ａ）（１
８Ｂ）は、第２モードを選択すると有効になり、第１モ
ードを選択すると無効になる。Next, based on FIG. 2, the monitoring CPU (1
The operation when 1B) is in the second mode (calculation assistance mode) will be described. In FIG. 2, (19) is a shared memory readable / writable by the execution CPU (11A) and the monitoring CPU (11B), and (18A) (18
B) is the execution CPU (11A) and the monitoring CPU (11A).
B) is an arbiter (arbitration circuit) that controls so that the shared memory (19) can be exclusively accessed. Whether the arbiter (18A) (18B) is valid or invalid is determined by the control circuit (1
It is switched by 5). Arbiter (18A) (1
8B) becomes valid when the second mode is selected, and becomes invalid when the first mode is selected.
【００３５】第２モードでは、アービタ（１８Ａ）（１
８Ｂ）が有効になっており、また、実行用ＣＰＵ（１１
Ａ）と監視用ＣＰＵ（１１Ｂ）はいずれも、アービタ
（１８Ａ）（１８Ｂ）を介して共有メモリ（１９）にア
クセスが可能である。実行用ＣＰＵ（１１Ａ）と監視用
ＣＰＵ（１１Ｂ）の共有メモリ（１９）へのアクセスの
タイミングは、アービタ（１８Ａ）（１８Ｂ）によって
調整される。実行用ＣＰＵ（１１Ａ）が演算処理してい
る間、監視用ＣＰＵ（１１Ｂ）は適宜共有メモリ（１
９）にアクセスしてデータの読み出し／書き込みを行な
い、実行用ＣＰＵ（１１Ａ）の演算を補助する。このた
め、実行用ＣＰＵ（１１Ａ）の演算が高速化される。In the second mode, the arbiter (18A) (1
8B) is enabled, and the execution CPU (11
Both A) and the monitoring CPU (11B) can access the shared memory (19) via the arbiters (18A) (18B). The timing of access to the shared memory (19) by the execution CPU (11A) and the monitoring CPU (11B) is adjusted by the arbiters (18A) (18B). While the execution CPU (11A) is performing the arithmetic processing, the monitoring CPU (11B) appropriately uses the shared memory (1
9) is accessed to read / write data to assist the arithmetic operation of the execution CPU (11A). Therefore, the calculation of the execution CPU (11A) is accelerated.
【００３６】第２モードでは、監視用ＣＰＵ（１１Ｂ）
は、通常の実行用のＣＰＵとして動作しており、このと
きは実行用ＣＰＵ（１１Ａ）を監視できない。監視が必
要な場合には、第１モードに切り換えれば直ちに監視用
のＣＰＵとして機能し、実行用ＣＰＵ（１１Ａ）の誤動
作を検出できる。In the second mode, the monitoring CPU (11B)
Operates as a normal execution CPU, and cannot monitor the execution CPU (11A) at this time. When the monitoring is required, the CPU immediately functions as the monitoring CPU by switching to the first mode, and the malfunction of the execution CPU (11A) can be detected.
【００３７】（実施例２）図５は、この発明の制御装置
を工作機械用の数値制御装置に適用した他の実施例のＣ
ＰＵバスを示すブロック図である。図５において、数値
制御装置（３０）は、実行用モジュール（３０ａ）と監
視用モジュール（３０ｂ）を備えて構成されている。実
行用モジュール（３０ａ）は、実行用ＣＰＵ（３１
Ａ）、メモリ（３２）、Ｉ／Ｏ装置（３３）、アドレス
デコーダ（３４）およびバッファ（４０）を備えてい
る。監視用モジュール（３０ｂ）は、監視用ＣＰＵ（３
１Ｂ）および制御回路（３５）を備えている。(Embodiment 2) FIG. 5 shows C of another embodiment in which the control device of the present invention is applied to a numerical control device for machine tools.
It is a block diagram which shows a PU bus. In FIG. 5, the numerical controller (30) includes an execution module (30a) and a monitoring module (30b). The execution module (30a) includes the execution CPU (31
A), a memory (32), an I / O device (33), an address decoder (34) and a buffer (40). The monitoring module (30b) includes a monitoring CPU (3
1B) and a control circuit (35).
【００３８】監視用モジュール（３０ｂ）は、回路基板
上に構成されており、実行用モジュール（３０ａ）に設
けた接続部（４１）に取り外し可能に取り付けてある。
こうすると、監視用モジュール（３０ｂ）が必要でない
時には取り外して、実行用モジュール（３０ａ）だけで
使用することができる。The monitoring module (30b) is constructed on a circuit board and is detachably attached to the connecting portion (41) provided in the execution module (30a).
In this way, when the monitoring module (30b) is not needed, it can be removed and used only by the execution module (30a).
【００３９】（実施例３）図６は、この発明の制御装置
を工作機械用の数値制御装置に適用したさらに他の実施
例のＣＰＵバスを示すブロック図である。この実施例で
は、１個の実行用ＣＰＵ（５１Ａ）と２個の監視用ＣＰ
Ｕ（５１Ｂ）（５１Ｃ）を設け、各ＣＰＵ（５１Ａ）
（５１Ｂ）（５１Ｃ）に対してそれぞれ別の安定化電源
（５２Ａ）（５２Ｂ）（５２Ｃ）から電源を供給するよ
うにしている。図示しない他の構成は、実施例１の構成
と同じである。(Embodiment 3) FIG. 6 is a block diagram showing a CPU bus of still another embodiment in which the control device of the present invention is applied to a numerical control device for machine tools. In this embodiment, one execution CPU (51A) and two monitoring CPs
U (51B) (51C) provided, each CPU (51A)
Power is supplied to (51B) and (51C) from separate stabilizing power supplies (52A), (52B) and (52C). Other configurations not shown are the same as the configurations of the first embodiment.
【００４０】実行用ＣＰＵ１（５１Ａ）の誤動作が監視
用ＣＰＵ（５１Ｂ）（５１Ｃ）のいずれかによって検出
されると、実施例１と同様にして実行用ＣＰＵ（５１
Ａ）の動作が停止される。一般に、ＣＰＵの誤動作は安
定化電源の不安定動作に起因することがほとんどである
ので、この実施例によればこれに起因する誤動作が解消
される。When a malfunction of the execution CPU 1 (51A) is detected by any of the monitoring CPUs (51B) (51C), the execution CPU (51) is performed in the same manner as in the first embodiment.
The operation of A) is stopped. In general, the malfunction of the CPU is almost always caused by the unstable operation of the stabilized power supply, and according to this embodiment, the malfunction caused by the malfunction is eliminated.
【００４１】なお、上記実施例１〜３では監視用ＣＰＵ
を一つあるいは二つ設けているが、三つ以上設けてもよ
い。また、上記実施例１ではウォッチドッグタイマを設
けていないが、Ｉ／Ｏ装置（１３）にウォッチドッグタ
イマを備え、監視用ＣＰＵ（１１Ｂ）が実行用ＣＰＵと
して動作しているとき（第２モード）は、そのウォッチ
ドッグタイマによって実行用ＣＰＵ（１１Ａ）を監視す
るようにしてもよい。さらに、上記実施例２において、
実行用モジュール（３０ａ）にウォッチドッグタイマを
設け、そのウォッチドッグタイマによって実行用ＣＰＵ
（１１Ａ）を監視するようにしてもよい。In the first to third embodiments, the monitoring CPU is used.
Although one or two are provided, three or more may be provided. Although the watchdog timer is not provided in the first embodiment, when the watchdog timer is provided in the I / O device (13) and the monitoring CPU (11B) operates as the execution CPU (second mode). ), The watchdog timer may monitor the execution CPU (11A). Furthermore, in Example 2 above,
A watchdog timer is provided in the execution module (30a), and the execution CPU is executed by the watchdog timer.
(11A) may be monitored.
【００４２】上記実施例１〜３では、工作機械用の数値
制御装置について説明したが、この発明は、プログラマ
ブルコントローラなどのシーケンス制御装置にも適用が
可能である。要は、実行用ＣＰＵを有する制御装置であ
れば、任意の装置に適用できるものである。In the above-described first to third embodiments, the numerical control device for machine tools has been described, but the present invention can also be applied to a sequence control device such as a programmable controller. In short, the control device can be applied to any device as long as it has a CPU for execution.
【００４３】[0043]
【発明の効果】以上説明したように、この発明の制御装
置によれば、実行用ＣＰＵが誤動作すると、極力短い時
間内にその制御対象を停止することができる。また、誤
動作の検出が不要なときには、実行用ＣＰＵの演算処理
を高速で行なうことができる。さらに、この発明の制御
装置は、廉価であり、しかも、数値制御装置やプログラ
マブルコントローラなどの工作機械用の制御装置として
好適である。As described above, according to the control device of the present invention, when the execution CPU malfunctions, the controlled object can be stopped within the shortest possible time. Further, when it is unnecessary to detect a malfunction, the arithmetic processing of the execution CPU can be performed at high speed. Furthermore, the control device of the present invention is inexpensive and is suitable as a control device for machine tools such as a numerical control device and a programmable controller.
【００４４】実行用ＣＰＵを実行用モジュールに設け、
監視用ＣＰＵを監視用モジュールに設けて、その監視用
モジュールを実行用モジュールに取り外し可能に取り付
けた場合は、実行用ＣＰＵの監視を必要とする使用者の
みが監視用ＣＰＵを利用するようにすることができて、
経済的であり、さらに、実行用モジュールに監視用モジ
ュールを追加することにより、簡単に制御装置の信頼性
を上げることができる効果がある。The execution CPU is provided in the execution module,
When the monitoring CPU is provided in the monitoring module and the monitoring module is detachably attached to the execution module, only the user who needs to monitor the execution CPU uses the monitoring CPU. You can
It is economical, and by adding the monitoring module to the execution module, it is possible to easily increase the reliability of the control device.
【図１】この発明の制御装置を工作機械用の数値制御装
置に適用した実施例のＣＰＵバスを示すブロック図で、
監視用ＣＰＵが第１モード（監視モード）にある場合を
示す。FIG. 1 is a block diagram showing a CPU bus of an embodiment in which a control device of the present invention is applied to a numerical control device for machine tools,
The case where the monitoring CPU is in the first mode (monitoring mode) is shown.
【図２】この発明の制御装置を工作機械用の数値制御装
置に適用した実施例のＣＰＵバスを示すブロック図で、
監視用ＣＰＵが第２モード（演算補助モード）にある場
合を示す。FIG. 2 is a block diagram showing a CPU bus of an embodiment in which the control device of the present invention is applied to a numerical control device for machine tools,
The case where the monitoring CPU is in the second mode (calculation assistance mode) is shown.
【図３】この発明の制御装置を工作機械用の数値制御装
置に適用した実施例を示すハードウェア構成図である。FIG. 3 is a hardware configuration diagram showing an embodiment in which the control device of the present invention is applied to a numerical control device for machine tools.
【図４】この発明の制御装置を工作機械用の数値制御装
置に適用した実施例の監視用ＣＰＵの動作を示すフロー
チャートである。FIG. 4 is a flowchart showing the operation of a monitoring CPU of an embodiment in which the control device of the present invention is applied to a numerical control device for machine tools.
【図５】この発明の制御装置を工作機械用の数値制御装
置に適用した他の実施例のＣＰＵバスを示すブロック図
である。FIG. 5 is a block diagram showing a CPU bus of another embodiment in which the control device of the present invention is applied to a numerical control device for machine tools.
【図６】この発明の制御装置を工作機械用の数値制御装
置に適用したさらに他の実施例のＣＰＵバスを示すブロ
ック図である。FIG. 6 is a block diagram showing a CPU bus of still another embodiment in which the control device of the present invention is applied to a numerical control device for machine tools.
【図７】従来の数値制御装置の一例のＣＰＵバスを示す
ブロック図である。FIG. 7 is a block diagram showing a CPU bus of an example of a conventional numerical control device.
１０ 数値制御装置 １１Ａ 実行用ＣＰＵ １１Ｂ 監視用ＣＰＵ １２ メモリ １３ Ｉ／Ｏ装置 １４ アドレスデコーダ １５ 制御回路 １８Ａ、１８Ｂ アービタ １９ 共有メモリ ２１ 表示制御回路 ２１Ａ 表示装置 ２２ キーボード ２３ 位置制御回路 ２４ サーボアンプ ２５ サーボモータ ２６ タコジェネレータ ２７ 位置検出器 ２８ 入出力回路 ２９ 手動パルス発生器 ３０ 数値制御装置 ３０ａ 実行用モジュール ３０ｂ 監視用モジュール ３１Ａ 実行用ＣＰＵ ３１Ｂ 監視用ＣＰＵ ３２ メモリ ３３ Ｉ／Ｏ装置 ３４ アドレスデコーダ ３５ 制御回路 ４０ バッファ ４１ 接続部 ５０ 数値制御装置 ５１Ａ 実行用ＣＰＵ ５１Ｂ、５１Ｃ 監視用ＣＰＵ ５２Ａ、５２Ｂ、５２Ｃ 安定化電源 10 Numerical Control Device 11A Execution CPU 11B Monitoring CPU 12 Memory 13 I / O Device 14 Address Decoder 15 Control Circuit 18A, 18B Arbiter 19 Shared Memory 21 Display Control Circuit 21A Display Device 22 Keyboard 23 Position Control Circuit 24 Servo Amplifier 25 Servo Motor 26 Tacho Generator 27 Position Detector 28 Input / Output Circuit 29 Manual Pulse Generator 30 Numerical Control Device 30a Execution Module 30b Monitoring Module 31A Execution CPU 31B Monitoring CPU 32 Memory 33 I / O Device 34 Address Decoder 35 Control Circuit 40 buffer 41 connection part 50 numerical control apparatus 51A execution CPU 51B, 51C monitoring CPU 52A, 52B, 52C stabilized power supply
─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───
【手続補正書】[Procedure amendment]
【提出日】平成３年１１月１９日[Submission date] November 19, 1991
【手続補正１】[Procedure Amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】０００２[Name of item to be corrected] 0002
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【０００２】[0002]
【従来の技術】図７は、従来の制御装置の中の工作機械
用の数値制御装置の一例のＣＰＵバスを示すブロック図
である。従来の数値制御装置（６０）は、プログラムを
実行し数値制御装置（６０）全体を制御する実行用ＣＰ
Ｕ（６１）と、プログラムやデータを記憶するメモリ
（６２）と、実行用ＣＰＵ（６１）により制御されるＩ
／Ｏ装置の一つであるウォッチドッグタイマ（６３）
と、実行用ＣＰＵ（６１）がアドレス線に出力するアド
レス信号に応じてアクセスする対象を振り分けるアドレ
スデコーダ（６４）とを備えている。2. Description of the Related Art FIG. 7 is a block diagram showing a CPU bus as an example of a numerical controller for a machine tool in a conventional controller . The conventional numerical control device (60) is an execution CP that executes a program and controls the entire numerical control device (60).
U (61), memory (62) for storing programs and data, and I controlled by execution CPU (61)
Watchdog timer (63) which is one of the I / O devices
And an address decoder (64) for allocating an access target according to an address signal output from the execution CPU (61) to the address line.
Claims (2)
第１モードおよび第２モードで動作可能な監視用ＣＰＵ
と、その監視用ＣＰＵの動作を第１モードと第２モード
の間で切り換える切換手段とを具備してなり、前記監視
用ＣＰＵは、前記第１モードでは前記実行用ＣＰＵを監
視して誤動作を検出するとその実行用ＣＰＵの動作を停
止させ、前記第２モードでは前記実行用ＣＰＵの演算処
理を補助することを特徴とする制御装置。1. An execution CPU for executing a program,
Monitoring CPU operable in the first mode and the second mode
And a switching means for switching the operation of the monitoring CPU between the first mode and the second mode, and the monitoring CPU monitors the execution CPU in the first mode to detect a malfunction. When detected, the operation of the execution CPU is stopped, and in the second mode, the arithmetic processing of the execution CPU is assisted.
設けてあり、また前記監視用ＣＰＵが監視用モジュール
に設けてあって、その監視用モジュールが前記実行用モ
ジュールに取り外し可能に取り付けてある請求項１に記
載の制御装置。2. The execution CPU is provided in the execution module, the monitoring CPU is provided in the monitoring module, and the monitoring module is detachably attached to the execution module. Item 2. The control device according to Item 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19812091A JPH0540510A (en) | 1991-08-07 | 1991-08-07 | Controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19812091A JPH0540510A (en) | 1991-08-07 | 1991-08-07 | Controller |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0540510A true JPH0540510A (en) | 1993-02-19 |
Family
ID=16385790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19812091A Pending JPH0540510A (en) | 1991-08-07 | 1991-08-07 | Controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0540510A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5311783A (en) * | 1989-08-31 | 1994-05-17 | Nikkiso Company Ltd. | System for automatically shifting a measuring range of surface area measuring device |
| JP2007136617A (en) * | 2005-11-18 | 2007-06-07 | Nachi Fujikoshi Corp | Robot control device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5717019A (en) * | 1980-07-07 | 1982-01-28 | Fanuc Ltd | Numerical controller |
| JPS62243009A (en) * | 1986-04-15 | 1987-10-23 | Fanuc Ltd | Numerical controller having diagnostic cassette |
-
1991
- 1991-08-07 JP JP19812091A patent/JPH0540510A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5717019A (en) * | 1980-07-07 | 1982-01-28 | Fanuc Ltd | Numerical controller |
| JPS62243009A (en) * | 1986-04-15 | 1987-10-23 | Fanuc Ltd | Numerical controller having diagnostic cassette |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5311783A (en) * | 1989-08-31 | 1994-05-17 | Nikkiso Company Ltd. | System for automatically shifting a measuring range of surface area measuring device |
| JP2007136617A (en) * | 2005-11-18 | 2007-06-07 | Nachi Fujikoshi Corp | Robot control device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2009003862A (en) | A plurality of component systems | |
| US6184904B1 (en) | Central processing unit for a process control system | |
| JPH0540510A (en) | Controller | |
| JPH06324721A (en) | Method for detecting falling-off of connection unit | |
| JP2508305B2 (en) | Initial value determination device | |
| JPH08171504A (en) | Emulation device | |
| JP2000148544A (en) | Dump output system | |
| JPH02281343A (en) | Cpu operation monitor system | |
| JP2880658B2 (en) | Runaway detection device for multitask program | |
| JPH06202712A (en) | Simulation device for programmable controller | |
| KR100240963B1 (en) | Plc apparatus and control method | |
| JPH10247185A (en) | Fault diagnostic system for processor | |
| JPH0212531A (en) | Interruption control system for virtual computer | |
| JPH0540666A (en) | Interruption monitoring device for integrated circuit microprocessor | |
| JPH06113369A (en) | Transmission terminal equipment | |
| JP2505044B2 (en) | Interrupt control method | |
| JPH04105151A (en) | Input/output controller | |
| JPH0764822A (en) | Microcomputer | |
| EP0381140A2 (en) | Data processing apparatus | |
| JPS6322339B2 (en) | ||
| JPH0251742A (en) | Preventing system for program runaway | |
| JPS63109545A (en) | Self-diagnostic system for hardware | |
| JP2000227881A (en) | Process controller | |
| JPH06348370A (en) | Computer with system reset function | |
| JPH06223046A (en) | Bus tracing execution method |