JP2508305B2 - Initial value determination device - Google Patents

Initial value determination device

Info

Publication number
JP2508305B2
JP2508305B2 JP1282358A JP28235889A JP2508305B2 JP 2508305 B2 JP2508305 B2 JP 2508305B2 JP 1282358 A JP1282358 A JP 1282358A JP 28235889 A JP28235889 A JP 28235889A JP 2508305 B2 JP2508305 B2 JP 2508305B2
Authority
JP
Japan
Prior art keywords
control signal
circuit
control
plug
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1282358A
Other languages
Japanese (ja)
Other versions
JPH03142632A (en
Inventor
宏 武藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP1282358A priority Critical patent/JP2508305B2/en
Publication of JPH03142632A publication Critical patent/JPH03142632A/en
Application granted granted Critical
Publication of JP2508305B2 publication Critical patent/JP2508305B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、各種制御回路が一度動作を停止した後に再
起動する際の初期値を決定する初期値決定装置に関す
る。
Description: TECHNICAL FIELD The present invention relates to an initial value determination device that determines initial values when various control circuits once stop operating and then restart.

〔従来の技術〕[Conventional technology]

一般に、高度な機能を有する装置では、装置が物理的
に大きくなると共に複雑となり、保守が困難になる傾向
がある。このような装置においては、移動や運搬上の便
宜、更には保守を容易にするために複数の機能単位ごと
に分割するのが一般である。すなわち、所定の機能ごと
に取り外しが可能なように回路を構成したプラグインユ
ニットを複数組み合わせることにより、所望の機能を有
する装置を得ている。
In general, a device having a high function tends to be complicated as the device becomes physically large and difficult to maintain. In such a device, it is general to divide the device into a plurality of functional units for the convenience of transportation and transportation, and for easy maintenance. That is, a device having a desired function is obtained by combining a plurality of plug-in units each having a circuit that can be removed for each predetermined function.

第4図は、所定の機能についてプラグインユニットで
構成した装置について示したものである。
FIG. 4 shows an apparatus configured with a plug-in unit for a predetermined function.

例えば通信を行う場合、高度の信頼性を確保するため
に所定の処理を行うための回路で構成したパッケージを
複数配置し、これらで並行して処理を行う場合がある。
このような場合、通常はいずれか一方のパッケージで処
理された信号を使用し、これに異常が生じた場合には直
ちに他のパッケージの信号に切り換えて通信を維持する
ようにしている。以下、このような場合に使用される従
来のプラグインユニットについて説明する。
For example, in the case of performing communication, there are cases in which a plurality of packages each including a circuit for performing a predetermined process are arranged in order to ensure a high degree of reliability, and these processes are performed in parallel.
In such a case, a signal processed by one of the packages is usually used, and when an abnormality occurs in the package, the signal of another package is immediately switched to maintain communication. The conventional plug-in unit used in such a case will be described below.

第1のパッケージ11と第2のパッケージ12には同一の
信号13、例えば音声信号が供給される。第1、第2のパ
ッケージ11、12からは、信号13に同一の処理をした信号
16、17、例えばPCM(Pulse Code Modulation)信号が出
力される。また、これらパッケージ11、12は信号13の処
理について自己監視を行うようになっており、その監視
結果を示す監視信号18、19も出力する。信号16と信号1
7、および監視信号18と監視信号19はそれぞれ第1、第
2のパッケージ11、12が正常であれば同一である。
The same signal 13, for example an audio signal, is supplied to the first package 11 and the second package 12. From the first and second packages 11 and 12, a signal obtained by performing the same processing on the signal 13.
16, 17, for example, PCM (Pulse Code Modulation) signals are output. Further, these packages 11 and 12 are designed to perform self-monitoring regarding the processing of the signal 13, and also output monitoring signals 18 and 19 indicating the monitoring result. Signal 16 and signal 1
7, and the monitoring signal 18 and the monitoring signal 19 are the same if the first and second packages 11 and 12 are normal.

信号16、17は第2のプラグインユニット21の被制御回
路22に供給される。被制御回路22は図示しないセレクタ
回路を備えており、第1のプラグインユニット23の制御
回路24から供給される制御信号に応じて信号16、17のい
ずれか一方の信号26を一意的に選択し、出力する。第1
のプラグインユニット23の制御回路24は、監視信号18、
19の供給を受けて所定の制御信号を端子27、28から出力
する。
The signals 16 and 17 are supplied to the controlled circuit 22 of the second plug-in unit 21. The controlled circuit 22 includes a selector circuit (not shown), and uniquely selects one of the signals 16 and 17 according to the control signal supplied from the control circuit 24 of the first plug-in unit 23. And output. First
The control circuit 24 of the plug-in unit 23 of the
In response to the supply of 19, the predetermined control signal is output from the terminals 27 and 28.

第5図は、制御回路24が監視信号18、19の供給を受け
て出力する制御信号と、この制御信号に基づいて被制御
回路22が行う動作の対応を示したものである。
FIG. 5 shows the correspondence between the control signal output from the control circuit 24 upon receiving the monitoring signals 18 and 19 and the operation performed by the controlled circuit 22 based on this control signal.

制御回路24は、4つの異なる制御信号“00"、“01"、
“10"、“11"を発生し、出力する。一方、被制御回路22
は、これら制御信号に対応してそれぞれ動作A、動作
B、動作C、動作Dを行う。例えば、監視信号18、19が
共に正常な場合、制御回路23は制御信号“00"を出力す
る。この場合、被制御回路22は信号16、17のいずれかを
選択することは可能であるが、制御回路24の起動時の動
作を一意的に決定するために、動作Aとして第1のパッ
ケージ11から供給される信号16を選択する。また、制御
回路24は制御信号18、19のいずれか一方が異常信号の場
合、制御信号“01"または制御信号“10"を出力し、被制
御回路22は動作B、Cとして信号16、17のうち正常な信
号を出力する。更に制御信号18、19が共に異常信号であ
る場合、制御回路24は制御信号“11"を出力し、被制御
回路22は動作Dとして一意的に信号16を選択する。
The control circuit 24 uses four different control signals “00”, “01”,
Generates and outputs "10" and "11". On the other hand, the controlled circuit 22
Performs operation A, operation B, operation C, and operation D in response to these control signals. For example, when both monitoring signals 18 and 19 are normal, the control circuit 23 outputs the control signal "00". In this case, the controlled circuit 22 can select either of the signals 16 and 17, but in order to uniquely determine the operation of the control circuit 24 at the time of startup, the first package 11 is selected as the operation A. Select the signal 16 provided by. When either one of the control signals 18 and 19 is an abnormal signal, the control circuit 24 outputs the control signal "01" or the control signal "10", and the controlled circuit 22 outputs the signals 16, 17 as the operations B and C. Out of which a normal signal is output. Further, when the control signals 18 and 19 are both abnormal signals, the control circuit 24 outputs the control signal "11", and the controlled circuit 22 uniquely selects the signal 16 as the operation D.

被制御回路22には、その動作を一意的に決定するため
に第1のプラグインユニット23が抜去された状態で制御
信号“11"が供給される。
The controlled circuit 22 is supplied with the control signal "11" with the first plug-in unit 23 removed in order to uniquely determine its operation.

例えば、制御回路24が制御信号“01"を発生し、被制
御回路22が対応する動作Bを実行しているときに第1の
プラグインユニット23を抜去すると、被制御回路22の動
作は動作Dに変化する。更に、第1のプラグインユニッ
ト23を再実装し、制御回路24を再起動すると、制御信号
の初期値は制御信号“00"であるので、被制御回路22は
動作Aを実行する。
For example, when the control circuit 24 generates the control signal “01” and the controlled circuit 22 is executing the corresponding operation B, if the first plug-in unit 23 is removed, the controlled circuit 22 operates Change to D. Further, when the first plug-in unit 23 is re-mounted and the control circuit 24 is restarted, the controlled circuit 22 executes the operation A because the initial value of the control signal is the control signal “00”.

〔発明が解決しようとする課題〕[Problems to be Solved by the Invention]

このような装置において、制御回路24が配置されてい
る第1のプラグインユニット23を抜去すると、被制御回
路22に供給される制御信号は抜去の前後で変化する場合
がある。また、抜去したプラグインユニットが再実装さ
れ、制御回路24の再起動時に供給される制御信号の初期
値も、第1のプラグインユニット23が抜去されている間
被制御回路22に供給されていた制御信号と異なる場合が
ある。
In such a device, when the first plug-in unit 23 in which the control circuit 24 is arranged is removed, the control signal supplied to the controlled circuit 22 may change before and after the removal. In addition, the removed plug-in unit is re-mounted, and the initial value of the control signal supplied when the control circuit 24 is restarted is also supplied to the controlled circuit 22 while the first plug-in unit 23 is removed. It may be different from the control signal.

このように、上記した例では、第1のプラグインユニ
ットの抜去、再実装に伴い、被制御回路22は動作Bから
動作Dに、更に動作Aに変化してしまう。このため、例
えば音声信号の通信を行っている場合、被制御回路22の
動作が変化する度に音声の途切れや雑音が発生する可能
性がある。また、第1のプラグインユニット23の抜去の
前後で動作が異なってしまうので、例えばデータ通信の
ような場合には、制御回路24を搭載した第1のプラグイ
ンユニット23の交換等の保守作業に伴い、装置動作に重
大な影響を与えてしまう場合があった。
As described above, in the above example, the controlled circuit 22 changes from the operation B to the operation D and further to the operation A when the first plug-in unit is removed and re-installed. Therefore, for example, when performing communication of a voice signal, there is a possibility that voice interruption or noise occurs every time the operation of the controlled circuit 22 changes. Also, since the operation differs before and after the removal of the first plug-in unit 23, for example, in the case of data communication, maintenance work such as replacement of the first plug-in unit 23 equipped with the control circuit 24 is performed. As a result, the operation of the device may be seriously affected.

そこで本発明の目的は、被制御回路の動作に影響を与
えずに制御回路の動作停止、再起動をすることができる
初期値決定装置を提供することにある。
Therefore, an object of the present invention is to provide an initial value determination device that can stop and restart the operation of the control circuit without affecting the operation of the controlled circuit.

〔課題を解決するための手段〕[Means for solving the problem]

本発明の初期決定装置は、(i)所定の動作を指示す
る制御信号を出力する制御回路と、(ii)供給される制
御信号に応じて所定の動作を行う被制御回路と、(ii
i)制御回路からの制御信号が停止しているかどうかを
検出する制御信号停止検出手段と、(iv)この制御信号
停止検出手段によって制御回路からの制御信号の停止が
検出される直前の制御信号の値を保持する制御信号保持
手段と、(v)制御信号停止検出手段によって制御信号
の停止が検出されている間制御回路からの制御信号に代
えてこの制御信号保持手段に保持されている値の制御信
号を被制御回路に供給する停止期間柱制御信号供給手段
と、(vi)制御回路が制御信号の供給を再開するときそ
の初期値が制御信号保持手段に保持されている値と等し
くなるように制御回路を初期化する初期化手段とを備え
ている。
The initial determination device of the present invention comprises: (i) a control circuit that outputs a control signal instructing a predetermined operation; and (ii) a controlled circuit that performs a predetermined operation according to the supplied control signal.
i) control signal stop detection means for detecting whether or not the control signal from the control circuit is stopped, and (iv) control signal immediately before the stop of the control signal from the control circuit is detected by this control signal stop detection means. And (v) the value held in the control signal holding means instead of the control signal from the control circuit while the stop of the control signal is detected by the control signal stop detecting means. And (vi) when the control circuit restarts the supply of the control signal, its initial value becomes equal to the value held in the control signal holding means. And an initialization unit for initializing the control circuit.

すなわち本発明の初期値決定装置は、制御回路の動作
を停止する直前の制御信号の値を保持し、この値によっ
て制御回路の動作が停止している間も被制御回路を動作
させる。また、保持した値と同一の値の制御信号が出力
されるように制御回路をその再起動時に初期化するよう
にしたものである。
That is, the initial value determination device of the present invention holds the value of the control signal immediately before stopping the operation of the control circuit, and operates the controlled circuit even while the operation of the control circuit is stopped by this value. Further, the control circuit is initialized when the control circuit is restarted so that the control signal having the same value as the held value is output.

〔実施例〕〔Example〕

以下、実施例につき本発明を詳細に説明する。 Hereinafter, the present invention will be described in detail with reference to Examples.

第1図は、本発明の一実施例における初期値決定装置
の構成をブロックで示したものである。
FIG. 1 is a block diagram showing the configuration of an initial value determination device according to an embodiment of the present invention.

初期値決定装置は第1のプラグインユニット31と第2
のプラグインユニット32を備えている。第1のプラグイ
ンユニット31は、制御回路33と初期化回路34を有してい
る。制御回路33は、第2のプラグインユニット32に対し
て所定の動作を指示する制御信号を制御端子36、37から
供給する。制御回路33は、例えば第4図に示したような
同一の処理を行う2つのパッケージからその監視信号を
受けて、所定の制御信号を出力する。初期化回路34は、
第1のプラグインユニット31を抜去し再実装する場合の
制御回路33の初期値を決定するための回路である。初期
化回路34は、第1のプラグインユニット31の抜去直前に
制御端子36、37に出力していた制御信号を初期値端子3
8、39から入力し、再実装後もこれと等しい制御信号を
出力するように制御回路33を初期化する。
The initial value determination device includes a first plug-in unit 31 and a second plug-in unit 31.
It has a plug-in unit 32. The first plug-in unit 31 has a control circuit 33 and an initialization circuit 34. The control circuit 33 supplies a control signal for instructing the second plug-in unit 32 to perform a predetermined operation from the control terminals 36 and 37. The control circuit 33 receives the monitor signal from two packages that perform the same processing as shown in FIG. 4, for example, and outputs a predetermined control signal. The initialization circuit 34 is
This is a circuit for determining the initial value of the control circuit 33 when the first plug-in unit 31 is removed and re-mounted. The initialization circuit 34 outputs the control signal output to the control terminals 36 and 37 immediately before the removal of the first plug-in unit 31 to the initial value terminal 3
The control circuit 33 is initialized so that a control signal equal to this is output even after re-mounting.

第2のプラグインユニット32は記憶回路41と被制御回
路42を備えている。記憶回路41は、第1のプラグインユ
ニット31が実装され、制御回路33の動作中は制御端子3
6、37を介して供給される制御信号をそのまま被制御回
路42と第1のプラグインユニット31に供給する。一方、
記憶回路41は、制御回路33の動作が停止し、または第1
のプラグインユニット31が抜去された場合、これを検知
する図示しない検知部を備えている。第1のプラグイン
ユニットは、例えば何らかの原因により制御回路33が故
障した場合や、故障前に所定使用期間が経過したため交
換するような場合に抜去される。更に、制御回路33の動
作停止は、例えば制御回路33と被制御回路42が異なる電
源を有しており、異なる時刻に起動、停止されるような
場合に生じる。記憶回路41は、図示しない検知部で第1
のプラグインユニット31の抜去や制御回路33の動作停止
を検出すると、その直前の制御信号を例えば図示しない
ラッチ回路で記憶する。記憶回路41は記憶した制御信号
を被制御回路に継続して供給するようになっている。
The second plug-in unit 32 includes a memory circuit 41 and a controlled circuit 42. The memory circuit 41 is mounted with the first plug-in unit 31, and the control terminal 3 is operated while the control circuit 33 is operating.
The control signal supplied via 6 and 37 is directly supplied to the controlled circuit 42 and the first plug-in unit 31. on the other hand,
In the memory circuit 41, the operation of the control circuit 33 is stopped or the first
When the plug-in unit 31 is removed, a detection unit (not shown) for detecting this is provided. The first plug-in unit is removed, for example, when the control circuit 33 fails due to some cause or when the control circuit 33 is replaced because a predetermined usage period has passed before the failure. Further, the operation stop of the control circuit 33 occurs, for example, when the control circuit 33 and the controlled circuit 42 have different power supplies and are started and stopped at different times. The storage circuit 41 is a first detection unit (not shown).
When the removal of the plug-in unit 31 or the stop of the operation of the control circuit 33 is detected, the control signal immediately before that is stored in, for example, a latch circuit (not shown). The memory circuit 41 is adapted to continuously supply the stored control signal to the controlled circuit.

被制御回路42は、記憶回路41から供給される制御信号
に応じて所定の動作を行う。例えば、第4図に示したよ
うな同一の処理を行う2つのパッケージから供給される
場合、被制御部42は、制御信号に応じて第5図に示した
動作を行う。
The controlled circuit 42 performs a predetermined operation according to the control signal supplied from the storage circuit 41. For example, when supplied from two packages performing the same processing as shown in FIG. 4, the controlled unit 42 performs the operation shown in FIG. 5 according to the control signal.

第2図は、制御回路33の回路構成を示したものであ
る。
FIG. 2 shows the circuit configuration of the control circuit 33.

制御回路33は、第1のRS(リセット・セット)フリッ
プフロップ43と第2のRSフリップフロップ44を備えてい
る。第1のRSフリップフロップ43のセット出力は第1の
プラグインユニット31の制御端子36に接続され、第2の
RSフリップフロップ44のセット出力は制御端子37に接続
されている。
The control circuit 33 includes a first RS (reset set) flip-flop 43 and a second RS flip-flop 44. The set output of the first RS flip-flop 43 is connected to the control terminal 36 of the first plug-in unit 31,
The set output of the RS flip-flop 44 is connected to the control terminal 37.

第3図は、このような制御回路33が接続された初期化
回路34の回路構成を示したものである。
FIG. 3 shows a circuit configuration of an initialization circuit 34 to which such a control circuit 33 is connected.

制御回路33は、時限回路44を備えている。時限回路44
は、第1のプラグインユニット31が実装され、制御回路
33の起動時に一定時間“1"を出力し、それ以後は“0"を
出力する。時限回路44は、それぞれ2入力端子を有する
第1から第4までのナンドゲート46、47、48、49の一方
の入力端子と接続されている。第1のナンドゲート46の
他方の入力端子は、第1のプラグインユニット31の初期
値端子38と接続されている。第2のナンドゲート47の他
方の入力端子は、第1の反転ゲート51の出力端子に接続
され、第1の反転ゲート51の入力端子は初期値端子38に
接続されている。第3のナンドゲート86の他方の入力端
子は、初期値端子39と接続されている。第4のナンドゲ
ート49の他方の入力端子は、第2の反転ゲート52の出力
端子に接続され、第2の反転ゲート52の入力端子は初期
値端子39に接続されている。
The control circuit 33 includes a time limit circuit 44. Time circuit 44
Is a control circuit in which the first plug-in unit 31 is mounted.
It outputs "1" for a fixed time when 33 starts up, and outputs "0" thereafter. The time circuit 44 is connected to one of the input terminals of the first to fourth NAND gates 46, 47, 48 and 49 each having two input terminals. The other input terminal of the first NAND gate 46 is connected to the initial value terminal 38 of the first plug-in unit 31. The other input terminal of the second NAND gate 47 is connected to the output terminal of the first inverting gate 51, and the input terminal of the first inverting gate 51 is connected to the initial value terminal 38. The other input terminal of the third NAND gate 86 is connected to the initial value terminal 39. The other input terminal of the fourth NAND gate 49 is connected to the output terminal of the second inverting gate 52, and the input terminal of the second inverting gate 52 is connected to the initial value terminal 39.

初期化回路34は、それぞれ2入力端子を有する第1か
ら第4までのアンドゲート53、54、55、56を備えてい
る。これら第1から第4までのアンドゲート53〜56の一
方の入力端子は、それぞれ第1から第4までのナンドゲ
ート46〜49の出力端子が接続され、他方の入力端子はそ
れぞれ第1のプラグインユニット31の入力端子57〜60が
接続されている。これら入力端子57〜60には、例えば第
4図に示した複数のパッケージから監視信号が供給され
るようになっている。
The initialization circuit 34 includes first to fourth AND gates 53, 54, 55 and 56 each having two input terminals. One of the input terminals of the first to fourth AND gates 53 to 56 is connected to the output terminals of the first to fourth NAND gates 46 to 49, and the other input terminal is connected to the first plug-in. The input terminals 57 to 60 of the unit 31 are connected. Monitoring signals are supplied to these input terminals 57 to 60 from a plurality of packages shown in FIG. 4, for example.

第1のアンドゲート53と第2のアンドゲート54の出力
端子は、それぞれ端子66、67を介して第1のRSフリップ
フロップ43の入力端子に接続されている。また第3のア
ンドゲート55と第4のアンドゲート56の出力端子は、そ
れぞれ端子68、69を介して第2のRSフリップフロップ44
の入力端子に接続されている。
The output terminals of the first AND gate 53 and the second AND gate 54 are connected to the input terminals of the first RS flip-flop 43 via terminals 66 and 67, respectively. The output terminals of the third AND gate 55 and the fourth AND gate 56 are connected to the second RS flip-flop 44 via terminals 68 and 69, respectively.
Is connected to the input terminal of

次に、このように構成された初期値決定装置の動作に
ついて説明する。
Next, the operation of the initial value determination device configured as described above will be described.

この初期値決定装置の制御回路33からは制御信号“0
0"、“01"、“10"、“11"が出力されるものとし、被制
御回路42は、これらの各制御信号に対応して第5図に示
す各動作を行うものとする。
From the control circuit 33 of this initial value determination device, the control signal "0
It is assumed that 0 "," 01 "," 10 ", and" 11 "are output, and the controlled circuit 42 performs each operation shown in FIG. 5 in response to each of these control signals.

いま、既に実装されている第1のプラグインユニット
31の各入力端子57〜60に、例えば信号“1"、“0"、
“0"、“1"がそれぞれ入力され、これにより制御回路33
から制御信号“01"が出力されているものとする。この
場合、制御信号“01"は制御端子36、37を介して第2の
プラグインユニット32の記憶回路41に供給され、記憶回
路41は供給される制御信号をそのまま被制御回路42に供
給する。被制御回路42は、供給された制御信号“01"に
対応する動作Bを行う。
The first plug-in unit already implemented
For example, the signals “1”, “0”,
“0” and “1” are input respectively, and as a result, the control circuit 33
It is assumed that the control signal "01" is output from the. In this case, the control signal “01” is supplied to the memory circuit 41 of the second plug-in unit 32 via the control terminals 36 and 37, and the memory circuit 41 supplies the supplied control signal as it is to the controlled circuit 42. . The controlled circuit 42 performs the operation B corresponding to the supplied control signal “01”.

一方、記憶回路41からそのまま出力された制御信号
“01"は第1のプラグインユニット31にも供給される。
初期化回路34の各ナンドゲート46〜49は、制御信号に応
じて信号“1"または“0"の供給を受けるが、時限回路44
からは信号“0"が供給されているので、制御信号にかか
わらず常に信号“1"を出力する。従って、第1のプラグ
インユニット31が実装され、制御回路33が動作している
場合、記憶回路41から供給される制御信号は制御回路33
の動作に影響を与えない。すなわち、各アンドゲート53
〜56の一方の入力端子には常に信号“1"が供給されるの
で、入力端子57〜60から入力される信号がそのまま制御
回路33に供給される信号となる。
On the other hand, the control signal “01” directly output from the memory circuit 41 is also supplied to the first plug-in unit 31.
Each of the NAND gates 46 to 49 of the initialization circuit 34 is supplied with the signal "1" or "0" according to the control signal, but the time circuit 44
Since the signal "0" is supplied from, the signal "1" is always output regardless of the control signal. Therefore, when the first plug-in unit 31 is mounted and the control circuit 33 is operating, the control signal supplied from the memory circuit 41 is the control circuit 33.
Does not affect the operation of. That is, each AND gate 53
Since the signal "1" is always supplied to one of the input terminals of ~ 56, the signals input from the input terminals 57-60 are directly supplied to the control circuit 33.

第1のプラグインユニット31が抜去されると、第2の
プラグインユニット32の制御信号入力点では見掛け上は
制御信号“11"が供給されている状態となる。しかし、
第2のプラグインユニット32では、記憶回路41が第1の
プラグインユニット31の抜去を検出し、その直前の制御
信号“01"を記憶する。記憶回路41は、抜去後も抜去前
と同様に制御信号“01"を出力するので、制御回路42は
引き続き動作Bを継続する。
When the first plug-in unit 31 is removed, the control signal “11” is apparently supplied at the control signal input point of the second plug-in unit 32. But,
In the second plug-in unit 32, the memory circuit 41 detects the removal of the first plug-in unit 31, and stores the control signal “01” immediately before that. Since the storage circuit 41 outputs the control signal "01" after the removal as in the case before the removal, the control circuit 42 continues the operation B.

次に、第1のプラグインユニット31が再実装された場
合について説明する。
Next, a case where the first plug-in unit 31 is re-mounted will be described.

第1のプラグインユニット31の再実装により時限回路
44から一定時間信号“1"が供給されるので、この間各ナ
ンドゲート46〜49は反転ゲートと同様に作用する。従っ
て、記憶回路41から出力される抜去前と等しい制御信号
“01"のうち初期値端子38を通じて供給される制御信号
“0"は、第1のナンドゲート46で信号“1"に反転されて
第1のアンドゲート53に供給される。また、第1の反転
ゲート51で反転された信号“1"は第2のナンドゲート47
で再び信号“0"に反転されて、第2のアンドゲート54に
供給される。同様にして初期値端子39を通じて供給され
る制御信号“1"に従って、第3のアンドゲート55には信
号“0"が、第4のアンドゲート56には信号“1"がそれぞ
れ供給される。これら第1から第4のアンドゲート53〜
56からは第1のプラグインユニット31が抜去される前と
同じ信号が供給されるので、制御回路33の初期値は抜去
前と同じ制御信号“01"となる。従って、被制御回路42
は、第1のプラグインユニット31が抜去される前と同じ
動作Bを継続する。
Time circuit by re-mounting the first plug-in unit 31
Since the signal "1" is supplied from 44 for a certain period of time, each NAND gate 46 to 49 operates like an inverting gate during this period. Therefore, the control signal “0” supplied through the initial value terminal 38 among the control signals “01” output from the storage circuit 41 which is the same as that before the extraction is inverted to the signal “1” by the first NAND gate 46, and then the 1 is supplied to the AND gate 53. The signal “1” inverted by the first inversion gate 51 is applied to the second NAND gate 47.
Then, it is inverted again to the signal "0" and is supplied to the second AND gate 54. Similarly, according to the control signal “1” supplied through the initial value terminal 39, the signal “0” is supplied to the third AND gate 55 and the signal “1” is supplied to the fourth AND gate 56. These first to fourth AND gates 53 to
Since the same signal as that before the first plug-in unit 31 is removed is supplied from 56, the initial value of the control circuit 33 is the same control signal "01" as before the removal. Therefore, the controlled circuit 42
Continues the same operation B as before the removal of the first plug-in unit 31.

以上説明した実施例では、初期化回路と記憶回路をそ
れぞれ第1のプラグインユニットと第2のプラグインユ
ニットに配置したが、本発明ではこれに限られるもので
はなく、例えばそれぞれを独立したプラグインユニット
に配置してもよい。
In the embodiment described above, the initialization circuit and the memory circuit are arranged in the first plug-in unit and the second plug-in unit, respectively, but the present invention is not limited to this, and, for example, they are independent plugs. You may arrange in an in-unit.

〔発明の効果〕〔The invention's effect〕

このように請求項1記載の初期値決定装置によれば、
制御回路からの供給の停止される直前の制御信号の値を
保持し、制御回路から制御信号の供給が停止している間
この値の制御信号を被制御回路に共有している。これに
より、制御回路からの制御信号の供給が停止している間
も被制御回路を動作させることができる。また、制御回
路が再起動する際の制御信号の初期値が、保持している
停止直前の値となるように制御回路を初期化したので、
制御回路からの制御信号の供給が再開される前後での被
制御回路の動作が急変せず、被制御回路の動作に影響を
与えずに制御回路の動作停止および再起動を行うことが
できる。
Thus, according to the initial value determination device of claim 1,
The value of the control signal immediately before the supply of the control circuit is stopped is held, and the control signal of this value is shared with the controlled circuit while the supply of the control signal from the control circuit is stopped. As a result, the controlled circuit can be operated even while the supply of the control signal from the control circuit is stopped. Further, since the control circuit is initialized so that the initial value of the control signal when the control circuit is restarted is the value immediately before the stop held,
The operation of the controlled circuit does not suddenly change before and after the supply of the control signal from the control circuit is resumed, and the operation of the control circuit can be stopped and restarted without affecting the operation of the controlled circuit.

また請求項2記載の初期値決定装置によれば、初期化
手段をゲート回路と時限回路で構成しているので簡単な
論理素子で構成することが可能となる。
Further, according to the initial value determination device of the second aspect, since the initialization means is composed of the gate circuit and the time circuit, it can be composed of a simple logic element.

【図面の簡単な説明】[Brief description of drawings]

第1図〜第3図は本発明の一実施例を説明するためのも
のであり、このうち第1図は初期値決定装置の構成を示
したブロック図、第2図は制御回路の回路構成を示した
回路図、第3図は第1のプラグインユニットの回路図、
第4図はプラグインユニットで構成した従来の装置の構
成図、第5図は制御信号に対応する被制御回路の動作に
ついての説明するための説明図である。 31……第1のプラグインユニット、 32……第2のプラグインユニット、 33……制御回路、34……初期化回路、 41……記憶回路、42……被制御回路。
1 to 3 are for explaining one embodiment of the present invention, in which FIG. 1 is a block diagram showing a configuration of an initial value determination device, and FIG. 2 is a circuit configuration of a control circuit. Fig. 3 shows the circuit diagram of the first plug-in unit,
FIG. 4 is a block diagram of a conventional device composed of a plug-in unit, and FIG. 5 is an explanatory diagram for explaining the operation of a controlled circuit corresponding to a control signal. 31 ... First plug-in unit, 32 ... Second plug-in unit, 33 ... Control circuit, 34 ... Initialization circuit, 41 ... Memory circuit, 42 ... Controlled circuit.

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】所定の動作を指示する制御信号を出力する
制御回路と、 供給される制御信号に応じて所定の動作を行う被制御回
路と、 前記制御回路からの制御信号が停止しているかどうかを
検出する制御信号停止検出手段と、 この制御信号停止検出手段によって前記制御回路からの
制御信号の停止が検出される直前の制御信号の値を保持
する制御信号保持手段と、 前記制御信号停止検出手段によって制御信号の停止が検
出されている間前記制御回路からの制御信号に代えてこ
の制御信号保持手段に保持されている値の制御信号を前
記被制御回路に供給する停止期間中制御信号供給手段
と、 前記制御回路が制御信号の供給を再開するときその初期
値が前記制御信号保持手段に保持されている値と等しく
なるように制御回路を初期化する初期化手段とを具備す
ることを特徴とする初期値決定装置。
1. A control circuit for outputting a control signal for instructing a predetermined operation, a controlled circuit for performing a predetermined operation according to the supplied control signal, and whether the control signal from the control circuit is stopped. Control signal stop detecting means for detecting whether the control signal stop detecting means holds the value of the control signal immediately before the stop of the control signal from the control circuit is detected by the control signal stop detecting means, and the control signal stop During the stop period, the control signal of the value held in the control signal holding means is supplied to the controlled circuit instead of the control signal from the control circuit while the stop of the control signal is detected by the detecting means. Supply means and initialization for initializing the control circuit so that its initial value becomes equal to the value held in the control signal holding means when the control circuit restarts supplying the control signal The initial value determination apparatus characterized by comprising a stage.
【請求項2】前記初期化手段は、ゲート回路と、制御回
路の再起動時に所定時間だけ常時と反転した論理信号を
前記ゲート回路に供給する時限回路とを備え、前記制御
信号保持手段から出力される制御信号を制御回路の再起
動時のみ前記ゲート回路から取り込み、これにより初期
値を決定することを特徴とする請求項1記載の初期値決
定装置。
2. The initialization means comprises a gate circuit and a time limit circuit for supplying to the gate circuit a logic signal which is always inverted for a predetermined time when the control circuit is restarted, and output from the control signal holding means. The initial value determination device according to claim 1, wherein the control signal to be fetched is fetched from the gate circuit only when the control circuit is restarted, and the initial value is determined by the fetched control signal.
JP1282358A 1989-10-30 1989-10-30 Initial value determination device Expired - Lifetime JP2508305B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1282358A JP2508305B2 (en) 1989-10-30 1989-10-30 Initial value determination device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1282358A JP2508305B2 (en) 1989-10-30 1989-10-30 Initial value determination device

Publications (2)

Publication Number Publication Date
JPH03142632A JPH03142632A (en) 1991-06-18
JP2508305B2 true JP2508305B2 (en) 1996-06-19

Family

ID=17651370

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1282358A Expired - Lifetime JP2508305B2 (en) 1989-10-30 1989-10-30 Initial value determination device

Country Status (1)

Country Link
JP (1) JP2508305B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2575262B2 (en) * 1991-04-19 1997-01-22 キヤノン株式会社 Electrophotographic photoreceptor and method of manufacturing the electrophotographic photoreceptor
JPH05152994A (en) * 1991-11-29 1993-06-18 Oki Electric Ind Co Ltd Initializing method in live wire inserting/drawing-out time of redundant system structure
JP2778444B2 (en) * 1993-12-29 1998-07-23 日本電気株式会社 Initial value setting device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57103556A (en) * 1980-12-19 1982-06-28 Fujitsu Ltd Input data processor

Also Published As

Publication number Publication date
JPH03142632A (en) 1991-06-18

Similar Documents

Publication Publication Date Title
US4945540A (en) Gate circuit for bus signal lines
JP2000194455A (en) Data processor and its data processing method
JP2508305B2 (en) Initial value determination device
US20050223301A1 (en) Circuit for detection of internal microprocessor watchdog device execution and method for resetting microprocessor system
JPH02281343A (en) Cpu operation monitor system
JP2504502B2 (en) Integrated circuit card
KR20020049096A (en) data restoring control device of the flash ROM in the information processing system
JP3757407B2 (en) Control device
JPH0612292A (en) Microcomputer
JP2591002B2 (en) Information processing device
JPH10133958A (en) Communication device control circuit
JP2954040B2 (en) Interrupt monitoring device
KR0125945B1 (en) Method of operating monitoring for processor
JPS629442A (en) Error detecting circuit
JPH0887431A (en) Abnormality detecting device for central processing unit
JPH0644096A (en) In-circuit emulator
JPS635781B2 (en)
JPH0540510A (en) Controller
JPH1040136A (en) Controller
JP2000020498A (en) Microcomputer and its restoring method
JP2001331325A (en) Initial startup device, its method and recording medium
JPH09274611A (en) Microcomputer
JPH02291031A (en) Microcomputer development supporting device
JPS63282535A (en) Signal processor
JPH05324407A (en) Cpu monitor system