JPH05343579A - Semiconductor mounting board - Google Patents

Semiconductor mounting board

Info

Publication number
JPH05343579A
JPH05343579A JP4145970A JP14597092A JPH05343579A JP H05343579 A JPH05343579 A JP H05343579A JP 4145970 A JP4145970 A JP 4145970A JP 14597092 A JP14597092 A JP 14597092A JP H05343579 A JPH05343579 A JP H05343579A
Authority
JP
Japan
Prior art keywords
groove
wiring
board
memory
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4145970A
Other languages
Japanese (ja)
Inventor
Hideji Tanimoto
本 秀 司 谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP4145970A priority Critical patent/JPH05343579A/en
Publication of JPH05343579A publication Critical patent/JPH05343579A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PURPOSE:To obtain a semiconductor mounting board which can be commonly used for a circuit having partly different function by providing grooves for passing a wiring pattern on a printed circuit board or grooves for interrupting the pattern, mounting a semiconductor device, and forming a structure in which the wiring passing in the groove are solder-connected in the groove. CONSTITUTION:In the case of applying to a memory module, grooves 3 (31-35) are provided on a surface of a board 1 in which an IC memory 2 is mounted and printed wirings are provided, and groove conductors 8 (81-85) of printed wirings or equivalent wiring materials are formed on walls and bottoms of the grooves 3. Wirings 4 (41-45) are connected to the conductors 8, and connected at one end to a board terminal, and at the other to the printed wirings. The conductors 8 are cut substantially at the center of the groove 3, the cut conductor 81 of the groove 31 is connected to operate the memory 2 in a specific operation mode, or to prevent the specific operation, thereby obtaining a memory product having different functions.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置等を装着す
る回路基板に関し、特に、同一基板を用いて異なる回路
機能を実現することを可能とする回路基板に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit board on which a semiconductor device or the like is mounted, and more particularly to a circuit board which can realize different circuit functions using the same board.

【0002】[0002]

【従来の技術】従来の半導体実装基板の例について図7
を参照して説明する。同図に示された半導体実装基板
は、プリント配線された基板1に複数のICメモリ2を
装着したメモリモジュールの例を示している。このメモ
リモジュールは、例えば、図示しないCPUボードのボ
ードコネクタに挿入されて、CPUのメインメモリとし
て使用される。ICメモリ2は、ニブルモード、ページ
モードあるいはスタティックカラムモード等の種々の動
作モードを有し、いずれかの動作モードが選択されて使
用される。また、ICメモリ2には、メモリのアクセス
時間、メモリ容量等に種々の仕様がある。ICメモリは
CPUの動作速度に応じたものが使用されなければなら
ず、オペレーティングシステムがメモリ容量に応じた記
憶領域の配分を行うため、CPUがメモリモジュールの
パラメータのチェックをすることが出来るような工夫が
なされる。このようなチェック機能はプレゼンスディテ
クトと呼ばれる。
2. Description of the Related Art An example of a conventional semiconductor mounting substrate is shown in FIG.
Will be described. The semiconductor mounting board shown in the figure shows an example of a memory module in which a plurality of IC memories 2 are mounted on a printed wiring board 1. This memory module is inserted into a board connector of a CPU board (not shown) and used as a main memory of the CPU. The IC memory 2 has various operation modes such as a nibble mode, a page mode and a static column mode, and any one of the operation modes is selected and used. Further, the IC memory 2 has various specifications such as memory access time and memory capacity. The IC memory must be used according to the operating speed of the CPU, and the operating system allocates the storage area according to the memory capacity, so that the CPU can check the parameters of the memory module. A device is made. Such a check function is called presence detect.

【0003】プレゼンスディテクト機能は、例えば、I
Cメモリを基板に実装する際に、チップジャンパという
ショート用チップをハンダペーストを用いて基板の回路
に実装することにより、基板端子から一定の情報が得ら
れるようにして実現される。
The presence detect function is, for example, I
When the C memory is mounted on the board, a shorting chip called a chip jumper is mounted on the circuit of the board by using a solder paste so that certain information can be obtained from the board terminals.

【0004】また、メモリモジュールについてJEDE
C(Joint Electron Dvice Engneering Council) は、3
0ピン、72ピンのメモリモジュールの基板接続コネク
タのピン指定を定めている。特別仕様のメモリモジュー
ルにおいては、メモリモジュールが使用していないピン
を用いて独自のコントールピンを追加し、あるいは削除
する。このため、特別仕様のメモリモジュールが発注さ
れる度に専用の基板を開発している。
Regarding the memory module, JEDE
C (Joint Electron Dvice Engneering Council)
The pin designation of the board connection connector of the 0-pin and 72-pin memory modules is defined. For custom memory modules, add or remove your own control pins using pins not used by the memory module. For this reason, a special board is being developed each time a special memory module is ordered.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上記チ
ップジャンパの実装に際しては、チップジャンパを基板
の所定位置に載置するサーフェス・マウンタ(Surface M
ounter) による位置出しの手間がかかる。チップジャン
パを取付けるハンダペーストの量のばらつきによってリ
フローハンダ付け後に、チップジャンパの位置ずれ、ハ
ンダ流れという不具合が生じ得る。また、基板の端子配
列が規格化されたメモリモジュールにおいては、特別仕
様に応じて、その度に専用基板を開発することは、開発
に期間を要して、コストが増大する。また、基板上にデ
バイスを実装する場合、配線パターンのフットプリント
部にハンダペーストを塗布し、デバイスをサーフェス・
マウンタにより配置し、リフローハンダ付する。しか
し、メタルマスクの厚さの不適切、メタルマスクに付着
したゴミ等によって、ハンダ量を一定にコントールする
ことが難しく、ハンダ量が多い場合にはハンダ流れやピ
ン間ショート、ハンダ量が少ない場合にはハンダ剥がれ
等の問題が生ずる。ハンダ量の不均一により、実装後の
製品で厚さ方向にバラツキも生じ得る。
However, when mounting the above chip jumper, a surface mounter (Surface M) that mounts the chip jumper at a predetermined position on the substrate is used.
ounter) takes time to position. Due to variations in the amount of solder paste used to attach the chip jumper, problems such as misalignment of the chip jumper and solder flow may occur after reflow soldering. Further, in a memory module in which the terminal arrangement of the board is standardized, developing a dedicated board each time according to special specifications requires a period of time for development and increases costs. When mounting a device on a board, apply solder paste to the footprint of the wiring pattern to
Placed by mounter and attached with reflow solder. However, it is difficult to control the amount of solder constantly due to improper thickness of the metal mask or dust adhering to the metal mask. There is a problem such as peeling of solder. Due to the non-uniformity of the amount of solder, variations may occur in the thickness direction of the product after mounting.

【0006】よって、本発明の第1の目的は、一部機能
を異にする回路に共用することの出来る半導体実装基板
を提供することである。本発明の第2の目的は、プリン
ト配線基板に搭載するデバイスのハンダ付けにおける位
置ずれ及びハンダ流れ等を防止することを可能にするプ
リント配線基板を提供することである。
Therefore, a first object of the present invention is to provide a semiconductor mounting board which can be shared by circuits having partially different functions. It is a second object of the present invention to provide a printed wiring board that can prevent misalignment and solder flow when soldering a device mounted on the printed wiring board.

【0007】[0007]

【課題を解決するための手段】上記目的を達成するため
本発明の半導体実装基板は、絶縁層の表面に配線パター
ンが形成されるプリント配線基板と、上記配線パターン
に接続されかつ複数の動作モードを有する半導体装置
と、上記配線パターンのうち上記半導体装置の少なくと
もいずれかの動作モードを指定する指令を受令する端子
に繋がる配線パターンの一部を横切って上記絶縁層の表
面に形成される溝と、上記溝によって遮断された前記配
線パターンを上記溝内に形成される導体ギャップを介し
て接続する溝部導体と、上記半導体装置の上記少なくと
もいずれかの動作モードを活性化させるために、上記溝
内に上記導体ギャップを接続するように形成されるハン
ダ接続層と、を備えることを特徴とする。
To achieve the above object, a semiconductor mounting board of the present invention comprises a printed wiring board having a wiring pattern formed on the surface of an insulating layer, and a plurality of operation modes connected to the wiring pattern. And a groove formed on the surface of the insulating layer across a part of a wiring pattern connected to a terminal that receives a command designating at least one operation mode of the semiconductor device among the wiring patterns. A groove conductor for connecting the wiring pattern interrupted by the groove through a conductor gap formed in the groove, and the groove for activating at least one operation mode of the semiconductor device. A solder connection layer formed so as to connect the conductor gap therein.

【0008】また、本発明のプリント配線基板は、表面
に配線幅に対応した幅の溝が形成される絶縁層と、上記
絶縁層上に形成されかつ一部の配線が前記溝内を通る配
線パターンと、を備えることを特徴とする。
In the printed wiring board of the present invention, an insulating layer having a groove having a width corresponding to the wiring width is formed on the surface, and a part of the wiring formed on the insulating layer passes through the groove. And a pattern.

【0009】[0009]

【作用】プリント配線基板に、配線パターンが通る溝、
あるいは配線パターンが遮断される溝を設け、半導体装
置を実装する。この溝内を通る配線を溝内でハンダ接続
することにより、この配線を選択的に活性化する。ま
た、この溝内で、半導体装置の端子をプリント配線にハ
ンダ接続する。この結果、基板のプリント配線において
接続する信号線の選択が可能になり、例えば、基板に装
着される半導体装置の動作モードを選定することが可能
となる。また、溝内においてハンダ付けすることによ
り、搭載デバイスの位置ずれ、ハンダ流れ、ハンダ不足
等の不具合を回避すると共に実装された基板の厚さを減
少することも可能になる。
[Function] A groove through which a wiring pattern passes, on a printed wiring board,
Alternatively, a groove for blocking the wiring pattern is provided, and the semiconductor device is mounted. The wiring which passes through the groove is soldered in the groove to selectively activate the wiring. Further, the terminals of the semiconductor device are soldered to the printed wiring in the groove. As a result, it is possible to select the signal line to be connected in the printed wiring of the board, and for example, it is possible to select the operation mode of the semiconductor device mounted on the board. In addition, by soldering in the groove, it is possible to avoid problems such as displacement of the mounted device, solder flow, insufficient solder, and reduce the thickness of the mounted board.

【0010】[0010]

【実施例】以下、本発明の実施例について図面を参照し
て説明する。図1は、メモリモジュールに本発明を適用
した実施例を示しており、基板1にICメモリ2が実装
されている。基板1には、図示しないが、プリント配線
が設けられている。基板1の表面には、溝(あるいはざ
ぐり)31 〜35 が設けられる。溝31 〜35 各々の壁
面及び底面にはプリント配線あるいは同等の配線材料に
よる溝部導体81 〜85 が夫々形成される。この溝部導
体81 〜85 には配線41 〜45 が接続される。溝部導
体81 〜85 及び配線41 〜45 は一体にプリントパタ
ーンとして形成することが可能である。図1の例では、
溝部の配線の一端は基板端子に至り、他端は基板のプリ
ント配線に接続される。なお、溝部導体の両端を基板端
子に接続し、あるいは両端をプリント配線に接続するこ
とができる。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows an embodiment in which the present invention is applied to a memory module, and an IC memory 2 is mounted on a substrate 1. Although not shown, printed wiring is provided on the substrate 1. On the surface of the substrate 1, groove (or counterbore) 3 1 to 3 5 are provided. Groove 3 1 to 3 5 each wall and the groove conductor 8 1-8 5 by printed wiring or equivalent wiring material on the bottom surface are respectively formed. The wiring 41 to 5 is connected to the groove conductor 8 1-8 5. Groove conductor 8 1-8 5 and the wiring 41 to 5 can be formed as a printed pattern integrally. In the example of FIG.
One end of the wiring of the groove portion reaches the board terminal, and the other end is connected to the printed wiring of the board. Both ends of the groove conductor can be connected to the board terminals, or both ends can be connected to the printed wiring.

【0011】この実施例の場合には、溝内の略中央にお
いて、溝部導体8がカットされている。例えば溝31
カットされた溝部導体81 を接続すると、特定の動作モ
ードでメモリ2が動作し、あるいは特定の動作が阻止さ
れる。例えば、DRAMのリード・モデファイ機能の使
用、不使用や、コントールピンのアウトプット・イネー
ブルの使用、不使用の設定に応用することで同一基板で
機能が異なるメモリ製品を構成出来る。メモリモジュー
ルの場合は、多くがI/O共通であるが、上記配線のカ
ットによりI/Oの分離化をも任意に行える。
In the case of this embodiment, the groove conductor 8 is cut at approximately the center of the groove. For example, when the cut groove conductor 8 1 of the groove 3 1 is connected, the memory 2 operates in a specific operation mode or a specific operation is blocked. For example, a memory product having different functions can be configured on the same substrate by applying the read / modify function of the DRAM to the non-use, the use of the output enable of the control pin, and the setting of the non-use. In the case of a memory module, most of them are common to I / O, but I / O can be separated as desired by cutting the wiring.

【0012】また、複数の溝、例えば、溝32 〜35
の溝部導体のギャップのオープン、ショートの態様によ
りメモリモジュールに搭載されたメモリのアクセス時
間、メモリ容量等を表示することができる。この表示は
基板端子で電圧レベルの高低として現れ、CPUによっ
て読取られる。
Further, a plurality of grooves, for example, the grooves 3 two or three grooves conductors open gap 5, the short access memory mounted on the memory module time by aspect, it is possible to display the memory capacity etc. .. This indication appears as high and low voltage levels at the board terminals and is read by the CPU.

【0013】溝内における配線の接続は、例えば、リフ
ローハンダ付けによって行う。まず、予め上記溝が形成
され、配線パターン、接続孔、部品挿入孔等が形成され
た基板に、通常の基板実装プロセスにより、ICメモリ
やその他の部品をハンダペースト、接着剤、挿入孔等を
用いて搭載する。接続すべき配線の溝部分を開口したメ
タルマスクを用いて、マスクの開口部からハンダペース
トを基板の溝内に入れる。ハンダペーストを外部の熱源
から輻射、伝導、対流等の方法で適温に加熱し、部品を
基板及びプリント配線に接続すると共に溝内のハンダを
溶融させて溝内の配線を接続する。メタルマスクを除去
し、必要により、絶縁塗料を塗布する。
The wiring is connected in the groove by, for example, reflow soldering. First, an IC memory and other parts are provided with a solder paste, an adhesive, an insertion hole, etc. on a board in which the above-mentioned groove is formed in advance and a wiring pattern, a connection hole, a component insertion hole, etc. are formed by a normal board mounting process. Use and install. Using a metal mask in which the groove portion of the wiring to be connected is opened, solder paste is put into the groove of the substrate through the opening portion of the mask. The solder paste is heated from an external heat source to a suitable temperature by radiation, conduction, convection or the like to connect the component to the substrate and the printed wiring and to melt the solder in the groove to connect the wiring in the groove. Remove the metal mask and apply insulating paint if necessary.

【0014】このようにすると、溝及びメタルマスクに
よって、ハンダの量が正確に規制され、溝外へのハンダ
の流出、ハンダ無し等が回避される。
With this configuration, the amount of solder is accurately regulated by the groove and the metal mask, and the outflow of solder to the outside of the groove and the absence of solder are avoided.

【0015】図2は、多層プリント配線基板に本発明を
適用した場合の一例を示す断面図である。同図におい
て、3つの絶縁層10、11及び12からなる絶縁基板
の表裏面及び絶縁層間に4層の導体パターン41 〜44
が形成される。例えば、41 及び44 は信号層であり、
2 は電源層、43 は接地層である。多層プリント配線
基板の表面及び裏面には、ソルダーレジスト13及び1
4が塗布され、基板表面を絶縁膜で保護している。
FIG. 2 is a sectional view showing an example in which the present invention is applied to a multilayer printed wiring board. In the figure, four layers of conductor patterns 4 1 to 4 4 are provided between the front and back surfaces of the insulating substrate composed of three insulating layers 10, 11 and 12 and between the insulating layers.
Is formed. For example, 4 1 and 4 4 are signal layers,
4 2 is a power layer and 4 3 is a ground layer. Solder resists 13 and 1 are provided on the front and back surfaces of the multilayer printed wiring board.
4 is applied to protect the substrate surface with an insulating film.

【0016】絶縁基板10及び12には夫々溝3f及び
3gが形成されている。溝3fの側壁及び底部には、例
えばプリント配線による導体パターン41 が入り込んで
溝部導体8が形成され、溝の中央部分で溝部導体8は遮
断されている。基板裏面の溝3gも同様に構成される。
このような溝は、必要な場所に必要な数だけ設けられ
る。絶縁基板には、ガラスエポキシ等の樹脂基板、絶縁
層及びベース金属等を用いる複合基板等を用いることが
できるが、特に、実装基板の厚さを薄く形成する必要が
ある場合にはセラミック基板を用いる。セラミック基板
は、薄くとも十分な絶縁特性を有し、耐熱性も良い。
Grooves 3f and 3g are formed in the insulating substrates 10 and 12, respectively. On the side wall and the bottom of the groove 3f, a conductor pattern 4 1 made of, for example, a printed wiring is inserted to form a groove conductor 8, and the groove conductor 8 is blocked at the central portion of the groove. The groove 3g on the back surface of the substrate is similarly configured.
As many such grooves as necessary are provided at necessary places. As the insulating substrate, a resin substrate such as glass epoxy, a composite substrate using an insulating layer, a base metal, or the like can be used. In particular, when it is necessary to form a thin mounting substrate, a ceramic substrate is used. To use. The ceramic substrate has sufficient insulation characteristics even if it is thin, and has good heat resistance.

【0017】この溝において、配線の接続を行う場合に
は溝3f内の溝部導体8及び溝3g内の溝部導体8の部
分を開口したメタルマスクを使用して、該溝にハンダペ
ーストを塗布し、リフローしてハンダを溶融する。メタ
ルマスクは基板のハンダ付すべき部分だけを開けてハン
ダ付しないその他の部分を覆う。選択すべき配線に応じ
た種々のメタルマスクを予め用意して、ハンダ付配線の
配線ミスを回避することができる。
When wiring is connected in this groove, a solder mask is applied to the groove using a metal mask in which the groove conductor 8 in the groove 3f and the groove conductor 8 in the groove 3g are opened. , Reflow to melt the solder. The metal mask opens only the portion of the substrate to be soldered and covers the other portions that are not to be soldered. Various metal masks corresponding to the wiring to be selected can be prepared in advance to avoid wiring mistakes in the soldered wiring.

【0018】図3(a)〜(f)は、溝3の形状及び溝
部導体8のギャップ形状の各種平面図を示している。ハ
ンダ付の形状に応じて溝の種類を選択することができ
る。
FIGS. 3A to 3F show various plan views of the shape of the groove 3 and the gap shape of the groove conductor 8. The type of groove can be selected according to the shape with solder.

【0019】図4は、本発明の他の実施例を示してい
る。プリント配線基板1に溝3が設けられ、デバイス5
が電源を供給する導体6を跨ぐように配置されている。
デバイス5の面取付型の端子(リード)7は溝3内に配
置され、溝3内で図示しない溝部導体とハンダ付され
る。この場合、溝3内の溝部導体のパターンは途中でカ
ットされていない。この場合、溝部導体と端子7とのハ
ンダ付は、溝部導体にハンダペーストを塗布し、デバイ
ス5を配置し、リフローしてハンダを溶融する。このよ
うにすると、溝の側壁にデバイス5の端子7が引掛って
デバイス5の位置ずれが防止される。該溝によりハンダ
流れが防止される。また、溝の深さの分だけデバイス5
を基板に埋め込んだ構造となるので、実装基板の厚さが
薄くなる。
FIG. 4 shows another embodiment of the present invention. The printed wiring board 1 is provided with the groove 3, and the device 5
Are arranged so as to straddle the conductor 6 that supplies power.
The surface-mounting type terminals (leads) 7 of the device 5 are arranged in the groove 3 and soldered to the groove conductor (not shown) in the groove 3. In this case, the pattern of the groove conductor in the groove 3 is not cut midway. In this case, for soldering the groove conductor and the terminal 7, solder paste is applied to the groove conductor, the device 5 is arranged, and reflow is performed to melt the solder. In this way, the terminal 7 of the device 5 is hooked on the side wall of the groove, and the displacement of the device 5 is prevented. The groove prevents solder flow. In addition, the device 5 is provided by the depth of the groove.
Since the structure is embedded in the substrate, the thickness of the mounting substrate becomes thin.

【0020】図5は、多層プリント配線基板に図4に示
す構成を適用した場合の一例を示す断面図である。図4
において図2と対応する部分には同一符号を付し、かか
る部分の説明を省略する。溝3h及び3i内では、導体
パターン41 及び44 はカットされていない。この溝内
に、スルーホール15を設けて導体パターン42 から電
源を図示しないデバイスの電源端子に供給することがで
きる。なお、デバイスの端子が空き端子である場合に
は、該溝部の導体パターンは端子を固定するためだけに
用いられるから、導体パターンは、溝内、あるいは溝近
傍に、他から絶縁されて設けられる。
FIG. 5 is a sectional view showing an example in which the structure shown in FIG. 4 is applied to a multilayer printed wiring board. Figure 4
2. In FIG. 2, the parts corresponding to those in FIG. The conductor patterns 4 1 and 4 4 are not cut in the grooves 3h and 3i. This groove can be supplied to the power supply terminal of the device (not shown) the power from the conductive pattern 4 2 is provided a through hole 15. When the terminal of the device is an empty terminal, the conductor pattern of the groove is used only for fixing the terminal, so that the conductor pattern is provided in the groove or in the vicinity of the groove while being insulated from others. ..

【0021】図6(a)〜(e)は、図5の構成におけ
る溝3の形状の各種平面図を示している。溝部導体8は
溝3内でカットされていない。溝3の形状はデバイス5
の端子7の端部形状に対応して選択するのが良い。例え
ば、リードフレームの端部に施すべきハンダ付の形状に
応じた溝を選択すると、ハンダ付け不良による隣接する
端子同士の短絡を容易に防止することができる。
FIGS. 6A to 6E show various plan views of the shape of the groove 3 in the structure of FIG. The groove conductor 8 is not cut in the groove 3. The shape of the groove 3 is the device 5
It is preferable to select it in accordance with the end shape of the terminal 7. For example, if a groove is selected according to the shape of soldering to be applied to the end portion of the lead frame, it is possible to easily prevent a short circuit between adjacent terminals due to defective soldering.

【0022】[0022]

【発明の効果】以上説明したように本発明では、基板表
面に設けた配線パターンが入込む溝を使用してハンダ付
けを行って、予め用意されている回路の信号経路を選択
的に形成し、同一基板を用いて一部仕様の異なる製品を
提供することが可能となる。また、溝内で配線あるいは
デバイスのハンダ付けを行うため、基板の組立作業にお
けるハンダ流れ、ハンダブリッジ等による不具合を回避
することが可能となる。更に、デバイスのリードが溝内
に収まるために実装基板の厚さを減少することも可能に
なる。
As described above, according to the present invention, soldering is performed using the groove formed on the surface of the substrate and into which the wiring pattern is inserted, and the signal path of the circuit prepared in advance is selectively formed. It is possible to provide products with different specifications using the same substrate. In addition, since wiring or devices are soldered in the grooves, it is possible to avoid problems due to solder flow, solder bridges, etc. during board assembly work. Further, since the leads of the device fit in the groove, it is possible to reduce the thickness of the mounting board.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例を示す説明図。FIG. 1 is an explanatory diagram showing an embodiment of the present invention.

【図2】本発明の多層配線基板への適用例を示す説明
図。
FIG. 2 is an explanatory view showing an application example of the present invention to a multilayer wiring board.

【図3】本発明の溝形状及び溝内の配線パターン例を示
す説明図。
FIG. 3 is an explanatory view showing an example of a groove shape and a wiring pattern in the groove of the present invention.

【図4】本発明の他の実施例を示す説明図。FIG. 4 is an explanatory view showing another embodiment of the present invention.

【図5】多層配線基板への適用例を示す説明図FIG. 5 is an explanatory diagram showing an application example to a multilayer wiring board.

【図6】本発明の溝形状の例を示す説明図。FIG. 6 is an explanatory view showing an example of the groove shape of the present invention.

【図7】従来の例を示す説明図。FIG. 7 is an explanatory diagram showing a conventional example.

【符号の説明】[Explanation of symbols]

1 基板 2 ICメモリ 3 溝 4 配線 5 デバイス 7 端子(リード) 1 substrate 2 IC memory 3 groove 4 wiring 5 device 7 terminal (lead)

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】絶縁層の表面に配線パターンが形成される
プリント配線基板と、 前記配線パターンに接続されかつ複数の動作モードを有
する半導体装置と、 前記配線パターンのうち前記半導体装置の少なくともい
ずれかの動作モードを指定する指令を受令する端子に繋
がる配線パターンの一部を横切って前記絶縁層の表面に
形成される溝と、 前記溝によって遮断された前記配線パターンを前記溝内
に形成される導体ギャップを介して接続する溝部導体
と、 前記半導体装置の前記少なくともいずれかの動作モード
を活性化させるために、前記溝内に前記導体ギャップを
接続するように形成されるハンダ接続層と、 を備えることを特徴とする半導体実装基板。
1. A printed wiring board having a wiring pattern formed on a surface of an insulating layer, a semiconductor device connected to the wiring pattern and having a plurality of operation modes, and at least one of the semiconductor devices of the wiring patterns. A groove formed on the surface of the insulating layer across a part of a wiring pattern connected to a terminal that receives a command specifying the operation mode of the wiring pattern, and the wiring pattern interrupted by the groove formed in the groove. A groove portion conductor connected via a conductor gap, and a solder connection layer formed to connect the conductor gap in the groove in order to activate at least one operation mode of the semiconductor device, A semiconductor mounting substrate comprising:
【請求項2】表面に配線幅に対応した幅の溝が形成され
る絶縁層と、 前記絶縁層上に形成されかつ一部の配線が前記溝内を通
る配線パターンと、 を備えることを特徴とするプリント配線基板。
2. An insulating layer having a groove having a width corresponding to the wiring width formed on the surface, and a wiring pattern formed on the insulating layer and having a part of the wiring passing through the groove. And a printed wiring board.
【請求項3】前記溝を通る配線パターンが前記溝内にて
遮断されていることを特徴とする請求項2記載のプリン
ト配線基板。
3. The printed wiring board according to claim 2, wherein a wiring pattern passing through the groove is interrupted in the groove.
【請求項4】前記プリント配線基板に装着すべきデバイ
スの端子が前記溝の底部を通る配線パターンにハンダ付
されることを特徴とする請求項2記載のプリント配線基
板。
4. The printed wiring board according to claim 2, wherein the terminals of the device to be mounted on the printed wiring board are soldered to a wiring pattern passing through the bottom of the groove.
【請求項5】前記プリント配線基板は、多層配線基板で
あることを特徴とする請求項1乃至3のいずれか1つに
記載の基板。
5. The board according to claim 1, wherein the printed wiring board is a multilayer wiring board.
JP4145970A 1992-06-05 1992-06-05 Semiconductor mounting board Withdrawn JPH05343579A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4145970A JPH05343579A (en) 1992-06-05 1992-06-05 Semiconductor mounting board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4145970A JPH05343579A (en) 1992-06-05 1992-06-05 Semiconductor mounting board

Publications (1)

Publication Number Publication Date
JPH05343579A true JPH05343579A (en) 1993-12-24

Family

ID=15397209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4145970A Withdrawn JPH05343579A (en) 1992-06-05 1992-06-05 Semiconductor mounting board

Country Status (1)

Country Link
JP (1) JPH05343579A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5572457A (en) * 1994-07-05 1996-11-05 Siemens Aktiengesellschaft Module board including conductor tracks having disconnectable connecting elements
WO1998012747A1 (en) * 1996-09-18 1998-03-26 Siemens Aktiengesellschaft Integrated circuit with housing accommodating the latter
US6310782B1 (en) * 1996-10-31 2001-10-30 Compaq Computer Corporation Apparatus for maximizing memory density within existing computer system form factors

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5572457A (en) * 1994-07-05 1996-11-05 Siemens Aktiengesellschaft Module board including conductor tracks having disconnectable connecting elements
EP0691655B1 (en) * 1994-07-05 1999-08-25 Siemens Aktiengesellschaft Module card
WO1998012747A1 (en) * 1996-09-18 1998-03-26 Siemens Aktiengesellschaft Integrated circuit with housing accommodating the latter
US6573593B1 (en) 1996-09-18 2003-06-03 Infineon Technologies Ag Integrated circuit with a housing accommodating the integrated circuit
US6310782B1 (en) * 1996-10-31 2001-10-30 Compaq Computer Corporation Apparatus for maximizing memory density within existing computer system form factors
US6549420B2 (en) 1996-10-31 2003-04-15 Hewlett-Packard Development Company, L.P. Method and apparatus for increasing memory capacity

Similar Documents

Publication Publication Date Title
JP3353508B2 (en) Printed wiring board and electronic device using the same
US7528467B2 (en) IC substrate with over voltage protection function
US5783865A (en) Wiring substrate and semiconductor device
JPH0227838B2 (en)
US5763940A (en) Tape mounted semiconductor apparatus
US6101098A (en) Structure and method for mounting an electric part
EP0521720A1 (en) Heat-dissipating multi-layer circuit board
JPH05343579A (en) Semiconductor mounting board
US5990421A (en) Built in board resistors
JP2734318B2 (en) Manufacturing method of hybrid integrated circuit device
JPH05259589A (en) Multiple pattern printed board
JP3232723B2 (en) Electronic circuit device and method of manufacturing the same
JP2000022315A (en) Circuit components mounting board
EP0551529B1 (en) Method for replacing chips
JP2667682B2 (en) Electronic component mounting structure and mounting method
JPH05251840A (en) Semiconductor device module
US5995371A (en) Integrated dielectric substrate
KR19990002341A (en) Printed circuit board for mixing heterogeneous chip parts and manufacturing method
JPH05327168A (en) Printed-wiring board having device soldering defect preventive structure and device having soldering defect preventive structure
JPH08162767A (en) Mounting structure for ball grid array
JP2004022734A (en) Component-mounted board
JPH01302890A (en) Manufacture of printed wiring board
JPH03125468A (en) Mounting method for semiconductor integration circuit device and semiconductor integration circuit device used therefor
JPH03194994A (en) Solder-connecting method for surface mounting ic package
JPH01145888A (en) Printed wiring substrate

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990831