JPH05343308A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH05343308A
JPH05343308A JP4149391A JP14939192A JPH05343308A JP H05343308 A JPH05343308 A JP H05343308A JP 4149391 A JP4149391 A JP 4149391A JP 14939192 A JP14939192 A JP 14939192A JP H05343308 A JPH05343308 A JP H05343308A
Authority
JP
Japan
Prior art keywords
resist
semiconductor substrate
film
semiconductor device
underlay film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4149391A
Other languages
English (en)
Inventor
Tetsuo Hanawa
哲郎 塙
Opu De Betsuku Maria
マリア・オプ・デ・ベック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4149391A priority Critical patent/JPH05343308A/ja
Priority to KR93007573A priority patent/KR960016318B1/ko
Priority to US08/068,133 priority patent/US5328560A/en
Priority to DE4317925A priority patent/DE4317925C2/de
Publication of JPH05343308A publication Critical patent/JPH05343308A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/09Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/11Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having cover layers or intermediate layers, e.g. subbing layers
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/0045Photosensitive materials with organic non-macromolecular light-sensitive compounds not otherwise provided for, e.g. dissolution inhibitors
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/038Macromolecular compounds which are rendered insoluble or differentially wettable
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/942Masking
    • Y10S438/948Radiation resist
    • Y10S438/949Energy beam treating radiation resist on semiconductor

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Materials For Photolithography (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Drying Of Semiconductors (AREA)
  • Electron Beam Exposure (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【目的】 本発明は基板の上に段差があっても、寸法制
御性よくレジストパターンを形成することができ、かつ
下地基板のエッチングを寸法制御性よく行なうことがで
きるように改良された、半導体装置の製造方法を提供す
ることを最も主要な特徴とする。 【構成】 半導体基板2の上に、昇華性を有し、かつ光
を吸収する性質を有し、さらに有機溶剤に溶けない有機
物質からなる下敷膜7を形成する。上記下敷膜7の上に
レジスト8を塗布する。上記レジスト8に光12を選択
的に照射する。上記レジスト8を現像し、それによって
レジストパターン100を形成する。上記レジストパタ
ーン100をマスクにして、上記半導体基板2をエッチ
ングする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、一般に半導体装置の
製造方法に関するものであり、より特定的には、レジス
トパターンを寸法再現性よく形成できるように改良され
た工程を含む半導体装置の製造方法に関する。この発明
は、また、レジストを電子ビームによって描画する際、
レジストの帯電を抑制することができるように改良され
た工程を含む、半導体装置の製造方法に関する。この発
明は、さらに、レジストパターンをマスクに用いてイオ
ン注入する際に、レジストの帯電を抑制することができ
るように改良された工程を含む、半導体装置の製造方法
に関する。
【0002】
【従来の技術】64Mダイナミックランダムアクセスメ
モリー以降のデバイス製造プロセスでは、クォーターミ
クロンリソグラフィー技術の開発が必要となっている。
現在、エキシマレーザー光等の遠紫外光を用いたリソグ
ラフィーでは、遠紫外線に対して吸収が小さいベース樹
脂と、光化学反応により分解して酸を発生する酸発生剤
と、酸触媒反応によりベース樹脂を架橋する架橋剤とか
らなる化学増幅ネガ型レジストが用いられている。
【0003】図8は、従来の化学増幅ネガ型レジストに
含まれている成分の化学構造式を示したものである。化
学増幅ネガ型レジストは、図8(a)に示す、ポリ−p
−ヒドロキシスチレンからなるベース樹脂と、図8
(b)に示すような、架橋点を2以上有するメラミン系
架橋剤と、図8(c)に示す酸発生剤とからなる。図
中、nは重合度を表す自然数を表しており、大文字Rは
アルキル基を表しており、Mはヒ素やアンチモン等の金
属元素を表しており、Xはハロゲン元素を表している。
Xnのnは、配位数を表わしている。
【0004】図9は、化学増幅ネガ型レジストを用いた
エキシマレーザーリソグラフィーによる、従来のパター
ン形成方法の順序の各工程における半導体装置の部分断
面図である。
【0005】図9(a)を参照して、半導体基板2の上
に、図8にその成分を示す、膜厚1.0〜1.5μmの
エキシマレーザーリソグラフィー用化学増幅ネガ型レジ
スト8を形成する。化学増幅ネガ型レジスト層8は、レ
ジスト液を半導体基板2の上にスピン塗布し、これを9
0〜130℃程度でソフトベークすることによって形成
される。
【0006】図9(b)を参照して、化学増幅ネガ型レ
ジスト層8に、エキシマレーザー光12を、レチクル1
3を通して、選択的に照射する。エキシマレーザー光1
2の選択的照射によって、化学増幅ネガ型レジスト層8
の露光部分10において、図10に示す反応式のよう
に、酸発生剤であるトリフェニルスルフォニウムトリフ
レートが分解し、トリフルフォロメタンスルホン酸であ
るプロトン酸9が発生する。
【0007】図9(c)を参照して、110〜140℃
の温度で、1〜2分間、露光後のベーキングを行った。
このベーキングによる、ベース樹脂の露光部分における
架橋の様子を、図11を用いて説明する。
【0008】図11(a)は、化学増幅ネガ型レジスト
層8にたとえばエキシマレーザー光を照射している様子
を示している。化学増幅ネガ型レジスト層8にエキシマ
レーザー光が照射されると、図11(b)を参照して、
トリフェニルスルフォニミウムトリフレートが分解し、
プロトン酸(H+ )が発生する。図11(c)を参照し
て、レジストをベークすると、プロトン酸(H+ )を触
媒にして、ベース樹脂の1つが架橋し、この時、プロト
ン酸(H+ )が副生する。図11(d)を参照して、副
生したプロトン酸(H+ )を触媒にして、次々と、連鎖
反応的に、ベース樹脂が架橋していく。図11(e)を
参照して、上述の連鎖反応によって、ベース樹脂が網目
上に架橋する。架橋反応は、図12に示す反応式によっ
て表される。反応式中、HXはプロトン酸(H+ )を表
している。架橋した部分は、アルカリ現像液に不溶とな
る。
【0009】図9(c)に戻って、化学増幅ネガ型レジ
スト層8の架橋部分11は、アルカリ現像液に不溶とな
る。図9(d)を参照して、適当な濃度のアルカリ現像
液によって、化学増幅ネガ型レジスト層8を現像する
と、未露光部(架橋していない部分)が現像液によって
溶出し、レジストパターン100が半導体基板2の上に
形成される。その後、レジストパターン100をマスク
にして、半導体基板2(たとえばポリシリコン)をエッ
チングする。これによって、たとえばゲート電極等が形
成される。
【0010】
【発明が解決しようとする課題】以上述べた従来のレジ
ストパターンの形成方法は、平坦な半導体基板の上で
は、断面形状が矩型の、良好な微細レジストパターンを
高感度で与える。
【0011】しかしながら、ベース樹脂であるポリ−p
−ヒドロキシスチレンは、エキシマレーザー光に対する
透過性が高いので、下地の半導体基板からのエキシマレ
ーザー光の反射による膜内多重反射効果を強く受ける。
【0012】膜内多重反射効果とは、図13に示される
ように、照射された光17と下地の半導体基板2からの
反射光との干渉によって生じるものである。この膜内多
重反射効果のために、図13と図14を参照して、レジ
スト8の膜厚の変動によって、レジストパターンの寸法
が大きく変化する。そのため、図13を参照して、半導
体基板2に段差2aがある場合には、レジスト8の膜厚
が変動するため、レジストパターンの寸法が一定となら
ないという問題点があった。
【0013】また、膜内多重反射効果を防止するため
に、有機系の反射防止膜を使用する方法がある。有機系
の反射防止膜は、レジストを塗布するに先立ち、半導体
基板の上にノボラック−ナフトキノンジアジト系レジス
トを塗布し、これをハードベークすることによって得ら
れる。しかしながら、この方法にも、以下に述べる問題
点がある。
【0014】図15(a)を参照して、半導体基板2に
段差2aがある場合、ノボラック−ナフトキノンジアジ
ト系レジスト30を薄く塗布すると、半導体基板2とノ
ボラック−ナフトキノンジアジト系レジスト30との親
和性がないために、段差2aのコーナー部分21が露出
する。コーナー部分21まで覆うようにノボラックナフ
トキノン系レジスト30を塗布しようとするならば、図
15(b)(c)を参照して、段差2aの底の部分にお
いては、レジスト30の膜厚がかなり厚くなる。段差2
aの高さが、たとえば0.7μmの場合、段差2aの底
部分におけるノボラック−ナフトキノンジアジド系レジ
スト30の膜厚は1.5μmにもなる。
【0015】反射防止膜は、このように厚く塗布された
ノボラック−ナフトキノンジアジド系レジスト30をハ
ードベークすることによって完成する。その後、図15
(d)を参照して、反射防止膜(30)の上にリソグラ
フィー用レジスト101を塗布し、これをパターニング
する。ついで、パターニングされたリソグラフィー用レ
ジスト101をマスクに用いて、半導体基板2および反
射防止膜(30)を同時にエッチングする。このとき、
反射防止膜(30)とリソグラフィー用レジスト101
との間にエッチング速度に差がほとんどない。その結
果、図15(e)を参照して、半導体基板2のエッチン
グが寸法制御性よく進まないという問題点があった。
【0016】また、従来の化学増幅ネガ型レジストを用
いるリソグラフィー法においては、電子ビーム描画を行
なう際にも、次のような問題点があった。
【0017】図16(a)を参照して、半導体基板2の
上に、化学増幅ネガ型レジスト8を塗布する。その後、
化学増幅ネガ型レジスト8に向けて、電子ビームを選択
的に照射する。
【0018】図16(b)を参照して、化学増幅ネガ型
レジスト8に電子ビームを選択的に照射すると、レジス
ト8が絶縁物であることから、レジスト8の表面に図の
ように、帯電が起こる。
【0019】その結果、図16(c)を参照して、レジ
スト8を現像すると、図のように、テーパー形状のレジ
ストのパターン101が得られ、寸法制御性よくレジス
トパターンが形成できないという問題点があった。
【0020】さらに、従来の化学増幅型ネガ型レジスト
を用いた場合には、このレジストをマスクに用いて、イ
オン注入する際、次に述べるような問題点があった。
【0021】図17は、レジスト30のパターンをマス
クにして、半導体基板50の主表面にソース・ドレイン
51を形成するための、イオン52の注入を行っている
様子を図示した図である。イオン注入の際、レジスト3
0は絶縁物であることから、レジスト30の表面に帯電
が起こりやすくなる。そのため、図のように、レジスト
30に亀裂が生じる(この現象は、ちょうど落雷現象に
似ている。)という問題点があった。
【0022】それゆえに、この発明の目的は、基板の上
に段差があっても、寸法制御性よくレジストパターンを
形成することができ、かつ下地基板のエッチングを寸法
制御性よく行なうことができるように改良された、半導
体装置の製造方法を提供することにある。
【0023】この発明の他の目的は、電子ビーム描画の
際に、レジストの表面に帯電を生じさせないように改良
された、半導体装置の製造方法を提供することにある。
【0024】この発明のさらに他の目的は、レジストパ
ターンをマスクに用いて、半導体基板の主表面にイオン
を注入する際、レジストの表面に帯電を生じさせないよ
うに改良された、半導体装置の製造方法を提供すること
にある。
【0025】
【課題を解決するための手段】この発明の第一の局面に
したがう半導体装置の製造方法においては、まず、半導
体基板の上に、昇華性を有し、かつ光を吸収する性質を
有し、さらに有機溶剤に溶けない有機物質からなる下敷
膜を形成する。上記下敷膜の上にレジストを塗布する。
上記レジストに光を選択的に照射する。上記レジストを
現像し、それによってレジストパターンを形成する。上
記レジストパターンをマスクにして、上記半導体基板を
エッチングする。
【0026】上記有機物質は、無金属フタロシアニン誘
導体、ポルフィリン誘導体およびジヒドロ−ジベンゾ−
テトラアザ−シクロテトラデシン誘導体からなる群より
選ばれた共役大環状有機物質であるのが好ましい。
【0027】この発明の第二の局面にしたがう半導体装
置の製造方法においては、半導体基板の上に昇華性を有
し、有機溶剤に溶けない有機物質からなる下敷膜を形成
する。上記下敷膜中に酸化性ガスをドーピングし、それ
によって該下敷膜に導電性を付与する。上記下敷膜の上
にレジストを塗布する。上記レジストに電子ビームによ
って描画する。上記レジストを現像し、それによってレ
ジストパターンを形成する。上記レジストパターンをマ
スクに用いて、上記半導体基板をエッチングする。
【0028】この発明において、上記有機物質は、金属
フタロシアニン誘導体、ポルフィリン誘導体およびジヒ
ドロ−ジベンゾ−テトラアザ−シクロテトラデシン誘導
体からなる群より選ばれた共役大環状有機物質であるこ
とが好ましい。
【0029】上記酸化性ガスは、NOx 、ハロゲン化水
素、ハロゲンガスおよびSOx からなる群より選ばれた
ガスであるのが好ましい。
【0030】この発明の第三の局面にしたがう半導体装
置の製造方法においては、まず、半導体基板の上に昇華
性を有し、かつ有機溶剤に溶けない有機物質からなる下
敷膜を形成する。上記下敷膜中に酸化性ガスをドーピン
グし、それによって該下敷膜に導電性を付与する。上記
下敷膜の上にレジストを塗布する。上記レジストをパタ
ーニングする。パターニングされた上記レジストをマス
クに用いて、上記半導体基板中にイオンを注入する。
【0031】この発明において、上記有機物質は、無金
属フタロシアニン誘導体、ポルフィリン誘導体およびジ
ヒドロ−ジベンゾ−テトラアザ−シクロテトラデシン誘
導体からなる群より選ばれた共役大環状有機物質を含む
ことが好ましい。また、上記酸化性ガスは、NOx 、ハ
ロゲン化水素、ハロゲンガスおよびSOx からなる群よ
り選ばれたガスであることが好ましい。
【0032】
【作用】本発明の第一の局面にしたがう半導体装置の製
造方法においては、光を吸収する性質を有する有機物質
からなる下敷膜を、半導体基板の上に形成する。したが
って、半導体基板からの反射光を低減させることができ
る。ひいては膜内多重反射効果に起因する、レジストパ
ターンの寸法の変動を抑えることができる。
【0033】また、上記下敷膜は昇華性を有する有機物
質で形成されるので、この下敷膜は有機物質を昇華させ
る方法によって形成される。ひいては、下敷膜の膜厚
は、均一となる。
【0034】さらに、上記下敷膜は有機溶剤に溶けない
ので、次に塗布されるレジストと混ざり合わない。
【0035】第二の局面にしたがう半導体装置の製造方
法によれば、半導体基板の上に、導電性が付与された下
敷膜が形成される。したがって、レジストに電子ビーム
描画を行なう際、レジストが帯電しなくなる。
【0036】この発明の第三の局面にしたがう半導体装
置の製造方法によれば、半導体基板の上に、導電性が付
与された下敷膜が形成される。したがって、レジストパ
ターンをマスクに用いて、半導体基板の主表面にイオン
を注入しても、レジストは帯電しなくなる。
【0037】
【実施例】以下、この発明の実施例を図について説明す
る。
【0038】図1は、この発明の一実施例にかかる半導
体装置の製造方法の順序の各工程における、半導体装置
の部分断面図である。
【0039】図1(a)を参照して半導体基板2(たと
えばポリシリコン)の上に、昇華性を有し、かつ光を吸
収する性質を有し、さらに有機溶剤に溶けない有機物質
からなる下敷膜7を形成する。
【0040】図2は、下敷膜を形成する有機物質の一例
である、共役大環状有機化合物を示す。
【0041】図2(a)は、エキシマレーザー光等のデ
ィープUV光に対して強い吸収を持ち、かついかなる有
機溶剤にも不溶であるところの、無金属フタロシアニン
を示す。
【0042】図2(b)は、エキシマレーザー光等のデ
ィープUV光に対して強い吸収を持ち、昇華性を有し、
かついかなる有機溶剤にも不溶であるところの、メソ−
テトラ(P−R−フェニル)ポルフィリンである。図
中、Rは、水素原子あるいはアルキル基を示す。
【0043】図2(c)は、エキシマレーザー光等のデ
ィープUV光に対して強い吸収を持ち、昇華性を有し、
かついかなる有機溶剤にも不溶であるところの、ジヒド
ロ−ジベンゾ[b,j][1.4.8.11]テトラア
ザ−シクロテトラデシンおよびその誘導体を示す。図中
1 ,R2 は、水素原子あるいはアルキル基を示す。
【0044】図3は、図2に示した共役大環状有機物質
を用いて、減圧下の昇華法によって、半導体基板上に下
敷膜を蒸着形成する方法を示した概念図である。下敷膜
形成装置は、ベルジャー25を備える。ベルジャー25
は、真空用O−リング26によって、本体部(図示せ
ず)固定される。ベルジャー25内には、共役大環状有
機化合物21が載せられた石英ボート23が配置され
る。石英ボート23の下方には、加熱ヒーター24が設
けられる。ベルジャー25の上方には、半導体基板22
が配置される。ベルジャー25には排気口25aが設け
られている。共役大環状有機化合物21は加熱されるこ
とによって昇華し、半導体基板22の上に下敷膜として
付着する。昇華法によって、薄膜を形成すると、均一な
膜厚を有する薄膜が得られる。
【0045】昇華は、減圧下、100〜300℃程度の
温度で行なわれる。下敷膜の膜厚は、500〜2000
Åであるのが好ましい。
【0046】図1(b)を参照して、下敷膜7を形成し
た半導体基板2の上に、厚さ1.0〜1.5μmの化学
増幅法ネガ型レジスト層8を形成する。化学増幅ネガ型
レジスト層8は、レジスト液を半導体基板2の上にスピ
ン塗布し、これを90〜130℃程度でソフトベークす
ることによって形成される。共役大環状有機化合物より
形成した下敷膜は、いかなる有機溶剤にも不溶であるの
で、レジスト層8と下敷膜7とのミキシングは起こらな
い。
【0047】図1(c)を参照して、化学増幅ネガ型レ
ジスト層8にエキシマレーザー光12等のディープUV
光をレチクル13を通して選択的に照射する。エキシマ
レーザー光12の選択的照射により、化学増幅ネガ型レ
ジスト層8の露光部10において、プロトン酸9が発生
する。プロトン酸9は、図11に示すように、樹脂の架
橋反応を進行させる。下敷膜7は、エキシマレーザー光
等のディープUV光12を吸収するので、露光部10に
おいて、レジスト膜内多重反射効果は、著しく低減され
る。
【0048】図1(d)を参照して、露光後、110〜
130℃の温度で、レジストを1〜2分間ベークする。
このベークによって、レジスト8の露光部10におい
て、図11に示すような、ベース樹脂の架橋反応が進行
する。架橋部分11は、アルカリ現像液に対する溶解性
が低下する。
【0049】図1(e)を参照して、適当な濃度のアル
カリ現像液によって現像すると、レジスト8の未露光部
がアルカリ現像液に溶解し、ネガ型のレジストパターン
100が形成される。
【0050】図1(f)を参照して、レジストパターン
100をマスクにして、半導体基板2と下敷膜7を同時
にエッチングする。このとき、下敷膜7は、その膜厚が
薄いので、容易にエッチング除去される。
【0051】実施例にかかる方法によると、下敷膜7を
使用しているので、膜内多重反射効果は著しく低減さ
れ、ひいては、半導体基板2のエッチングを寸法制御性
よく行なうことができる。これによって、たとえばゲー
ト電極を、信頼性良く形成できる。
【0052】図4は、レジストパターン寸法の、レジス
ト膜厚依存性を示す図である。図4において、曲線
(1)は下敷膜を用いた場合のデータであり、曲線
(2)は下敷膜を形成しなかったときのデータである。
図4から明らかなように、レジスト塗布に先立ち、半導
体基板の表面に共役大環状有機物質から形成される下敷
膜を形成すると、膜内多重反射効果が著しく抑制される
ことが明らかとなった。
【0053】図5は、この発明の第二の実施例にかかる
半導体装置の製造方法の順序の各工程における半導体装
置の部分断面図である。
【0054】図5(a)を参照して、半導体基板2の上
に、無金属フタロシアニン(以下、H2 PCと略する)
からなる下敷膜7を形成する。次に、下敷膜7中に酸化
性ガスであるNOx をドーピングする。このとき、図6
(a)に示す反応式を参照して、共役π電子を有する無
金属フタロシアニン(H2 PC)からNOx により、部
分的に電子が引き抜かれる。これによって、無金属フタ
ロシアニンはP型半導体としての性質を有するようにな
り、導電性が発現する。
【0055】図6(b)は、無金属フタロシアニン(H
2 PC)の導電性に与えるNOx の濃度の効果を示した
ものである。このデータは、J. Chem. Soc. Faraday Tr
ans., 1, 80, 851(1984)に記載されているものである。
図6(b)から明かなように、NOx は、下敷膜中に1
0ppm〜1000ppm加えられるのがより好ましい
が、NOx は0.1ppm〜10万ppmの範囲で、好
ましく使用される。
【0056】なお、酸化性ガスとしてNOx を使用した
場合を例示したが、この発明はこれに限られるものでな
く、ハロゲン化水素、ハロゲンガスおよびSOx も好ま
しく使用できる。
【0057】図5(a)に戻って、電子ビームをレジス
ト8に向けて選択的に照射する。
【0058】図5(b)を参照して、電子ビームの選択
照射によって、レジスト8の表面に電荷が生じても、導
電性が付与された下敷膜7を通って、この電荷は大地に
逃げる。その結果、レジスト8の表面には帯電が生じな
い。
【0059】図5(c)を参照して、レジスト8を現像
すると、美しい形状のレジストパターン100が得られ
る。
【0060】図5(d)を参照して、レジストパターン
100をマスクにして、半導体基板2と下敷膜7を同時
にエッチングする。このとき、下敷膜7は、その膜厚が
薄いので、容易にエッチング除去される。この方法によ
ると、レジストの表面に帯電が生じないので、レジスト
パターン100の形状は美しいものとなり、ひいては、
半導体基板2のエッチングを寸法制御性よく行なうこと
ができる。
【0061】図7は、この発明の第3の実施例にかか
る、半導体装置の製造方法を図示したものである。半導
体基板2の上に、導電性が付与された下敷膜7を介在さ
せて、レジスト8のパターンが設けられている。下敷膜
7は、共役大環状有機物質に酸化性ガスをドーピングし
てなるものである。ソース・ドレイン領域51を形成す
るために、N型不純物イオン52を半導体基板2の主表
面に注入する。このとき、N型不純物イオン52がレジ
スト8の表面の上に注入されても、生じた電荷は、導電
性が付与された下敷膜7を通って大地に逃げる。その結
果、レジスト8が帯電することによって生じるレジスト
8の亀裂は生じない。ひいては、イオン52の注入を、
正確に行なうことができる。
【0062】なお、上記実施例では、レジストとしてネ
ガ型レジストを用いる場合を例示したが、この発明はこ
れに限られるものでなく、ポジ型レジストを用いても、
実施例と同様の効果を奏する。
【0063】
【発明の効果】以上説明した通り、この発明の第一の局
面にしたがう半導体装置の製造方法においては、光を吸
収する物質を有する有機物質からなる下敷膜を半導体基
板の上に形成する。したがって、半導体基板からの反射
光が低減される。ひいては、膜内多重反射効果に起因す
る、レジストパターンの寸法の変動を抑えることができ
る。その結果、半導体基板のエッチングを寸法制御性よ
く行なうことができる。
【0064】また、この発明の第2の局面にしたがう半
導体装置の製造方法によれば、半導体基板の上に、導電
性が付与された下敷膜が、レジスト塗布に先立ち形成さ
れる。したがって、レジストに電子ビーム描画を行なう
際、レジストは帯電しなくなる。ひいては、所望の形状
のレジストが正確に得られ、このレジストをマスクにし
て、半導体基板のエッチングを寸法制御性よく行なうこ
とができる。
【0065】この発明の第3の局面にしたがう半導体装
置の製造方法によれば、半導体基板の上に、導電性が付
与された下敷膜が、レジストパターンを介在させて形成
される。したがって、レジストパターンをマスクに用い
て、半導体基板の主表面に不純物イオンを注入しても、
レジストは帯電しなくなる。ひいては、半導体基板の主
表面に不純物イオン注入を正確に行なうことができる。
【図面の簡単な説明】
【図1】本発明の1実施例にかかる半導体装置の製造方
法の順序の各工程における、半導体装置の部分断面図で
ある。
【図2】本発明において使用される共役大環状有機化合
物の具体例を示す図である。
【図3】昇華法を用いて、半導体基板の上に共役大環状
有機物質からなる下敷膜を形成する方法を図示した図で
ある。
【図4】本発明の効果を説明するための図である。
【図5】本発明の第2の実施例にかかる、半導体装置の
製造方法の順序の各工程における、半導体の部分断面図
である。
【図6】(a)は無金属フタロシアニンに酸化性ガスで
あるNOx をドーピングしたときの反応式を示してお
り、(b)は無金属フタロシアニンの導電性に与えるN
x の濃度の効果を示す図である。
【図7】この発明の第3の実施例にかかる、半導体装置
の製造方法を説明するための、半導体装置の部分断面図
である。
【図8】従来方法において、または本発明において使用
される化学増幅型ネガ型レジストの主要成分を化学構造
式で示した図である。
【図9】化学増幅ネガ型レジストを用いる、従来の半導
体装置の製造方法の順序の各工程における半導体装置の
部分断面図である。
【図10】化学増幅ネガ型レジスト中に含まれる酸発生
剤の光分解の様子を反応式で示した図である。
【図11】化学増幅ネガ型レジストの露光部における架
橋の様子を示す図である。
【図12】化学増幅ネガ型レジストの露光部の架橋の様
子を反応式で示した図である。
【図13】膜内多重反射効果を説明するための図であ
る。
【図14】膜内多重反射効果が顕著に存在する場合の、
レジストパターン寸法とレジスト膜厚との関係を示す図
である。
【図15】従来の、反射防止膜の形成工程を含む、半導
体装置の製造方法の順序の各工程における半導体装置の
部分断面図である。
【図16】電子ビーム描画法を用いる、従来の半導体装
置の製造方法の順序の各工程における半導体装置の部分
断面図である。
【図17】レジストパターンを用いて半導体基板の主表
面に不純物イオンを注入する従来の方法を示した図であ
る。
【符合の説明】
2 半導体基板 7 下敷膜 8 化学増幅ネガ型レジスト層 9 プロトン酸 10 露光部 11 架橋部 12 エキシマレーザ光 13 レチクル
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/266 21/302 J 8518−4M 7352−4M H01L 21/30 361 A

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板の上に、昇華性を有し、かつ
    光を吸収する性質を有し、さらに有機溶剤に溶けない有
    機物質からなる下敷膜を形成する工程と、 前記下敷膜の上にレジストを塗布する工程と、 前記レジストに光を選択的に照射する工程と、 前記レジストを現像し、それによってレジストパターン
    を形成する工程と、 前記レジストパターンをマスクにして、前記半導体基板
    をエッチングする工程と、 を備えた半導体装置の製造方法。
  2. 【請求項2】 半導体基板の上に、昇華性を有し、かつ
    有機溶剤に溶けない有機物質からなる下敷膜を形成する
    工程と、 前記下敷膜中に酸化性ガスをドーピングし、それによっ
    て該下敷膜に導電性を付与する工程と、 前記下敷膜の上にレジストを塗布する工程と、 前記レジストを電子ビームによって描画する工程と、 前記レジストを現像し、それによってレジストパターン
    を形成する工程と、 前記レジストパターンをマスクに用いて前記半導体基板
    をエッチングする工程と、 を備えた半導体装置の製造方法。
  3. 【請求項3】 半導体基板の上に、昇華性を有し、かつ
    有機溶剤に溶けない有機物質からなる下敷膜を形成する
    工程と、 前記下敷膜中に酸化性ガスをドーピングし、それによっ
    て該下敷膜に導電性を付与する工程と、 前記下敷膜の上にレジストを塗布する工程と、 前記レジストをパターニングする工程と、 パターニングされた前記レジストをマスクに用い、前記
    半導体基板中にイオンを注入する工程と、 を備えた半導体装置の製造方法。
JP4149391A 1992-06-09 1992-06-09 半導体装置の製造方法 Withdrawn JPH05343308A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP4149391A JPH05343308A (ja) 1992-06-09 1992-06-09 半導体装置の製造方法
KR93007573A KR960016318B1 (en) 1992-06-09 1993-05-03 Method of manufacturing semiconductor device
US08/068,133 US5328560A (en) 1992-06-09 1993-05-27 Method of manufacturing semiconductor device
DE4317925A DE4317925C2 (de) 1992-06-09 1993-05-28 Verfahren zur Herstellung einer Halbleitereinrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4149391A JPH05343308A (ja) 1992-06-09 1992-06-09 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH05343308A true JPH05343308A (ja) 1993-12-24

Family

ID=15474104

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4149391A Withdrawn JPH05343308A (ja) 1992-06-09 1992-06-09 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US5328560A (ja)
JP (1) JPH05343308A (ja)
KR (1) KR960016318B1 (ja)
DE (1) DE4317925C2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10331033B2 (en) 2014-07-04 2019-06-25 Samsung Electronics Co., Ltd. Hardmask composition and method of forming pattern using the hardmask composition
US10495972B2 (en) 2015-04-03 2019-12-03 Samsung Electronics Co., Ltd. Hardmask composition and method of forming pattern using the hardmask composition
US10685844B2 (en) 2017-07-27 2020-06-16 Samsung Electronics Co., Ltd. Hardmask composition, method of forming pattern by using the hardmask composition, and hardmask formed using the hardmask composition
US10808142B2 (en) 2017-07-28 2020-10-20 Samsung Electronics Co., Ltd. Method of preparing graphene quantum dot, hardmask composition including the graphene quantum dot obtained by the method, method of forming patterns using the hardmask composition, and hardmask formed from the hardmask composition
US11034847B2 (en) 2017-07-14 2021-06-15 Samsung Electronics Co., Ltd. Hardmask composition, method of forming pattern using hardmask composition, and hardmask formed from hardmask composition

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204162A (ja) * 1992-12-28 1994-07-22 Mitsubishi Electric Corp 半導体装置の製造方法および該方法に用いられるレジスト組成物
US6048785A (en) * 1997-06-16 2000-04-11 Advanced Micro Devices, Inc. Semiconductor fabrication method of combining a plurality of fields defined by a reticle image using segment stitching
US6027388A (en) * 1997-08-05 2000-02-22 Fed Corporation Lithographic structure and method for making field emitters
US6130173A (en) * 1998-03-19 2000-10-10 Lsi Logic Corporation Reticle based skew lots
JP2002131883A (ja) * 2000-10-27 2002-05-09 Hitachi Ltd フォトマスクの製造方法およびフォトマスク
US6409312B1 (en) 2001-03-27 2002-06-25 Lexmark International, Inc. Ink jet printer nozzle plate and process therefor
AU2003217542A1 (en) * 2002-02-15 2003-09-09 Janusz Murakowski Process for making photonic crystal circuits using an electron beam and ultraviolet lithography combination
JP2006019672A (ja) * 2004-06-02 2006-01-19 Seiko Epson Corp トランジスタの製造方法、電気光学装置の製造方法、および電子デバイスの製造方法
KR100904896B1 (ko) 2008-01-31 2009-06-29 재단법인서울대학교산학협력재단 패턴 형성을 위한 전자빔 레지스트 현상방법
JP5838815B2 (ja) * 2010-01-19 2016-01-06 日本電気株式会社 カーボンナノチューブ分散液および半導体装置の製造方法
US9583358B2 (en) 2014-05-30 2017-02-28 Samsung Electronics Co., Ltd. Hardmask composition and method of forming pattern by using the hardmask composition
JP7325167B2 (ja) * 2017-03-16 2023-08-14 富士電機株式会社 半導体装置の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4224733A (en) * 1977-10-11 1980-09-30 Fujitsu Limited Ion implantation method
JPH0612452B2 (ja) * 1982-09-30 1994-02-16 ブリュ−ワ−・サイエンス・インコ−ポレイテッド 集積回路素子の製造方法
US4529685A (en) * 1984-03-02 1985-07-16 Advanced Micro Devices, Inc. Method for making integrated circuit devices using a layer of indium arsenide as an antireflective coating
GB2170649A (en) * 1985-01-18 1986-08-06 Intel Corp Sputtered silicon as an anti-reflective coating for metal layer lithography
US4702993A (en) * 1985-11-25 1987-10-27 Rca Corporation Treatment of planarizing layer in multilayer electron beam resist
US4810619A (en) * 1987-08-12 1989-03-07 General Electric Co. Photolithography over reflective substrates comprising a titanium nitride layer
US4826564A (en) * 1987-10-30 1989-05-02 International Business Machines Corporation Method of selective reactive ion etching of substrates
JPH01118126A (ja) * 1987-10-31 1989-05-10 Fujitsu Ltd パターン形成方法
JP2551632B2 (ja) * 1988-07-11 1996-11-06 株式会社日立製作所 パターン形成方法および半導体装置製造方法
WO1990003598A1 (en) * 1988-09-28 1990-04-05 Brewer Science, Inc. Multifunctional photolithographic compositions
JPH02103547A (ja) * 1988-10-13 1990-04-16 Fujitsu Ltd 導電性層の形成方法
JPH02278723A (ja) * 1989-04-19 1990-11-15 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5202061A (en) * 1989-05-26 1993-04-13 International Business Machines Corporation Electrically conductive polymeric materials and uses thereof
US5126289A (en) * 1990-07-20 1992-06-30 At&T Bell Laboratories Semiconductor lithography methods using an arc of organic material
US5100503A (en) * 1990-09-14 1992-03-31 Ncr Corporation Silica-based anti-reflective planarizing layer

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10331033B2 (en) 2014-07-04 2019-06-25 Samsung Electronics Co., Ltd. Hardmask composition and method of forming pattern using the hardmask composition
US10495972B2 (en) 2015-04-03 2019-12-03 Samsung Electronics Co., Ltd. Hardmask composition and method of forming pattern using the hardmask composition
US11086223B2 (en) 2015-04-03 2021-08-10 Samsung Electronics Co., Ltd. Hardmask composition and method of forming pattern using the hardmask composition
US11034847B2 (en) 2017-07-14 2021-06-15 Samsung Electronics Co., Ltd. Hardmask composition, method of forming pattern using hardmask composition, and hardmask formed from hardmask composition
US10685844B2 (en) 2017-07-27 2020-06-16 Samsung Electronics Co., Ltd. Hardmask composition, method of forming pattern by using the hardmask composition, and hardmask formed using the hardmask composition
US10808142B2 (en) 2017-07-28 2020-10-20 Samsung Electronics Co., Ltd. Method of preparing graphene quantum dot, hardmask composition including the graphene quantum dot obtained by the method, method of forming patterns using the hardmask composition, and hardmask formed from the hardmask composition

Also Published As

Publication number Publication date
KR960016318B1 (en) 1996-12-09
DE4317925C2 (de) 1996-10-02
KR940001294A (ko) 1994-01-11
US5328560A (en) 1994-07-12
DE4317925A1 (de) 1993-12-16

Similar Documents

Publication Publication Date Title
JPH05343308A (ja) 半導体装置の製造方法
US6372412B1 (en) Method of producing an integrated circuit chip using frequency doubling hybrid photoresist and apparatus formed thereby
JPH0777809A (ja) シリレーションを利用したパターン形成方法
JPH07261392A (ja) 化学増幅レジスト及びこれを用いるレジストパターンの形成方法
JPH05127369A (ja) レジスト材料
US5512422A (en) Method of forming resist pattern and organic silane compound for forming anti-reflection film for use in such method
JPH0572747A (ja) パターン形成方法
US4476216A (en) Method for high resolution lithography
JPS5918637A (ja) 像パタ−ンの形成方法
JPH06267838A (ja) レジストパターンの形成方法
US6475706B1 (en) Pattern formation method
JPH07253676A (ja) レジストパターン形成方法
JP3592805B2 (ja) フォトレジストパターン形成方法
JPH10123693A (ja) 感光性有機膜のパターン形成方法およびフオトマスクパターンの形成方法
JP2003140352A (ja) 反射防止膜、これを用いたレジストパターン形成方法および半導体装置の製造方法
US20240004302A1 (en) Method of manufacturing semiconductor device
JP2583988B2 (ja) 半導体装置の製造方法
JP2692059B2 (ja) 電子線レジストパターンの形成方法
EP0250762B1 (en) Formation of permeable polymeric films or layers via leaching techniques
JP2604573B2 (ja) 微細パターン形成方法
JPS6047419A (ja) 多層レベルパタ−ンニング法
JPH08199375A (ja) レジストパターンの形成方法
JP2966127B2 (ja) レジストパターンの形成方法
JPH06132215A (ja) 半導体装置の製造方法
JPH0685070B2 (ja) レジストパターンの現像方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990831