JPH05342021A - Multitask computer - Google Patents

Multitask computer

Info

Publication number
JPH05342021A
JPH05342021A JP15226392A JP15226392A JPH05342021A JP H05342021 A JPH05342021 A JP H05342021A JP 15226392 A JP15226392 A JP 15226392A JP 15226392 A JP15226392 A JP 15226392A JP H05342021 A JPH05342021 A JP H05342021A
Authority
JP
Japan
Prior art keywords
task
request
interrupt
execution
auxiliary card
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15226392A
Other languages
Japanese (ja)
Inventor
Ryuichi Nakada
隆一 仲田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP15226392A priority Critical patent/JPH05342021A/en
Publication of JPH05342021A publication Critical patent/JPH05342021A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To shorten interruption response time by executing a specified task, for which high-speed responsiveness is required, parallelly with the other task. CONSTITUTION:The executing task is decided by receiving an interruption request at task deciding means 2-4. When the switching request of the specified task allocated to an auxiliary card 13 is outputted from the task deciding means 2-4 to a task switching part 17, a specified task executing request is outputted to the auxiliary card 13 without stopping the task in execution at this time. The specified task is executed by the auxiliary card 13 receiving the specified task executing request. Thus, the specified task required high-speed responsiveness is executed parallelly with the other task. Therefore, process saving processing or environment preparation processing is reduced from conventional interruption processing, and interruption response time is shortened.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、リアルタイムで各種の
制御を実行する制御コンピュータに用いることができ、
マルチタスキングのときのタスク切換え機能の改良に関
する。
The present invention can be used in a control computer that executes various controls in real time,
Regarding improvement of task switching function in multitasking.

【0002】[0002]

【従来の技術】従来の制御用計算機は、一般に、制御対
象となる各種のプロセスに対応して所定のタスクを実行
する各種のプログラムを備えている。そして外部からあ
るいは内部から割込み要求を発生させて、複数のタスク
を切換えている。
2. Description of the Related Art Generally, conventional control computers are equipped with various programs for executing predetermined tasks corresponding to various processes to be controlled. Then, a plurality of tasks are switched by generating an interrupt request from the outside or the inside.

【0003】一方、最近では複数のプログラムの実行
(マルチタスキング)を管理するものとしてUNIX等
の汎用OSがあり、ソフトウエアの開発効率を考慮して
この汎用OSを制御用計算機に搭載するようになってき
た。図4には、汎用OSを搭載した制御用計算機の割込
み処理に関する機能ブロックが示されている。
On the other hand, recently, there is a general-purpose OS such as UNIX for managing the execution (multitasking) of a plurality of programs, and this general-purpose OS should be installed in a control computer in consideration of software development efficiency. Has become. FIG. 4 shows functional blocks relating to interrupt processing of a control computer equipped with a general-purpose OS.

【0004】この制御用計算機では、割込み要求を汎用
OS(以下、「カーネル部」と呼ぶ)1の割込み受付部
2で受け付ける。割込み受付部2に割込み要求が入力す
ると、カーネル部1での処理中に他の割込みが多重に入
力されるなくするために、制御用計算機を割込み禁止状
態にする。その一方で、割込み要因判別部3が、割込み
要因テーブル4(割込み要求とそれに対応する処理プロ
セスとが対で記載されている)を参照して割込み要求に
応じた処理(実行プロセス)を決定する。
In this control computer, an interrupt request is accepted by an interrupt accepting section 2 of a general-purpose OS (hereinafter referred to as "kernel section") 1. When an interrupt request is input to the interrupt receiving unit 2, the control computer is set to the interrupt disabled state in order to prevent other interrupts from being input in a multiple manner during the processing in the kernel unit 1. On the other hand, the interrupt factor determination unit 3 determines the process (execution process) corresponding to the interrupt request by referring to the interrupt factor table 4 (the interrupt request and the processing process corresponding thereto are described as a pair). ..

【0005】そしてタスク切換部5が、割込み要因判別
部3で決定した実行プロセスに切換える。例えば、プロ
セスAを実行中にプロセスBの実行要求が出されたとき
には、実行中のプロセスAを停止し、再開に備えてレジ
スタ等のデータを退避部6にセーブする。次に、プロセ
スBの実行環境を整える。具体的には、リソースをプロ
セスBに割り付ける。またはプロセスBを補助記憶装置
から主記憶装置にローディングする。このような実行環
境を整えた後にプロセスBを実行する。
Then, the task switching unit 5 switches to the execution process determined by the interrupt factor determination unit 3. For example, when an execution request for the process B is issued while the process A is being executed, the process A being executed is stopped, and data such as registers is saved in the save unit 6 in preparation for restart. Next, the execution environment of process B is prepared. Specifically, the resource is allocated to the process B. Alternatively, the process B is loaded from the auxiliary storage device into the main storage device. After preparing such an execution environment, the process B is executed.

【0006】上記制御用計算機は、図5に示すように、
プロセスAの実行中に時刻t1で割込み要求が入力する
と、割込み要求判別処理(t1〜t2)と、プロセスA
の退避処理(t2〜t3)と、プロセスBの環境整備処
理(t3〜t4)とを経た後に時刻t4からプロセスB
の実行が開始される。このため、上記制御用計算機で
は、プロセスBの仕事を開始するまでの時間すなわち割
込み応答時間が長くなり、リアルタイム制御用の計算機
などで要求される高速応答性を実現できい可能性があっ
た。
The control computer, as shown in FIG.
If an interrupt request is input at time t1 during execution of process A, interrupt request determination processing (t1 to t2) and process A
Of the process B from the time t4 after the evacuation process (t2 to t3) and the environment maintenance process (t3 to t4) of the process B.
Is started. Therefore, in the control computer, the time until the work of the process B is started, that is, the interrupt response time becomes long, and there is a possibility that the high-speed response required by the computer for real-time control cannot be realized.

【0007】[0007]

【発明が解決しようとする課題】このように、従来のマ
ルチタスキング機能を備えた計算機は、割込み要求の出
されたタスクを実行するまでの割込み応答時間が長く、
そのために割込み応答時間の短縮化が望まれていた。
As described above, the computer provided with the conventional multitasking function has a long interrupt response time until the task for which an interrupt request is issued is executed.
Therefore, it has been desired to shorten the interrupt response time.

【0008】本発明は以上のような実情に鑑みてなされ
たもので、高速応答性が要求されるような特定のタスク
を他のタスクと並列に実行することができ、割込み応答
時間の短縮化を図り得るマルチタスク計算機を提供する
ことを目的とする。
The present invention has been made in view of the above circumstances, and it is possible to execute a specific task requiring high-speed responsiveness in parallel with other tasks, thereby shortening the interrupt response time. It is an object of the present invention to provide a multitasking computer that can achieve this.

【0009】[0009]

【課題を解決するための手段】上記目的を達成するため
に本発明のマルチタスク計算機は、割込み要求を受け付
けて実行タスクを決定するタスク決定手段及びこのタス
ク決定手段で決定したタスクに実行タスクを切換えるタ
スク切換え手段を有する主制御部と、この主制御部に所
定のデータ伝送路を介して接続され特定のタスクを実行
する補助カードとを備え、前記タスク決定手段から前記
タスク切換え手段に対して前記補助カードに割付けられ
ている特定タスクの切換え要求が出されたならば、前記
タスク切換え手段はその時に実行しているタスクの切換
えを行うことなく、補助カードに特定タスク実行要求を
出し、当該補助カードは特定タスク実行要求を受けて前
記特定タスクを実行するようにした。
In order to achieve the above object, a multitasking computer of the present invention assigns an execution task to a task deciding means for accepting an interrupt request and deciding an execution task and a task decided by this task deciding means. A main control unit having a task switching unit for switching, and an auxiliary card connected to the main control unit via a predetermined data transmission path for executing a specific task are provided, and the task determining unit is connected to the task switching unit. If a request to switch the specific task assigned to the auxiliary card is issued, the task switching means issues a specific task execution request to the auxiliary card without switching the task currently being executed, The auxiliary card receives the specific task execution request and executes the specific task.

【0010】[0010]

【作用】本発明のマルチタスク計算機では、割込み要求
がタスク決定手段で受け付けられて実行タスクが決定さ
れる。そしてタスク決定手段からタスク切換え手段に対
して補助カードに割付けられている特定タスクの切換え
要求が出されると、その時に実行しているタスクを停止
させることなく、補助カードに対して特定タスク実行要
求が出される。その特定タスク実行要求を受け付けた補
助カードで特定タスクが実行されるものとなる。よっ
て、従来の割込み処理からプロセス退避処理や環境準備
処理が削減され、割込み応答時間が短縮されることにな
る。
In the multitask computer of the present invention, the interrupt request is accepted by the task determining means and the execution task is determined. When the task determining means issues a request for switching the specific task assigned to the auxiliary card to the task switching means, the specific task execution request is issued to the auxiliary card without stopping the task being executed at that time. Is issued. The specific task is executed by the auxiliary card that has received the specific task execution request. Therefore, the process saving process and the environment preparation process are reduced from the conventional interrupt process, and the interrupt response time is shortened.

【0011】[0011]

【実施例】以下、本発明の実施例について説明する。図
1には本発明の一実施例に係る制御用計算機の概略的な
システム構成が示されている。
EXAMPLES Examples of the present invention will be described below. FIG. 1 shows a schematic system configuration of a control computer according to an embodiment of the present invention.

【0012】本実施例の制御用計算機は、汎用OSの管
理下で動作して数種類のタスク処理を実行するCPU1
0が、データ伝送路となるバス11を介して割込み信号
入力機構12、補助カード13に接続されている。
The control computer of this embodiment is a CPU 1 that operates under the control of a general-purpose OS and executes several types of task processing.
0 is connected to the interrupt signal input mechanism 12 and the auxiliary card 13 via the bus 11 serving as a data transmission path.

【0013】上記CPU10は、主記憶装置14に予め
格納されているプロセスAを実行するためのプログラム
を、システムに搭載されている汎用OSで管理されたタ
イミングで実行するものである。なお、同図にはCPU
10が実行するプロセスとしてプロセスAしか示されて
いないが、実際にはCPU10は複数のプロセスを切換
えながらマルチタスキング処理している。
The CPU 10 executes a program for executing the process A previously stored in the main storage device 14 at a timing managed by a general-purpose OS installed in the system. In the figure, the CPU
Although only the process A is shown as the process to be executed by the CPU 10, the CPU 10 actually performs the multitasking process while switching a plurality of processes.

【0014】上記補助カード13は、CPU10からの
指示により特定タスクとしてのプロセスBを実行するC
PU15と、そのプロセスBを実行するためのプログラ
ムが格納された主記憶装置16とからなる。この補助カ
ード13には、イニシャライズ時にCPU10によりプ
ロセスBの実行環境を設定する。
The auxiliary card 13 executes a process B as a specific task according to an instruction from the CPU 10
It comprises a PU 15 and a main memory 16 in which a program for executing the process B is stored. In this auxiliary card 13, the execution environment of the process B is set by the CPU 10 at the time of initialization.

【0015】図2には、CPU10内の主制御部として
のカーネル部10′の機能ブロックが示されている。こ
のカーネル部10′は、割込み信号入力機構12からバ
ス11を介して入力された割込み要求を割込み受付部2
で受ける。この割込み受付部2は、割込み処理の間だけ
制御用計算機を割込み禁止状態にするものである。また
割込み受付部2で受付処理された割込み要求が割込み要
因判別部3に入力される。その割込み要因判別部3は、
割込み要因テーブル4を参照して割込み要求に応じたプ
ロセスを実行プロセスとして決定する。これら割込み受
付部2、割込み要因判別部3、割込み要因テーブル4か
らタスク決定手段を構成している。割込み要因テーブル
4を参照して決定された実行プロセスに関する情報はタ
スク切換部17へ与えられる。
FIG. 2 shows functional blocks of a kernel unit 10 'as a main control unit in the CPU 10. The kernel unit 10 ′ receives an interrupt request input from the interrupt signal input mechanism 12 via the bus 11 by the interrupt receiving unit 2
Receive at. The interrupt receiving unit 2 puts the control computer in the interrupt disabled state only during the interrupt processing. The interrupt request accepted by the interrupt acceptance unit 2 is input to the interrupt factor determination unit 3. The interrupt factor determination unit 3 is
By referring to the interrupt factor table 4, the process corresponding to the interrupt request is determined as the execution process. The interrupt acceptance unit 2, the interrupt factor determination unit 3, and the interrupt factor table 4 constitute a task determination unit. Information about the execution process determined by referring to the interrupt factor table 4 is given to the task switching unit 17.

【0016】タスク切換部17は、決定された実行プロ
セスが補助カード13で実行されるプロセスBであるか
否かを判断する機能と、実行プロセスがプロセスBのと
きには補助カード13に対して特定タスク実行要求を出
力する機能と、実行プロセスがプロセスB以外のときに
前述した従来同様の切換え処理を行う機能とを有してい
る。次に、以上のように構成された本実施例の動作につ
いて説明する。今、CPU10でプロセスAの実行中
に、図3における時刻t1でプロセスBの実行を求める
割込み要求が割込み信号入力機構12から入力されたと
する。
The task switching unit 17 has a function of determining whether or not the determined execution process is the process B executed by the auxiliary card 13, and a task specific to the auxiliary card 13 when the execution process is the process B. It has a function of outputting an execution request and a function of performing the same switching process as the above-described conventional one when the execution process is other than the process B. Next, the operation of this embodiment configured as described above will be described. It is assumed that an interrupt request for execution of the process B is input from the interrupt signal input mechanism 12 at time t1 in FIG. 3 while the CPU 10 is executing the process A.

【0017】割込み要求が入力すると、割込み受付部2
が制御用計算機を割込み禁止状態にする。一方で、割込
み要因判定部3では割込み要因テーブル4を参照して、
割込み要求されたプロセスを特定し、その決定プロセス
情報をタスク切換部17へ出力する。
When an interrupt request is input, the interrupt acceptance unit 2
Sets the control computer to the interrupt disabled state. On the other hand, the interrupt factor determination unit 3 refers to the interrupt factor table 4 and
The process requested for interruption is specified, and the determined process information is output to the task switching unit 17.

【0018】タスク切換部17では、割込み要因判定部
3から入力した決定プロセスが、プロセスBであること
から、補助カード13に対して特定タスク実行要求を出
力する。この時に実行されているプロセスAはそのまま
実行が継続される。
The task switching unit 17 outputs a specific task execution request to the auxiliary card 13 because the decision process input from the interrupt factor determination unit 3 is the process B. The process A being executed at this time continues to be executed.

【0019】そして、タスク切換部17から出力された
特定タスク実行要求がバス11を介して入力した補助カ
ード13では、予めプロセスBの実行環境は整えられて
いるので、直ちにプロセスBの実行が開始される。
In the auxiliary card 13 to which the specific task execution request output from the task switching unit 17 is input via the bus 11, the execution environment of the process B is prepared in advance, so that the execution of the process B is immediately started. To be done.

【0020】この様に本実施例によれば、特定のプロセ
スBの実行を補助カード13で実行して、CPU10で
のプロセスAの実行と並列実行可能にしたので、特定の
プロセスBについては割込み要求判別を終了した後に直
ちにプロセスBを実行することができる。従って、プロ
セスAの停止及び退避を行う必要がなくなるのでタスク
切換えの処理を簡素化でき、しかもプロセスAの退避処
理、及びプロセスBの環境整備処理に要する時間を削除
でき、割込み要求応答時間を短縮できる。なお、本発明
は上記一実施例に限定されるものでなく本発明の要旨を
逸脱しない範囲で変形実施可能である。
As described above, according to this embodiment, since the execution of the specific process B is executed by the auxiliary card 13 and the execution of the process A by the CPU 10 can be executed in parallel, the specific process B is interrupted. The process B can be executed immediately after the request determination is completed. Therefore, since it is not necessary to stop and save the process A, the task switching process can be simplified, and the time required for the process A save process and the process B environment maintenance process can be deleted, and the interrupt request response time can be shortened. it can. It should be noted that the present invention is not limited to the above-described embodiment, and can be modified and implemented without departing from the scope of the present invention.

【0021】[0021]

【発明の効果】以上詳記したように本発明によれば、高
速応答性が要求されるような特定のタスクを他のタスク
と並列に実行することができ、割込み応答時間の短縮化
を図り得るマルチタスク計算機を提供できる。
As described in detail above, according to the present invention, it is possible to execute a specific task requiring high-speed responsiveness in parallel with other tasks, thereby shortening the interrupt response time. A multitasking computer can be provided.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例に係る制御用計算機のシステ
ム構成図。
FIG. 1 is a system configuration diagram of a control computer according to an embodiment of the present invention.

【図2】一実施例の制御用計算機に備えられたCPUの
機能ブロック図。
FIG. 2 is a functional block diagram of a CPU included in a control computer according to an embodiment.

【図3】一実施例の制御用計算機における割込み処理動
作を説明するための図。
FIG. 3 is a diagram for explaining an interrupt processing operation in the control computer according to the embodiment.

【図4】従来の制御用計算機に備えられたCPUの機能
ブロック図。
FIG. 4 is a functional block diagram of a CPU provided in a conventional control computer.

【図5】図4に示す制御用計算機における割込み処理動
作を説明するための図。
5 is a diagram for explaining an interrupt processing operation in the control computer shown in FIG.

【符号の説明】[Explanation of symbols]

2…割込み受付部、3…割込み要因判別部、4…割込み
要因テーブル、10,15…CPU、10′…カーネル
部、11…バス、12…割込み信号入力機構、13…補
助カード、14,16…主記憶装置、17…タスク切換
部。
2 ... Interrupt acceptance unit, 3 ... Interrupt factor determination unit, 4 ... Interrupt factor table, 10, 15 ... CPU, 10 '... Kernel unit, 11 ... Bus, 12 ... Interrupt signal input mechanism, 13 ... Auxiliary card, 14, 16 ... main storage device, 17 ... task switching unit.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 汎用オペレーティングシステムの管理下
で、割込み要求に応じたマルチタスキングを実行するマ
ルチタスク計算機において、 割込み要求を受け付けて実行タスクを決定するタスク決
定手段及びこのタスク決定手段で決定したタスクに実行
タスクを切換えるタスク切換え手段を有する主制御部
と、この主制御部に所定のデータ伝送路を介して接続さ
れ特定のタスクを実行する補助カードとを備え、 前記タスク決定手段から前記タスク切換え手段に対して
前記補助カードに割付けられている特定タスクの切換え
要求が出されたならば、前記タスク切換え手段はその時
に実行しているタスクの切換えを行うことなく、補助カ
ードに特定タスク実行要求を出し、当該補助カードは特
定タスク実行要求を受けて前記特定タスクを実行するこ
とを特徴とするマルチタスク計算機。
1. In a multitasking computer that executes multitasking in response to an interrupt request under the control of a general-purpose operating system, a task determining unit that accepts an interrupt request and determines an execution task, and the task determining unit determines the task. A main control unit having a task switching unit for switching an execution task to a task; and an auxiliary card connected to the main control unit via a predetermined data transmission line to execute a specific task, When a switching request for the specific task assigned to the auxiliary card is issued to the switching means, the task switching means executes the specific task on the auxiliary card without switching the task being executed at that time. A request is issued, and the auxiliary card executes the specific task upon receiving the specific task execution request. Multitasking computer, wherein the door.
JP15226392A 1992-06-11 1992-06-11 Multitask computer Pending JPH05342021A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15226392A JPH05342021A (en) 1992-06-11 1992-06-11 Multitask computer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15226392A JPH05342021A (en) 1992-06-11 1992-06-11 Multitask computer

Publications (1)

Publication Number Publication Date
JPH05342021A true JPH05342021A (en) 1993-12-24

Family

ID=15536670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15226392A Pending JPH05342021A (en) 1992-06-11 1992-06-11 Multitask computer

Country Status (1)

Country Link
JP (1) JPH05342021A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7269677B2 (en) * 2002-10-29 2007-09-11 Renesas Technology Corp. Power consumption reduction and quicker interruption response in an information processing device utilizing a first timer and a second timer wherein the second timer is only conditionally activated

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7269677B2 (en) * 2002-10-29 2007-09-11 Renesas Technology Corp. Power consumption reduction and quicker interruption response in an information processing device utilizing a first timer and a second timer wherein the second timer is only conditionally activated
US7836325B2 (en) 2002-10-29 2010-11-16 Renesas Electronics Corporation Power consumption reduction and quicker interruption response in an information processing device utilizing a first timer and a second timer wherein the second timer is only conditionally activated
US8458508B2 (en) 2002-10-29 2013-06-04 Renesas Electronics Corporation Information processing device which specifies a waiting time until execution of a given event and makes a system call

Similar Documents

Publication Publication Date Title
KR950005217B1 (en) Clock signal control method and data processing system
JPH0376496B2 (en)
JPH02156334A (en) Information processor
JPH0594317A (en) Input output interrupt processing system of virtual machine
JPS62184544A (en) Virtual computer system
JPH07160656A (en) External interruption control method
JPH05342021A (en) Multitask computer
JPH08272755A (en) Process switching device
JPH0484335A (en) Virtual computer controlling system
JP2001155001A (en) Method and device for controlling multiprocessor task
JPS603229B2 (en) Information processing method
JPH06242975A (en) Virtual computer dispatch system of multiple information processing system
JPH10260850A (en) Virtual computer system
JPH06324861A (en) System and method for controlling cpu
US5430880A (en) Apparatus and method for controlling the time assignment of the processing power of a data processing system
JPH02187830A (en) Interruption control system
JPH05224894A (en) Switching system for os
JPS59125450A (en) Virtual computer control system
JPH07219793A (en) System and method for transfer of control between processing processes
JP2000029850A (en) Task controlling method using inter-processor communication of operating system
JPH0444131A (en) Device and method for execution of inter-processor communication in plural os running systems
JPH064306A (en) Method for dividing interruption processing
JPH0744405A (en) Measuring control system for operating time of virtual computer in virtual computer system
JPH0290331A (en) Inter-processor communication instruction processor for virtual computer system
JPS60225944A (en) Virtual machine system