JPH05324544A - バス制御方法 - Google Patents

バス制御方法

Info

Publication number
JPH05324544A
JPH05324544A JP4123569A JP12356992A JPH05324544A JP H05324544 A JPH05324544 A JP H05324544A JP 4123569 A JP4123569 A JP 4123569A JP 12356992 A JP12356992 A JP 12356992A JP H05324544 A JPH05324544 A JP H05324544A
Authority
JP
Japan
Prior art keywords
transfer
cycle
bus
data
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4123569A
Other languages
English (en)
Inventor
Nobukazu Kondo
伸和 近藤
Seiji Kaneko
誠司 金子
Hideaki Genma
英明 源馬
Tetsuhiko Okada
哲彦 岡田
Kazuhiko Komori
一彦 小森
Koichi Okazawa
宏一 岡澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP4123569A priority Critical patent/JPH05324544A/ja
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to US08/060,055 priority patent/US5428753A/en
Publication of JPH05324544A publication Critical patent/JPH05324544A/ja
Priority to US08/480,395 priority patent/US5604874A/en
Priority to US08/487,401 priority patent/US5590290A/en
Priority to US08/480,397 priority patent/US5657458A/en
Priority to US08/774,614 priority patent/US5774679A/en
Priority to US09/078,713 priority patent/US6047345A/en
Priority to US09/477,666 priority patent/US6219735B1/en
Priority to US09/835,578 priority patent/US20010016888A1/en
Priority to US10/263,759 priority patent/US20030084218A1/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

(57)【要約】 【目的】バスの使用効率を向上する。 【構成】スレーブとなるモジュール１０１に対してリー
ドアクセスを行うモジュール（マスタ）１００は、ＢＲ
ＥＱ６１信号によりバス使用権をバスアービタに要求す
ると共に、ＬＣ信号６３により次のサイクルがマスタが
使用する最後のサイクルである旨を伝える。そして、Ｂ
ＧＲＡＮＴ信号６２によってバス使用を許可されたら、
次のサイクルでアドレスをシステムバスのＡ／Ｄ５０を
用いてスレーブ１０１に転送することによりリードアク
セスを起動し、バス使用権を手放す。スレーブ１０１
は、転送されたアドレスを受付けることができなかった
場合にのみ、受付けられなかったアドレスの転送サイク
ルの２サイクル後にＲＥＴＲＹ信号５５をアサートす
る。ＲＥＴＲＹ信号５５がアサートされたサイクルの２
サイクル前に転送を実行したモジュール１００は、２サ
イクル前に実行した転送を再度実行する。 【効果】転送するアドレスを受付ける用意のできている
モジュールに対しては１サイクルのみでアドレスの転送
を実現することができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、パーソナルコンピュー
タやワークステーション等の情報処理システムに関し、
特に、情報処理システムのバスの制御技術に関するもの
である。
【０００２】
【従来の技術】情報処理システムにおいて、バス上に接
続された複数のモジュールが共通クロックに同期してデ
ータを転送する同期バスの制御技術としては、たとえ
ば、特開昭６１ー１１８７２号公報記載の技術等が知ら
れている。
【０００３】このような従来の同期バスの制御について
説明する。
【０００４】図１６に、従来の同期バス制御技術による
バス上のデータ転送のタイミングを示す。
【０００５】図中、ＣＬＫはバスに接続された各々のモ
ジュールが共通に有するデータ転送用同期クロック、Ａ
／Ｄは多重化されたアドレスおよびデータ、ＡＤＲＶは
Ａ／Ｄ上のアドレスが有効であることを示すアドレスバ
リッド信号、ＷＲＩＴＥはライトアクセスの指定信号
で、Ａ／Ｄ上のデータが有効であることも併せて示して
いる。また、ＷＡＩＴはスレーブ側のバッファがデータ
を受け付けられる状態になっていないことをマスター側
に伝えるウエイト信号である。
【０００６】このような信号から構成されるバスを用い
て、１のモジュールが他のモジュールにライトアクセス
を行う場合は、まず、バスマスタがＡ／Ｄ上のアドレス
が有効であることを示すアドレスバリッド信号ＡＤＲＶ
をアサートすると同時にＡ／Ｄ上にアクセス先のアドレ
スを出力する。
【０００７】一方、このアドレスのデコード結果とライ
トアクセスの指定信号ＷＲＩＴＥにより、自モジュール
に対するライトアクセスであることを検知したスレーブ
モジュールは、データを取り込む準備ができている場合
は同期クロックＣＬＫのタイミングでＡ／Ｄ上の有効デ
ータを取り込む。もしスレーブモジュールがデータを取
り込む準備ができていない場合は、データを受け付ける
状態になっていないことをマスター側に伝えるウエイト
信号ＷＡＩＴによりデータサイクルの延長を要求する。
【０００８】マスタモジュールはウエイト信号がアサー
トされている場合は、この間、データサイクルを延長す
る。スレーブモジュールはデータを取り込む準備ができ
た時点で同期クロックＣＬＫのタイミングでＡ／Ｄ上の
有効データを取り込み、ウエイト信号をネゲートする。
そして、マスタモジュールは、ウエイト信号がネゲート
されたらデータサイクルを打切り、アクセスを終了す
る。
【０００９】このように、従来の同期バスの制御技術に
よれば、ハンドシェイク式にデータ転送が可能か否かを
ウエイト信号によって伝え合いつつ、データ転送を行っ
ていた。
【００１０】
【発明が解決しようとする課題】しかし、従来の技術に
よれば、データ転送を行う場合に、データの転送に先立
ち、ウエイトサイクルを挿入しているので、ウエイトサ
イクルの分だけオーバヘッドが生じ、データ転送速度が
低下すると共に、バスの占有時間が増大し、バスの使用
効率が低下するという問題があった。
【００１１】そこで、本発明は、データ転送のオーバヘ
ッドを低減することにより、バス使用効率の向上を図る
ことのできるバスの制御方法を提供することを目的とす
る。
【００１２】
【課題を解決するための手段】前記目的達成のために、
本発明は、バスと、バスに接続された複数のモジュール
を有する情報処理システムにおいて、バスの使用権を獲
得したモジュ−ル（マスタ）が前記バスを制御して転送
先のモジュ−ル（スレ−ブ）にアドレスおよびデータ
を、各モジュ−ルに共通のクロックに同期して転送する
バス制御方法であって、前記マスタは、バスの使用権を
獲得したらアドレスもしくはデータをスレ−ブに転送す
る転送サイクルを実行してバスの使用権を放棄し、スレ
−ブとして、転送されたアドレスもしくはデータを受け
取った前記モジュ−ルは、受け取ったアドレスもしくは
データについての転送サイクルのそれぞれに対して、受
領を報告するアクノレッジ報告を、対応する転送サイク
ルから所定数後のサイクルにおいて他の全モジュ−ルに
送出し、アクノレッジ報告が送出されたサイクルより前
記所定数前のサイクルにマスタとして転送を実行したモ
ジュ−ルは、当該送出されたアクノレッジ報告より実行
した転送サイクルの成否を確認することを特徴とするバ
ス制御方法を提供する。
【００１３】また、本発明は、前記目的達成のために、
マスタは、バスの使用権を獲得したらアドレスもしくは
データをスレ−ブに転送する転送サイクルを実行してバ
スの使用権を放棄し、スレ−ブでありながら、転送され
たアドレスもしくはデータを受け付けることができなか
ったモジュ−ルは、転送の再実行を要求するリトライ要
求を、受付けることのできなかった転送サイクルから所
定数後のサイクルにおいて他の全モジュ−ルに送出し、
リトライ要求が送出されたサイクルより前記所定数前の
サイクルにマスタとして転送を実行したモジュ−ルは、
前記所定数前のサイクルに実行した転送を再度実行する
ことを特徴とするバス制御方法を提供する。
【００１４】また、さらに、本発明は、マスタは、バス
の使用権を獲得したらアドレスもしくはデータをスレ−
ブに転送する転送サイクルを実行してバスの使用権を放
棄し、スレ−ブとして、転送されたアドレスもしくはデ
ータを受け取った前記モジュ−ルは、受け取ったアドレ
スもしくはデータに転送誤りがあった場合に、転送誤り
の発生を報告するエラ−報告を、前記転送誤りがあった
サイクルから所定数後のサイクルにおいて、他の全モジ
ュ−ルに送出し、エラ−報告が送出されたサイクルより
前記所定数前のサイクルにマスタとして転送を実行した
モジュ−ルは、当該送出されたエラ−報告より転送誤り
が発生した転送の内容を確認することを特徴とするバス
制御方法を提供する。
【００１５】
【作用】本発明に係るバス制御方法によれば、たとえ
ば、マスタは、バスの使用権を獲得したらスレ−ブの状
態を確認することなしに、アドレスもしくはデータをス
レ−ブに転送する転送サイクルを実行し、転送の成否を
確認することなしにバスの使用権を放棄する。一方、ス
レ−ブとして、転送されたアドレスもしくはデータを受
け取った前記モジュ−ルは、受け取ったアドレスもしく
はデータについての転送サイクルのそれぞれに対して、
受領を報告するアクノレッジ報告を、対応する転送サイ
クルから所定数後のサイクルにおいて他の全モジュ−ル
に送出し、アクノレッジ報告が送出されたサイクルより
前記所定数前のサイクルにマスタとして転送を実行した
モジュ−ルは、当該送出されたアクノレッジ報告より実
行した転送サイクルの転送の成否を確認し、もし、転送
が成功していない場合にのみ、対策を講じる。
【００１６】したがい、マスタよりの転送を受け入れる
用意のあるスレ−ブに対する転送は、実際にアドレスや
データを転送するサイクルのみで実現でき、バスの使用
効率を向上することができる。
【００１７】
【実施例】以下、本発明に係る情報処理システムの一実
施例について説明する。
【００１８】まず、図１に本実施例に係る情報処理シス
テムの構成を示す。
【００１９】図示するように、本実施例に係る情報処理
システムは、システムバス５０〜６０と、これに接続す
る複数のモジュール０〜７（１００〜１０７）と、各モ
ジュール１００〜１０７間のバス使用権を調停するバス
アービタ１０８と、各モジュール１００〜１０７に接続
するＩ／Ｏバス１００、Ｉ／Ｏバスに接続するＩ／Ｏ装
置とを有している。また、各モジュール１００〜１０７
には、単独のＩ／Ｏ装置のみが接続することもある。各
モジュールは、システムバスインタフェース装置を内蔵
し、システムバス５０〜６０と、図示せざるＩ／Ｏバス
もしくはＩ／Ｏ装置との間のデータ転送を仲介する。
【００２０】また、図中、６１はモジュール０からバス
アービタ１０８に対してバス使用権を要求するためのバ
ス権要求信号（ＢＲＥＱ０）、６２はバスアービタ１０
８からモジュール０（１００）にバス使用の許可を与え
るバス使用許可信号（ＢＧＲＡＮＴ０）、６３はモジュ
ール０（１００）からバスアービタ１０８に対して次の
サイクルがバス使用の最終サイクルであることを伝える
ラストサイクル信号（ＬＣ０）である。同様に、６４は
モジュール１（１０１）からバスアービタ１０８に対す
るバス権要求信号（ＢＲＥＱ１）、６５はバスアービタ
１０８からモジュール１（１０１）に対するバス使用許
可信号（ＢＧＲＡＮＴ１）、６６はモジュール１（１０
１）からバスアービタ１０８に対して最終サイクルであ
ることを伝えるラストサイクル信号（ＬＣ１）、６７は
モジュール７（１０７）からバスアービタ１０８に対す
るバス権要求信号（ＢＲＥＱ７）、６８はバスアービタ
１０８からモジュール７（１０７）に対するバス使用許
可信号（ＢＧＲＡＮＴ７）、６９はモジュール７（１０
７）からバスアービタ１０８に対して最終サイクルであ
ることを伝えるラストサイクル信号（ＬＣ７）である。
【００２１】また、システムバスにおいて、５０はアド
レスおよびデータバス（Ａ／Ｄ）、５１はアクセスの種
類を指定するコマンド信号（ＣＭＤ）、５２はＡ／Ｄ上
のアドレスが有効であることを示すアドレスバリッド信
号（ＡＤＲＶ）、５３はＡ／Ｄ上のデータが有効である
ことを示すデータバリッド信号（ＤＡＴＡＶ）、５４は
スレーブ側がアドレスもしくはデータを確かに受け取っ
たことをマスタ側に伝えるトランザクションアクノリッ
ジ信号（ＴＡＣＫ）、５５はスレーブ側のマスタ側に対
するリトライ要求信号（ＲＥＴＲＹ）、５６はスレーブ
側からマスタ側に対するトランザクションに同期したエ
ラー報告信号であるシンクロナスエラー（ＳＥＲＲ）、
５７はトランザクションに同期しないエラー報告信号で
あるアシンクロナスエラー（ＡＥＲＲ）、５８はシンク
ロナスエラー５６およびアシンクロナスエラー５７と同
時に出力して診断用トランザクション以外を凍結するフ
リーズ信号（ＦＲＺ）、５９はフリーズ中の診断用トラ
ンザクションによるエラー回復が終了後フリーズ信号を
解除するためのバスリセット信号（ＢＲＳＴ）、６０は
各モジュールに共通に供給される同期用クロック信号
（ＣＬＫ）である。
【００２２】次に、図２に、各モジュールの内部構成を
示す。
【００２３】図中、１がバス制御を担うシステムバスイ
ンタフェース装置であって、システムバス５０〜６０
と、図示せざるＩ／ＯバスもしくはＩ／Ｏ装置との間に
接続され、両者間のデータ転送を仲介する。
【００２４】２はシステムバスインタフェース装置１内
部のシステムバス制御部、３はシステムバスインタフェ
ース装置１を介して接続されるＩ／ＯバスもしくはＩ／
Ｏ装置を制御する制御部である。また、４は、システム
バス制御部２とＩ／ＯバスもしくはＩ／Ｏの制御部３間
のインタフェースを整合させる変換部、５はバスアービ
トレーション制御部、６はエラー制御部、７はシステム
バス制御部、８はリトライ制御部、９は受けデータ用バ
ッファ、１０はアドレス変換部、１１はデータ変換部、
１２はプロトコル変換部、１３はアドレス入出力部、１
４はデータ入出力部、１５はＩ／Ｏ（バス）制御部、１
６は出力用最終段バッファ、１７は入力用初段バッフ
ァ、１８はアドレス出力バッファ、１９〜２２はバース
トライト用データバッファ、２３は入力アドレスバッフ
ァ、２４は入力アドレス、データチェック用バッファ、
２５はアービトレーション制御信号、２６はアドレスバ
ス、２７はデータバス、２８は制御信号、２９はデータ
のパリティ等より転送誤りを検出するエラーチェッカー
である。
【００２５】以下、このような情報処理システムにおけ
るデータ転送動作について説明する。
【００２６】まず、リードアクセス動作について説明す
る。本実施例では、リードアクセスを、読み出し要求側
がアドレスをシステムバスに出力する起動シーケンス
と、被要求側が受け取ったアドレスに応えデータをシス
テムバスに出力する応答シーケンスより実現する。ま
た、本実施例においては、起動シーケンスと応答シーケ
ンスが独立したスプリット動作によりリードアスセス動
作を実現する。
【００２７】本実施例においては、あるモジュールがリ
ードアクセス動作を行う場合、まず、バス権要求信号
（ＢＲＥＱ）によりバスアービタ１０８に対しバス使用
権を要求する。また、このとき同時にラストサイクル信
号（ＬＣ）を出力し、バスアービタ１０８に対し１サイ
クルでバス権を放棄することを予告する。
【００２８】そして、バス使用許可信号（ＢＧＲＡＮ
Ｔ）がアサートされたらアドレス等をシステムバスに出
力し、バス使用を終了する。
【００２９】図３には、モジュール０（１００）からモ
ジュール３（１０３）までが、リードアクセスのため
に、同時にＢＲＥＱをアサートした場合について示し
た。
【００３０】図示するように、モジュール０（１００）
からモジュール３までが同時にＢＲＥＱをアサートして
いる。ただし、モジュール０（１００）、モジュール１
（１０１）、モジュール２、モジュール３の順でバス使
用の優先順位が高いものとする。
【００３１】図示するように、第３サイクル、第４サイ
クル、第５サイクル、第６サイクルと、バスマスタがモ
ジュール０（１００）、モジュール１（１０１）、モジ
ュール２、モジュール３の順に切り換わっている。すな
わち、バスマスタが１サイクルごとに切り替わってもア
イドルサイクルが挿入されない。
【００３２】図３に、リードアクセスを起動するシーケ
ンスを示す。
【００３３】図示するように、このシーケンスにおい
て、リードアクセスのために、ＢＲＥＱとＬＣをアサー
トした起動モジュールは、バスアービタ１０８からバス
使用許可信号（ＢＧＲＡＮＴ）を受けるとＡ／Ｄ上のア
ドレスが有効であることを示すアドレスバリッド信号
（ＡＤＲＶ）５２を有効にし、アドレスデータバス（Ａ
／Ｄ）５０にアクセス先のアドレスを出力する。また、
同時に、アクセスの種類がリードアクセスであるという
ことをコマンド信号（ＣＭＤ）５１に出力し、起動シー
ケンスを終了する。なお、リードアクセスの起動サイク
ルは図中第４サイクルとなっている。
【００３４】次に、応答シーケンスを図５に示す。
【００３５】リードアクセスのコマンドおよびアドレス
を受け取ったモジュールは応答するべきデータが準備で
きた時点でバス権を獲得した後、Ａ／Ｄ上のデータが有
効であることを示すデータバリッド信号（ＤＡＴＡＶ）
５３を有効にし、アドレスおよびデータバス（Ａ／Ｄ）
５０に応答データを出力する。また、同時に、アクセス
の種類がリード応答アクセスであるということをコマン
ド信号（ＣＭＤ）５１に出力する。応答サイクルは、図
中第７サイクルである。
【００３６】なお、ここでバーストリード時のリードア
クセスの応答シーケンスを図５に示しておく。図中、応
答サイクルは第５から第８サイクルである。
【００３７】以上のように、本実施例においては、従来
のようなウエイト信号等を用いずに、各モジュールの受
けデータ用バッファ（図１、９）が、いつでもデータを
取り込み可能と仮定し、バス権獲得後は、転送を必ず１
データもしくは１アドレスあたり１サイクルで行い、バ
ス占有時間を減らし、バス使用効率を向上させている。
【００３８】なお、ライトアクセスのシーケンスにおい
ても、図７に示すように、アドレス転送、データ転送を
ともに１サイクルずつで終了させることができる。アド
レス等を転送し、ライトアクセスを起動する起動サイク
ルが第４サイクル、データ等を転送する応答サイクルが
第５サイクルである。
【００３９】また、バーストライト時のシーケンスにお
いても、図８に示すように、転送サイクルを必ず１デー
タもしくはアドレスあたり１サイクルで行うことができ
る。図８中、アドレスを転送する起動サイクルが第３サ
イクル、これに応え４つのデータを転送する応答サイク
ルが第４から第７サイクルである。
【００４０】さて、前述したように、各モジュールの受
けデータ用バッファ（図１、９）が、いつでもデータを
取り込み可能と仮定し、バス権獲得後は、転送サイクル
を必ず１データもしくはアドレスあたり１サイクルで行
うようにしたが、バッファの容量にも限りがあるため連
続でライトアクセス等が行われるとバッファがオーバフ
ローしデータを受けきれなくなる場合が有りえる。
【００４１】そこで、本実施例では、スレーブ側がアド
レスもしくはデータを確かに受け取ったことをマスタ側
に伝えるトランザクションアクノリッジ信号（ＴＡＣ
Ｋ）５４、スレーブ側がマスタ側に再送を要求するリト
ライ要求信号（ＲＥＴＲＹ）５５、スレーブ側がマスタ
側にエラーの発生をトランザクションに同期して報告す
るシンクロナスエラー（ＳＥＲＲ）５６を設けた。ま
た、これらの信号は、必ず、マスタ側よりの転送サイク
ルの２サイクル後にスレーブ側が出力することとし、そ
のマスタ側よりのトランザクションが成功したか否かを
マスタ側が認識できるようにした。
【００４２】また、各モジュールはトランザクションの
起動をかけられた時点で、バッファが当該トランザクシ
ョンによってオーバフローするか否かを判別することが
できるので、スレーブ側モジュールのリトライ要求信号
（ＲＥＴＲＹ）５５のアサートはトランザクションの先
頭のサイクルに対してのみ行う。なお、バーストライト
もしくはバーストリード時には、トランザクションの先
頭のサイクルでＣＭＤにバースト転送量の情報を含める
ので、この場合も、各モジュールはトランザクションの
起動をかけられた時点で、バッファが当該トランザクシ
ョンによってオーバフローするか否かを判別することが
できる。
【００４３】リードアクセスに対するリトライのシーケ
ンス例を図９に示す。
【００４４】図示した例では、１回目の起動サイクル
（第４サイクル）に対して、第６サイクルにスレーブか
らＲＥＴＲＹをアサートし、これに対しマスタが第１１
サイクルで再度起動サイクルを実行しリトライを成功さ
せている。
【００４５】次に、転送エラーが起こった場合のシーケ
ンス例を図１０に示す。
【００４６】図示した例は、バーストライトアクセスの
２つめのデータ転送サイクル（第６サイクル）でパリデ
ィエラーが起こった場合で、スレーブ側からマスタ側に
対するトランザクションに同期したエラー報告信号であ
るシンクロナスエラー（ＳＥＲＲ）５６が、パリディエ
ラーが起こったサイクルの２サイクル後（第８サイク
ル）にスレーブ側より出力されている。また、スレーブ
側モジュールは、エラー報告をおこなうのと同時に、フ
リーズ信号（ＦＲＺ）５８によりバスを凍結する。一
方、シンクロナスエラー（ＳＥＲＲ）５６がアサートさ
れると、マスター側は、シンクロナスエラー（ＳＥＲ
Ｒ）５６がアサートされタイミングと、記憶しておいた
過去に実行した各サイクルについての情報より、エラー
発生サイクル、エラーアドレスなどを求め、ロギング情
報として保持する。
【００４７】また、シンクロナスエラー（ＳＥＲＲ）５
６がアサートされると、いずれかのモジュールに接続し
たプロセッサ等、エラー回復処理を担う所定の装置がマ
スター側のモジュールが保持したエラー発生サイクル、
エラーアドレスなどのロギング情報をもとにエラーを回
復（第９サイクルから第１８サイクルの間のどこかのタ
イミング）した後、バスリセット信号（ＢＲＳＴ）５９
によりフリーズを解除し、通常のトランザクションをリ
スタートさせる（第２４サイクル以降）。
【００４８】このように、本実施例においては、マスタ
側は、トランザクションに完全に同期したエラー報告を
受けるので、どのサイクルでエラーが起こったかという
情報までロギングすることができ、その後のエラーの解
析、エラーの回復処理を容易にすることができる。
【００４９】ところで、次に、このようなプロトコルを
有するシステムバスを用いて、複数のモジュールに対し
て同時にライトを行う放送型トランザクションであるブ
ロードキャストを行う場合について説明する。
【００５０】このような放送型トランザクションにおい
ては、同時に複数モジュールに対してライトすることが
必須であるため、一部のモジュールのみがバッファのオ
バーフローを起こしライトできたモジュールとそうでな
いモジュールが生じてしまう場合が有りえる。
【００５１】そこで、本実施例においては、ブロードキ
ャスト時には、マスタは必ず転送サイクルの２サイクル
後までバス権を保持したままで待ち、リトライ要求信号
（ＲＥＴＲＹ）５５がないか、シンクロナスエラー報告
（ＳＥＲＲ）５６がないかを確認するようにする。
【００５２】また、ここで、トランザクションアクノリ
ッジ信号（ＴＡＣＫ）５４、リトライ要求信号（ＲＥＴ
ＲＹ）５５、シンクロナスエラー報告（ＳＥＲＲ）５６
が、複数のモジュールによって同時にアサートする可能
性があるため、ワイヤードＯＲ信号として準備してお
く。そして、マスタは、リトライ要求があればバス権を
保持したままでもう一度同じアクセスサイクルを実行す
るようにする。一方、転送を受け取った各スレ−ブも、
必ず転送サイクルの２サイクル後まで、転送されたデー
タの処理を開始せずに保持したままで待ち、他のスレ−
ブよりのリトライ要求信号（ＲＥＴＲＹ）５５がない
か、シンクロナスエラー報告（ＳＥＲＲ）５６がないか
を確認し、リトライ要求信号（ＲＥＴＲＹ）５５がない
か、シンクロナスエラー報告（ＳＥＲＲ）５６があった
場合には、受け取ったデータを廃棄する。
【００５３】ブロードキャストアクセス動作時のシーケ
ンス例を図１１、図１２に示す。
【００５４】図１１は、１度のブロードキャストアクセ
スで成功した例で、図１２はブロードキャストアクセス
で成功した例を示している。
【００５５】図１１に示す例では、転送サイクルの２サ
イクル後までバス権を保持したままで待っても、リトラ
イ要求信号（ＲＥＴＲＹ）５５、シンクロナスエラー報
告（ＳＥＲＲ）５６がない場合、マスタは、ＬＣを発行
し、バス権を手放している。
【００５６】一方、図１２に示す例では、第３サイクル
および第７サイクルでマスタが起動をかけたブロードキ
ャストアクセスに対して第５、第９サイクルでＲＥＴＲ
Ｙがアサートされている。マスタは、各ＲＲＥＴＲＹの
アサートに対して、第７、第１１サイクルでリトライの
起動をかけ、３回目のリトライに対しては第１３サイク
ルでＲＲＥＴＲＹがアサートされず、最終転送サイクル
の２サイクル後の第１４サイクルまでにエラー報告もな
かったことを確認してＬＣを発行しバス権を手放してト
ランザクションを終了している。
【００５７】ここで、図１３に、ブロードキャストアク
セスを行うマスタの実行する手順を示しておく。図示す
るように、マスタは、１５０で処理を開始後、１５１で
全モジュールを対象とした放送型のライトアクセスを実
行する。そして、１５２で１５１にたいするリトライ要
求があるかどうかを判定し、あれば１５１にもどり全モ
ジュールを対象とした放送型のライトアクセスを再実行
する。１５２で１５１にたいするリトライ要求がなけれ
ば１５３で２サイクル待って全スレーブがエラーなくデ
ータを受け取ったかどうかを確認し、１５４でエラー報
告を受ければ１５５に遷移してエラー処理を行い、エラ
ー報告がなければ１５６で終了する。
【００５８】なお、連続ライトアクセスを受けるモジュ
−ルが、階層の異なるバス間のプロトコル変換を行うバ
スコンバ−タである場合には、当該モジュ−ルは、最後
のサイクルのデ−タまでバッファ内に受け取ったことを
確認してから異なる階層のバスへの転送を開始するよう
にする。
【００５９】ところで、前述したように、リトライ要求
が返ってくるサイクルは起動サイクルの２サイクル後と
なるため、図１４に示すように、同一モジュールから特
定のモジュールに対して連続してライトアクセス（第３
および第５サイクルで起動）を行うような場合、バスイ
ンタフェース装置の都合で１番目のライトアクセスがバ
ッファのオーバフロー等により受付けられなかったのに
もかかわらず、２番目のライトアクセスが引き続きマス
タ側より行われる。そして、この２番目のライトアクセ
スのみが受け付けられる可能性がある。すなわち、アク
セスの順序が保証されない場合が生じえる。
【００６０】そこで、本実施例においては、同一モジュ
ールから特定のモジュールに対して連続ライトアクセス
を行うような場合は、起動をかけるバスインタフェース
装置において、連続ライトの場合は、ライトアクセス終
了後は必ず２サイクル待って、リトライ要求が返ってこ
ないことを確認した後、次のライトアクセスを起動する
ようにする。
【００６１】図１５に同一モジュールから特定のモジュ
ールに対して連続ライトアクセスを行う場合のシーケン
ス例を示す。
【００６２】図示した例では、マスタは第４サイクルで
１度目のライトアクセスを終了した後に、第５サイクル
にリトライ要求がアサートされないことを確認した後、
第７サイクルに２番目のアクセスを起動している。
【００６３】なお、本実施例において、リトライ要求、
アクノリッジ、エラー報告を２サイクル後に行っている
理由は、システムバスの負荷を極力低減し、転送の同期
用クロックであるＣＬＫの周波数を高くすることを可能
とするために、エラーチェッカー（図１、２９）等を直
接システムバスに接続しないことに起因するものであ
る。
【００６４】以上、説明してきたように、本実施例に係
る情報処理システムによれば、相手モジュールのデータ
受け付けの可否を確認するためのレディ制御などのハン
ドシェイクを行わず、また、データ転送元が転送先であ
るスレーブのアクノリッジ信号を確認することなしに転
送サイクルを終了するので、バスの使用効率を向上する
ことができると共に、アクセス速度を向上することがで
きる。
【００６５】また、エラー処理に関しては、トランザク
ションの各々のサイクルに同期したエラー報告を行うの
で、エラー報告をうけたマスタモジュールが、エラーが
発生したサイクルの個所まで詳細にロギングをとること
ができ、エラー発生後の回復処理を容易にすることがで
きる。
【００６６】
【発明の効果】以上のように、本発明によれば、データ
転送のオーバヘッドを低減することにより、バス使用効
率の向上を図ることのできるバスの制御方法を提供する
ことができる。
【図面の簡単な説明】
【図１】本発明の一実施例に係る情報処理システムの構
成を示すブロック図である。
【図２】システムバスインタフェース装置の構成を示す
ブロック図である。
【図３】リードアクセスのためのバス権要求が競合した
場合のシーケンスを示すタイムチャートである。
【図４】リードアクセスの起動シーケンスを示すタイム
チャートである。
【図５】リードアクセスの応答シーケンスを示すタイム
チャートである。
【図６】バースト転送によるリードアクセスの起動シー
ケンスを示すタイムチャートである。
【図７】ライトアクセスのシーケンスを示すタイムチャ
ートである。
【図８】バースト転送によるライトアクセスのシーケン
スを示すタイムチャートである。
【図９】リードアクセスのリトライシーケンスを示すタ
イムチャートである。
【図１０】転送エラー発生時のシーケンスを示すタイム
チャートである。
【図１１】ブロードキャスアクセス時のシーケンスを示
すタイムチャートである。
【図１２】ブロードキャスアクセス時のリトライシーケ
ンスを示すタイムチャートである。
【図１３】ブロードキャスアクセス時にマスタが行う手
順を示すフローチャートである。
【図１４】通常のライトアクセスと同様の連続ライトア
クセスを行った場合のリトライシーケンスを示すタイム
チャートである。
【図１５】連続ライトアクセスのシーケンスを示すタイ
ムチャートである。
【図１６】従来のバス制御技術によるライトアクセスの
シーケンスを示すタイミングチャートである。
【符号の説明】
１・・・システムバスインタフェース装置 ２・・・システムバス制御部 ３・・・制御部 ４・・・変換部 ５・・・バスアービトレーション制御部 ６・・・エラー制御部 ７・・・システムバス制御部 ８・・・リトライ制御部 ９・・・受けデータ用バッファ １０・・・アドレス変換部 １１・・・データ変換部 １２・・・プロトコル変換部 １３・・・アドレス入出力部 １４・・・データ入出力部 １５・・・Ｉ／Ｏ（バス）制御部 １６・・・出力用最終段バッファ １７・・・入力用初段バッファ １８・・・アドレス出力バッファ １９、２０、２１、２２・・・バーストライト用データ
バッファ ２３・・・入力アドレスバッファ ２４・・・入力アドレス、データチェック用バッファ ２５・・・アービトレーション制御信号 ２６・・・アドレスバス ２７・・・データバス ２８・・・制御信号 ２９・・・エラーチェッカー ５０・・・データバス（Ａ／Ｄ） ５１・・・コマンド信号（ＣＭＤ） ５２・・・アドレスバリッド信号（ＡＤＲＶ） ５３・・・データバリッド信号（ＤＡＴＡＶ） ５４・・・トランザクションアクノリッジ信号（ＴＡＣ
Ｋ） ５５・・・リトライ要求信号（ＲＥＴＲＹ） ５６・・・シンクロナスエラー（ＳＥＲＲ） ５７・・・アシンクロナスエラー（ＡＥＲＲ） ５８・・・フリーズ信号（ＦＲＺ） ５９・・・バスリセット信号（ＢＲＳＴ） ６０・・・同期用クロック信号（ＣＬＫ）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 源馬 英明 神奈川県海老名市下今泉810番地 株式会 社日立製作所オフィスシステム設計開発セ ンタ内 (72)発明者 岡田 哲彦 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 小森 一彦 神奈川県海老名市下今泉810番地 株式会 社日立製作所オフィスシステム設計開発セ ンタ内 (72)発明者 岡澤 宏一 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所マイクロエレクトロニク ス機器開発研究所内

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】バスと、バスに接続された複数のモジュー
    ルを有する情報処理システムにおいて、バスの使用権を
    獲得したモジュ−ル（マスタ）が前記バスを制御して転
    送先のモジュ−ル（スレ−ブ）にアドレスおよびデータ
    を、各モジュ−ルに共通のクロックに同期して転送する
    バス制御方法であって、 前記マスタは、バスの使用権を獲得したらアドレスもし
    くはデータをスレ−ブに転送する転送サイクルを実行し
    てバスの使用権を放棄し、 スレ−ブとして、転送されたアドレスもしくはデータを
    受け取った前記モジュ−ルは、受け取ったアドレスもし
    くはデータについての転送サイクルのそれぞれに対し
    て、受領を報告するアクノレッジ報告を、対応する転送
    サイクルから所定数後のサイクルにおいて他の全モジュ
    −ルに送出し、 アクノレッジ報告が送出されたサイクルより前記所定数
    前のサイクルにマスタとして転送を実行したモジュ−ル
    は、当該送出されたアクノレッジ報告より実行した転送
    サイクルの転送の成否を確認することを特徴とするバス
    制御方法。
  2. 【請求項２】バスと、バスに接続された複数のモジュー
    ルを有する情報処理システムにおいて、バスの使用権を
    獲得したモジュ−ル（マスタ）が前記バスを制御して転
    送先のモジュ−ル（スレ−ブ）にアドレスおよびデータ
    を、各モジュ−ルに共通のクロックに同期して転送する
    バス制御方法であって、 前記マスタは、バスの使用権を獲得したらアドレスもし
    くはデータをスレ−ブに転送する転送サイクルを実行し
    てバスの使用権を放棄し、 スレ−ブでありながら、転送されたアドレスもしくはデ
    ータを受け付けることができなかったモジュ−ルは、転
    送の再実行を要求するリトライ要求を、受付けることの
    できなかった転送サイクルから所定数後のサイクルにお
    いて他の全モジュ−ルに送出し、 リトライ要求が送出されたサイクルより前記所定数前の
    サイクルにマスタとして転送を実行したモジュ−ルは、
    前記所定数前のサイクルに実行した転送を再度実行する
    ことを特徴とするバス制御方法。
  3. 【請求項３】バスと、バスに接続された複数のモジュー
    ルを有する情報処理システムにおいて、バスの使用権を
    獲得したモジュ−ル（マスタ）が前記バスを制御して転
    送先のモジュ−ル（スレ−ブ）にアドレスおよびデータ
    を、各モジュ−ルに共通のクロックに同期して転送する
    バス制御方法であって、 前記マスタは、バスの使用権を獲得したらアドレスもし
    くはデータをスレ−ブに転送する転送サイクルを実行し
    てバスの使用権を放棄し、 スレ−ブとして、転送されたアドレスもしくはデータを
    受け取った前記モジュ−ルは、受け取ったアドレスもし
    くはデータに転送誤りがあった場合に、転送誤りの発生
    を報告するエラ−報告を、前記転送誤りがあったサイク
    ルから所定数後のサイクルにおいて、他の全モジュ−ル
    に送出し、 エラ−報告が送出されたサイクルより前記所定数前のサ
    イクルにマスタとして転送を実行したモジュ−ルは、当
    該送出されたエラ−報告より転送誤りが発生した転送の
    内容を確認することを特徴とするバス制御方法。
  4. 【請求項４】請求項２記載のバス制御方法であって、 スレ−ブでありながら、転送されたアドレスもしくはデ
    ータを受け付けることができなかった前記モジュ−ル
    は、前記マスタが前記転送サイクルを連続して実行した
    場合には、前記マスタが連続して実行した転送サイクル
    のうちの先頭の転送サイクルから所定数後のサイクルに
    おいてのみ、前記リトライ要求を他の全モジュ−ルに送
    出し、 リトライ要求が送出されたサイクルより前記所定数前の
    サイクルにマスタとして転送を実行したモジュ−ルは、
    前記所定数前のサイクルから連続して実行した転送を再
    度実行することを特徴とするバス制御方法。
  5. 【請求項５】請求項３記載のバス制御方法であって、 エラ−回復処理を実行するエラ−処理手段を備え、 スレ−ブとして、転送されたアドレスもしくはデータを
    受け取った前記モジュ−ルは、前記エラ−報告と同時
    に、診断用のトランザクション以外のバス上のトランザ
    クションを凍結するフリーズ信号を他の全てのモジュ−
    ルに送出し、 エラ−報告が送出されたサイクルより前記所定数前のサ
    イクルにマスタとして転送を実行したモジュ−ルは、当
    該送出されたエラ−報告の送出タイミングより、転送誤
    りが発生した転送サイクルおよび転送アドレスについて
    の情報を求め、ロギング情報として保持すると共にエラ
    −回復処理の実行を前記エラ−処理手段に送出し、 前記エラ−処理手段は、前記ロギング情報をもとにエラ
    ーを回復した後、バス上の通常のトランザクションを再
    開させるバスリセット信号を他の各モジュ−ルに送出す
    ることを特徴とするバス制御方法。
  6. 【請求項６】請求項１記載のバス制御方法であって、 前記マスタは、アドレスもしくはデータをスレ−ブに連
    続して転送する場合には、転送サイクルの実行後に、当
    該転送サイクルに対するスレ−ブよりのアクノレッジ報
    告を確認するまで、前記所定数のサイクル、バスの使用
    権を保持し、当該転送サイクルに対するスレ−ブよりの
    アクノレッジ報告を確認した後に次の転送サイクルを実
    行することを特徴とするバス制御方法。
  7. 【請求項７】請求項２記載のバス制御方法であって、 前記マスタは、アドレスもしくはデータをスレ−ブに連
    続して転送する場合には、転送サイクルの実行後に、当
    該転送サイクルに対するスレ−ブよりのリトライ要求の
    有無を確認するまで、前記所定数のサイクル、バスの使
    用権を保持し、リトライ要求があった場合には、当該転
    送サイクルで実行した転送の再実行を、次の転送サイク
    ルの実行に優先して実行することを特徴とするバス制御
    方法。
  8. 【請求項８】請求項３記載のバス制御方法であって、 前記マスタは、アドレスもしくはデータをスレ−ブに連
    続して転送する場合には、転送サイクルの実行後に、当
    該転送サイクルに対するスレ−ブよりのエラ−報告の有
    無を確認するまで、前記所定数のサイクル、バスの使用
    権を保持し、エラ−報告のないことを確認した後に、次
    の転送サイクルを実行することを特徴とするバス制御方
    法。
  9. 【請求項９】請求項２記載のバス制御方法であって、 スレ−ブとして、転送誤りのあるアドレスもしくはデー
    タを受け取った前記モジュ−ルは、転送誤りの発生を報
    告するエラ−報告を、前記転送誤りがあったサイクルか
    ら所定数後のサイクルにおいて、他の全モジュ−ルに送
    出し、 前記マスタは、複数のスレーブに対して同時にデータの
    書き込みのための同報転送を行う場合には、当該転送を
    実行する転送サイクルに対する各スレ−ブよりのエラ−
    報告およびリトライ要求の有無を確認するまで、前記所
    定数のサイクル、バスの使用権を保持し、いずれかのス
    レ−ブからリトライ要求があった場合には、全てのスレ
    ーブに対する同報転送を再度実行し、いずれかのスレ−
    ブからエラ−報告があった場合には所定のエラ−回復処
    理を実行し、 各スレ−ブは、前記同報転送時には、マスタよりのデー
    タの転送を受け取った後、当該転送を受け取った転送サ
    イクルに対する他のスレ−ブよりのリトライ要求および
    エラー報告の送出の有無を確認するまで、前記所定数の
    サイクル、転送されたデータを保持し、いずれかのスレ
    −ブからのリトライ要求もしくはエラ−報告の送出があ
    った場合には、保持したデータを廃棄することを特徴と
    するバス制御方法。
JP4123569A 1992-05-15 1992-05-15 バス制御方法 Pending JPH05324544A (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP4123569A JPH05324544A (ja) 1992-05-15 1992-05-15 バス制御方法
US08/060,055 US5428753A (en) 1992-05-15 1993-05-13 Method for controlling a bus to progress transfer cycles without inserting a cycle for acknowledgment
US08/480,395 US5604874A (en) 1992-05-15 1995-06-07 Method for controlling a bus to progress transfer cycles without inserting a cycle for acknowledgment
US08/487,401 US5590290A (en) 1992-05-15 1995-06-07 Method for controlling a bus to progress transfer cycles without inserting a cycle for acknowledgement
US08/480,397 US5657458A (en) 1992-05-15 1995-06-07 Method for controlling a bus to progress transfer cycles without inserting a cycle for acknowledgment
US08/774,614 US5774679A (en) 1992-05-15 1996-12-30 Method for controlling a bus to progress transfer cycles without inserting a cycle for acknowledgement
US09/078,713 US6047345A (en) 1992-05-15 1998-05-14 Method for controlling a bus to progress transfer cycles without inserting a cycle for acknowledgment
US09/477,666 US6219735B1 (en) 1992-05-15 2000-01-05 Method for controlling a bus to progress transfer cycles without inserting a cycle for acknowledgement
US09/835,578 US20010016888A1 (en) 1992-05-15 2001-04-17 Method for controlling a bus to progress transfer cycles without inserting a cycle for acknowledgment
US10/263,759 US20030084218A1 (en) 1992-05-15 2002-10-04 Method for controlling a bus to progress transfer cycles without inserting a cycle for acknowledgment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4123569A JPH05324544A (ja) 1992-05-15 1992-05-15 バス制御方法

Related Child Applications (7)

Application Number Title Priority Date Filing Date
JP11136462A Division JP2000035925A (ja) 1999-05-17 1999-05-17 バス制御方法
JP11136466A Division JP2000029827A (ja) 1999-05-17 1999-05-17 バス制御方法
JP11136461A Division JP2000035941A (ja) 1999-05-17 1999-05-17 バス制御方法
JP11136464A Division JP2000035924A (ja) 1999-05-17 1999-05-17 バス制御方法
JP11136463A Division JP2000035944A (ja) 1999-05-17 1999-05-17 バス制御方法
JP13646599A Division JP3449945B2 (ja) 1999-05-17 1999-05-17 バス制御方法
JP11136460A Division JP2000035940A (ja) 1999-05-17 1999-05-17 バス制御方法

Publications (1)

Publication Number Publication Date
JPH05324544A true JPH05324544A (ja) 1993-12-07

Family

ID=14863829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4123569A Pending JPH05324544A (ja) 1992-05-15 1992-05-15 バス制御方法

Country Status (2)

Country Link
US (9) US5428753A (ja)
JP (1) JPH05324544A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0939374A2 (en) * 1998-02-17 1999-09-01 Hitachi, Ltd. Processor for information processing equipment and control method
US6021455A (en) * 1995-09-05 2000-02-01 Hitachi, Ltd. Method and system for arbitrating a bus according to the status of a buffer and destination information

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05324544A (ja) * 1992-05-15 1993-12-07 Hitachi Ltd バス制御方法
EP0706138A1 (en) * 1994-10-03 1996-04-10 International Business Machines Corporation Alternating data valid control signals for high performance data transfer
US5925118A (en) * 1996-10-11 1999-07-20 International Business Machines Corporation Methods and architectures for overlapped read and write operations
EP0848332B1 (en) * 1996-12-13 2004-06-02 Bull S.A. Unit for arbitration of access to a bus of a multiprocessor system with retry ability
US6145038A (en) * 1997-10-31 2000-11-07 International Business Machines Corporation Method and system for early slave forwarding of strictly ordered bus operations
US5951663A (en) * 1997-12-17 1999-09-14 Intel Corporation Method and apparatus for tracking bus transactions
US6212224B1 (en) 1997-12-18 2001-04-03 M Technologies, Inc. MIL-STD-1553 buffer/driver
US6324622B1 (en) 1998-08-24 2001-11-27 International Business Machines Corporation 6XX bus with exclusive intervention
JP3592547B2 (ja) 1998-09-04 2004-11-24 株式会社ルネサステクノロジ 情報処理装置および信号転送方法
US6665807B1 (en) 1998-09-04 2003-12-16 Hitachi, Ltd. Information processing apparatus
US20060174052A1 (en) * 2005-02-02 2006-08-03 Nobukazu Kondo Integrated circuit and information processing device
US6681283B1 (en) 1999-08-12 2004-01-20 Mips Technologies, Inc. Coherent data apparatus for an on-chip split transaction system bus
US6493776B1 (en) 1999-08-12 2002-12-10 Mips Technologies, Inc. Scalable on-chip system bus
US6604159B1 (en) * 1999-08-12 2003-08-05 Mips Technologies, Inc. Data release to reduce latency in on-chip system bus
US6490642B1 (en) 1999-08-12 2002-12-03 Mips Technologies, Inc. Locked read/write on separate address/data bus using write barrier
US6487679B1 (en) * 1999-11-09 2002-11-26 International Business Machines Corporation Error recovery mechanism for a high-performance interconnect
TW468112B (en) * 1999-12-15 2001-12-11 Via Tech Inc Arbitrating method of bus between control chipsets
US6726486B2 (en) 2000-09-28 2004-04-27 Scientific Learning Corp. Method and apparatus for automated training of language learning skills
US6993612B2 (en) * 2000-12-07 2006-01-31 Micron Technology, Inc. Arbitration method for a source strobed bus
US7000049B1 (en) * 2000-12-28 2006-02-14 Juniper Networks, Inc. Systems and methods for reliably selecting bus mastership in a fault tolerant manner
US6745273B1 (en) * 2001-01-12 2004-06-01 Lsi Logic Corporation Automatic deadlock prevention via arbitration switching
US6976108B2 (en) * 2001-01-31 2005-12-13 Samsung Electronics Co., Ltd. System on a chip having a system bus, an external bus, and a bus arbiter with programmable priorities for both buses, software, and method for assigning programmable priorities
EP1271333B1 (en) * 2002-04-13 2006-01-04 Agilent Technologies Inc. a Delaware Corporation Electrical circuit for a bus interface and/or bus bridge
US7103697B2 (en) * 2003-01-08 2006-09-05 Emulex Design & Manufacturing Corporation Flow-through register
US7703128B2 (en) 2003-02-13 2010-04-20 Microsoft Corporation Digital identity management
JP4055903B2 (ja) * 2003-12-26 2008-03-05 シャープ株式会社 バス通信システム
US7532637B2 (en) * 2004-03-11 2009-05-12 Omron Corporation Synchronous controller
US7984488B2 (en) * 2004-04-09 2011-07-19 Microsoft Corporation Credential roaming in electronic computing systems
US7526676B2 (en) * 2004-09-03 2009-04-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Slave device having independent error recovery
JP2008250632A (ja) * 2007-03-30 2008-10-16 Matsushita Electric Ind Co Ltd データ処理システム
JP5350677B2 (ja) * 2008-05-19 2013-11-27 株式会社東芝 バス信号制御回路、及び、バス信号制御回路を備えた信号処理回路
EP2341445B1 (en) * 2009-12-30 2017-09-06 Intel Deutschland GmbH Method for high speed data transfer
DE102011007437A1 (de) * 2010-11-15 2012-05-16 Continental Teves Ag & Co. Ohg Verfahren und Schaltungsanrodnung zur Datenübertragung zwischen Prozessorbausteinen
US11144358B1 (en) 2018-12-06 2021-10-12 Pure Storage, Inc. Asynchronous arbitration of shared resources
US10996891B2 (en) 2019-02-28 2021-05-04 International Business Machines Corporation Token management for write commands transmitted by a host over a plurality of interfaces to a storage controller
US11010248B2 (en) * 2019-02-28 2021-05-18 International Business Machines Corporation Reuse of resources in a storage controller for executing write commands over a plurality of interfaces
CN110069425A (zh) * 2019-04-24 2019-07-30 苏州浪潮智能科技有限公司 一种基于服务器多处理机板卡设备之间的数据处理方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6132161A (ja) * 1984-07-24 1986-02-14 Fuji Photo Film Co Ltd 処理システムの情報転送装置
JPS6366654A (ja) * 1986-09-08 1988-03-25 Matsushita Electric Ind Co Ltd 同期型バス
JPH02159658A (ja) * 1988-12-13 1990-06-19 Fujitsu Ltd バス制御方式
JPH04119445A (ja) * 1990-09-11 1992-04-20 Canon Inc 計算機システム

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4232366A (en) * 1978-10-25 1980-11-04 Digital Equipment Corporation Bus for a data processing system with overlapped sequences
US4373183A (en) * 1980-08-20 1983-02-08 Ibm Corporation Bus interface units sharing a common bus using distributed control for allocation of the bus
FR2503899A1 (fr) * 1981-04-08 1982-10-15 Thomson Csf Procede et dispositif de transmission de donnees numeriques
US4763249A (en) * 1983-09-22 1988-08-09 Digital Equipment Corporation Bus device for use in a computer system having a synchronous bus
US4570220A (en) * 1983-11-25 1986-02-11 Intel Corporation High speed parallel bus and data transfer method
JPH0690700B2 (ja) * 1984-05-31 1994-11-14 富士通株式会社 半導体集積回路
US4635193A (en) * 1984-06-27 1987-01-06 Motorola, Inc. Data processor having selective breakpoint capability with minimal overhead
US4858116A (en) * 1987-05-01 1989-08-15 Digital Equipment Corporation Method and apparatus for managing multiple lock indicators in a multiprocessor computer system
US4947317A (en) * 1988-10-12 1990-08-07 Pitney Bowes Inc. Communication protocol for a three nodes system having dedicated connections and bit indicating function of exchanged message
JPH02159659A (ja) * 1988-12-13 1990-06-19 Fujitsu Ltd バス制御方式
US5237670A (en) * 1989-01-30 1993-08-17 Alantec, Inc. Method and apparatus for data transfer between source and destination modules
US5124991A (en) * 1989-03-30 1992-06-23 Photonics Corporation Error correction for infrared data communication
US5119377A (en) * 1989-06-16 1992-06-02 International Business Machines Corporation System and method for software error early detection and data capture
JP2504206B2 (ja) * 1989-07-27 1996-06-05 三菱電機株式会社 バスコントロ―ラ
US5163138A (en) * 1989-08-01 1992-11-10 Digital Equipment Corporation Protocol for read write transfers via switching logic by transmitting and retransmitting an address
US5191649A (en) * 1990-12-21 1993-03-02 Intel Corporation Multiprocessor computer system with data bus and ordered and out-of-order split data transactions
US5117430A (en) * 1991-02-08 1992-05-26 International Business Machines Corporation Apparatus and method for communicating between nodes in a network
US5327570A (en) * 1991-07-22 1994-07-05 International Business Machines Corporation Multiprocessor system having local write cache within each data processor node
JPH05324544A (ja) * 1992-05-15 1993-12-07 Hitachi Ltd バス制御方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6132161A (ja) * 1984-07-24 1986-02-14 Fuji Photo Film Co Ltd 処理システムの情報転送装置
JPS6366654A (ja) * 1986-09-08 1988-03-25 Matsushita Electric Ind Co Ltd 同期型バス
JPH02159658A (ja) * 1988-12-13 1990-06-19 Fujitsu Ltd バス制御方式
JPH04119445A (ja) * 1990-09-11 1992-04-20 Canon Inc 計算機システム

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6021455A (en) * 1995-09-05 2000-02-01 Hitachi, Ltd. Method and system for arbitrating a bus according to the status of a buffer and destination information
US6425037B1 (en) 1995-09-05 2002-07-23 Hitachi, Ltd. Information processing system, bus arbiter, and bus controlling method
US6584530B2 (en) 1995-09-05 2003-06-24 Hitachi, Ltd. Information processing system, bus arbiter, and bus controlling method
EP0939374A2 (en) * 1998-02-17 1999-09-01 Hitachi, Ltd. Processor for information processing equipment and control method
EP0939374A3 (en) * 1998-02-17 2000-05-24 Hitachi, Ltd. Processor for information processing equipment and control method
US6728813B1 (en) 1998-02-17 2004-04-27 Renesas Technology Corp. Method and apparatus for converting non-burst write cycles to burst write cycles across a bus bridge

Also Published As

Publication number Publication date
US20010016888A1 (en) 2001-08-23
US6219735B1 (en) 2001-04-17
US20030084218A1 (en) 2003-05-01
US5604874A (en) 1997-02-18
US5428753A (en) 1995-06-27
US5590290A (en) 1996-12-31
US5774679A (en) 1998-06-30
US5657458A (en) 1997-08-12
US6047345A (en) 2000-04-04

Similar Documents

Publication Publication Date Title
JPH05324544A (ja) バス制御方法
US4864496A (en) Bus adapter module for interconnecting busses in a multibus computer system
US4979097A (en) Method and apparatus for interconnecting busses in a multibus computer system
US5611058A (en) System and method for transferring information between multiple buses
US5935233A (en) Computer system with a switch interconnector for computer devices
US5001624A (en) Processor controlled DMA controller for transferring instruction and data from memory to coprocessor
CA2223930C (en) Burst-broadcasting on a peripheral component interconnect bus
US6018792A (en) Apparatus for performing a low latency memory read with concurrent snoop
JPH09190406A (ja) 直接メモリアクセス制御装置及びこれを用いた伝送システム
JPH02500784A (ja) 保留バスにおいて割り込み要求メッセージを処理するノード
JPH10293744A (ja) Ｐｃｉバス・システム
US4858234A (en) Method and apparatus for error recovery in a multibus computer system
EP1068573B1 (en) Method and apparatus for arbitrating access to multiple buses in a data processing system
US5991855A (en) Low latency memory read with concurrent pipe lined snoops
US4837767A (en) Bus adapter module with improved error recovery in a multibus computer system
JPH06131244A (ja) 共有メモリの非同期アクセス方式
JP3449945B2 (ja) バス制御方法
JPH06149730A (ja) バスシステム，バス制御方式及びそのバス変換装置
JP2000035924A (ja) バス制御方法
JP2000029827A (ja) バス制御方法
JP2000035941A (ja) バス制御方法
JP2000035940A (ja) バス制御方法
JP2000035925A (ja) バス制御方法
JP2000035944A (ja) バス制御方法
JP3460640B2 (ja) バス変換装置