JPH05265685A - Multi-image display system - Google Patents

Multi-image display system

Info

Publication number
JPH05265685A
JPH05265685A JP4064035A JP6403592A JPH05265685A JP H05265685 A JPH05265685 A JP H05265685A JP 4064035 A JP4064035 A JP 4064035A JP 6403592 A JP6403592 A JP 6403592A JP H05265685 A JPH05265685 A JP H05265685A
Authority
JP
Japan
Prior art keywords
memory
image
image data
display
supplied
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4064035A
Other languages
Japanese (ja)
Inventor
Masakatsu Fujita
正勝 藤田
Michiko Mizoguchi
美智子 溝口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP4064035A priority Critical patent/JPH05265685A/en
Publication of JPH05265685A publication Critical patent/JPH05265685A/en
Pending legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Dram (AREA)

Abstract

PURPOSE:To attain multiwidow display and scaling display for moving and expanding/contracting an image in displaying. CONSTITUTION:A line memory 22 writes and successively reads out the image data of one line read out from a random port of an input memory 21. A selector 20 switches and selects image data supplied from the external and image data supplied from the line memory 22. Images already written in the memory 21 and images supplied from the external as image data are stord in the memory 21.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はマルチ画像表示方式に関
し、複数の画像を同一画面上に表示するマルチ画像表示
方式に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multi-image display system, and more particularly to a multi-image display system for displaying a plurality of images on the same screen.

【0002】[0002]

【従来の技術】従来から行なわれているキーワードによ
るインデックス検索では、検索しようとする事象のイメ
ージがつかみにくいため、最近では画像によるインデッ
クス検索が使用され始めている。
2. Description of the Related Art In the conventional index search by keywords, it is difficult to grasp the image of the event to be searched, and therefore, the index search by image has recently been used.

【0003】このような画像インデックス検索ではマル
チ画像セグメント表示が必要とされる。
Such image index retrieval requires multi-image segment display.

【0004】従来のマルチ画像セグメント表示方式で
は、図3(A)に示す如く端子10より入来する入力画
像データを入力メモリ11のシリアルポートに供給して
書込む。入力メモリ11に格納されている任意の位置の
画像データをランダムポートから読出しスケーリング処
理回路12で拡大・縮小して表示メモリ13のランダム
ポートに供給して表示メモリ13の任意の位置に書込
む。表示メモリ13に格納されている画像データはシリ
アルポートから順次繰り返して読出され端子14から出
力され、後続回路で映像信号とされてCRTに表示され
る。
In the conventional multi-image segment display system, as shown in FIG. 3A, the input image data coming from the terminal 10 is supplied to the serial port of the input memory 11 for writing. The image data at an arbitrary position stored in the input memory 11 is read from the random port, enlarged / reduced by the scaling processing circuit 12, supplied to the random port of the display memory 13, and written at an arbitrary position of the display memory 13. The image data stored in the display memory 13 is sequentially and repeatedly read out from the serial port, output from the terminal 14, and converted into a video signal by the subsequent circuit and displayed on the CRT.

【0005】[0005]

【発明が解決しようとする課題】従来方式では、図3
(A)の如く表示メモリ13に画像Aを書込んだ後、図
3(B)に示す如く、他の画像Bを書込む場合、入力メ
モリ11上で画像Aは画像Bによって上書きされ、入力
メモリ11上から先の画像Aが消去される。
According to the conventional method, as shown in FIG.
After writing the image A in the display memory 13 as shown in FIG. 3A and then writing another image B as shown in FIG. 3B, the image A is overwritten by the image B on the input memory 11 The previous image A is erased from the memory 11.

【0006】このため、表示メモリ13に既に書込まれ
ており、表示中の画像Aを表示メモリB上の別の位置に
移動するようなマルチウインドウ表示、又は画像Aを更
に拡大・縮小して表示メモリ13に書込むようなスケー
リング表示を行なう場合には、再び入力メモリ11に画
像Aを書込まなければならず、また複数の画像を一度に
画像メモリ13に書込むことができず、マルチウインド
ウ表示やスケーリング表示に対応できないという問題が
あった。
For this reason, a multi-window display in which the image A which has already been written in the display memory 13 and is being displayed is moved to another position on the display memory B, or the image A is further enlarged or reduced. In the case of performing the scaling display such that the display memory 13 is written, the image A must be written in the input memory 11 again, and a plurality of images cannot be written in the image memory 13 at one time, and the multi-image cannot be written. There was a problem that it could not support window display and scaling display.

【0007】本発明は上記の点に鑑みなされたもので、
表示中の画像を移動及び拡大・縮小するマルチウインド
ウ表示及びスケーリング表示の可能なマルチ画像表示方
式を提供することを目的とする。
The present invention has been made in view of the above points,
An object of the present invention is to provide a multi-image display system capable of multi-window display and scaling display in which an image being displayed is moved and enlarged / reduced.

【0008】[0008]

【課題を解決するための手段】本発明のマルチ画像表示
方式は、画像データを入力メモリのシリアルポートに供
給して書込み、上記入力メモリのランダムポートから任
意の位置の画像データを読出して、上記読出した画像デ
ータを表示メモリの任意の位置に書込み、表示メモリよ
り画像データを順次繰り返して読出し表示を行なうマル
チ画像表示方式において、上記入力メモリのランダムポ
ートから読出された1ライン分の画像データを書込まれ
て順次読出すラインメモリと、外部から供給される画像
データと上記ラインメモリから供給される画像データと
を切換え選択するセレクタとを有し、上記入力メモリ上
の既に書込まれている画像と外部より画像データとして
供給された画像とを上記入力メモリに格納する。
According to the multi-image display system of the present invention, image data is supplied to a serial port of an input memory for writing, image data at an arbitrary position is read out from a random port of the input memory, and In the multi-image display system in which the read image data is written in an arbitrary position of the display memory and the image data is sequentially read and displayed from the display memory, one line of image data read from the random port of the input memory is displayed. It has a line memory for writing and sequentially reading, and a selector for switching and selecting image data supplied from the outside and image data supplied from the line memory, and has already been written on the input memory. The image and the image supplied as image data from the outside are stored in the input memory.

【0009】[0009]

【作用】本発明においては、入力メモリに既に書込まれ
ている画像を消去することなく、次に供給される新たな
画像を入力メモリに書込み、入力メモリに表示を行なう
画像を全て格納できるため、これらの画像を拡大・縮小
して表示メモリに書込むことができ、また表示メモリ上
の別の位置に書込んで移動することができる。
In the present invention, a new image to be supplied next can be written in the input memory and all the images to be displayed can be stored in the input memory without erasing the image already written in the input memory. , These images can be enlarged / reduced and written in the display memory, or can be written and moved to another position on the display memory.

【0010】[0010]

【実施例】図1は本発明方式の一実施例のブロック図を
示す。同図中、図3と同一部分には同一符号を付し、そ
の説明を省略する。
1 is a block diagram of an embodiment of the method of the present invention. In the figure, those parts which are the same as those corresponding parts in FIG. 3 are designated by the same reference numerals, and a description thereof will be omitted.

【0011】図1において、端子10に入来する画像デ
ータはセレクタ20を通して入力フレームメモリ21の
シリアルポートに供給され書込まれる。入力フレームメ
モリ21の任意の位置から読出された画像データはスケ
ーリング処理回路12を通して表示メモリ13の任意の
位置に書込まれる。
In FIG. 1, the image data coming into the terminal 10 is supplied to and written in the serial port of the input frame memory 21 through the selector 20. The image data read from the arbitrary position of the input frame memory 21 is written in the arbitrary position of the display memory 13 through the scaling processing circuit 12.

【0012】入力フレームメモリ21に画像Aが格納さ
れている状態で端子10より供給される画像Tを重ね書
きする場合、上記画像Tを書込む位置に対応するライン
の画像データが入力フレームメモリ21のランダムポー
トから順次読出されて夫々ラインメモリ22に書込ま
れ、ラインメモリ22から読出されてセレクタ20に供
給される。
When the image T supplied from the terminal 10 is overwritten while the image A is stored in the input frame memory 21, the image data of the line corresponding to the position where the image T is written is stored in the input frame memory 21. Are sequentially read from the random ports, written in the line memory 22, and read from the line memory 22 and supplied to the selector 20.

【0013】セレクタ20は各ラインの画像Tの書込み
位置以外ではラインメモリ22の出力画像データを選択
し、画像Tの書込み位置では端子10よりの画像データ
を選択し、選択した画像データを入力フレームメモリ2
1に書込む。
The selector 20 selects the output image data of the line memory 22 at a position other than the writing position of the image T of each line, selects the image data from the terminal 10 at the writing position of the image T, and selects the selected image data as an input frame. Memory 2
Write to 1.

【0014】これによって入力フレームメモリ21には
既に書込まれていた画像A及び新たに端子10から供給
された画像Tが書込まれる。
As a result, the image A already written and the image T newly supplied from the terminal 10 are written in the input frame memory 21.

【0015】このようにして入力フレームメモリ21に
画像A,Tが格納された後は、入力フレームメモリ21
から画像A,T夫々を別々に読出してスケーリング処理
を行ない、夫々表示メモリ13上の任意の位置に書込ん
で表示を行なうことができる。つまり、表示メモリ13
に既に書込まれている画像Aを表示メモリ13の別の位
置に移動するマルチウインドウ表示、画像Aを更に拡大
・縮小して表示メモリ13に書込むスケーリング表示を
行なうことが可能である。
After the images A and T are stored in the input frame memory 21 in this way, the input frame memory 21
The images A and T can be read separately from each other, subjected to scaling processing, and written to arbitrary positions on the display memory 13 for display. That is, the display memory 13
It is possible to perform a multi-window display in which the image A already written in is moved to another position in the display memory 13 and a scaling display in which the image A is further enlarged or reduced and written in the display memory 13.

【0016】図2は本発明方式を用いた画像処理装置の
一実施例のブロック図を示す。
FIG. 2 shows a block diagram of an embodiment of an image processing apparatus using the method of the present invention.

【0017】図2において、端子30に外部よりRGB
各8ビットの画像データが入来し、セレクタ31に供給
される。セレクタ20に相当するセレクタ31で選択さ
れた画像データはシリアルポートから入力メモリ32,
33に順次書込まれる。入力フレームメモリ21に相当
するこの入力メモリ32,33は画像データの伝送速度
に対しメモリ書込み速度が遅いために2重化されてい
る。メモリ31,32は制御部33より所定番地から順
次インクリメントしてシリアルポートに入来するデータ
の書込み位置を指示する書込みアドレスと、任意の読出
し位置を指示する読出しアドレスを供給されており、メ
モリ31,32より読出された画像データはスケーリン
グ処理回路34で拡大・縮小されて表示メモリ35〜3
8のランダムポートに供給されて制御部33よりの書込
みアドレスで指示された位置に書込まれる。表示メモリ
35〜38はスケーリング処理回路34の画像データの
出力速度に対してメモリ書込み速度が遅いために4重化
されている。また入力メモリ31,32の書込み時にラ
ンダムポートより読出された1ライン分の画像データは
制御部33よりの書込みアドレスによってラインメモリ
38に順次書込まれ、制御部33よりの読出アドレスに
よって順次読出されてセレクタに供給される。セレクタ
31は制御部33よりの切換制御信号に従って端子30
よりの画像データとラインセプリ39よりの画像データ
とのいずれか一方を選択する。これによって前述の如
く、入力メモリ31,32には既に書込まれている画像
Aに加えて端子10より供給された新たな画像Tが書込
まれる。
In FIG. 2, RGB is externally applied to the terminal 30.
Each 8-bit image data comes in and is supplied to the selector 31. The image data selected by the selector 31 corresponding to the selector 20 is input from the serial port to the input memory 32,
It is written in 33 sequentially. The input memories 32 and 33 corresponding to the input frame memory 21 are duplicated because the memory writing speed is slower than the image data transmission speed. The memories 31 and 32 are supplied from the control unit 33 with a write address that sequentially increments from a predetermined address and indicates a write position of data that enters the serial port, and a read address that indicates an arbitrary read position. , 32 are enlarged / reduced by the scaling processing circuit 34 and displayed on the display memories 35-3.
8 is supplied to the random port and written in the position designated by the write address from the control unit 33. The display memories 35 to 38 are quadruple because the memory writing speed is slower than the output speed of the image data of the scaling processing circuit 34. The image data for one line read from the random port at the time of writing to the input memories 31 and 32 is sequentially written to the line memory 38 by the write address from the control unit 33 and sequentially read at the read address from the control unit 33. Supplied to the selector. The selector 31 receives the terminal 30 according to the switching control signal from the controller 33.
Or image data from the line separation 39 is selected. As a result, as described above, the new image T supplied from the terminal 10 is written in the input memories 31 and 32 in addition to the image A already written.

【0018】ところで、制御部33よりの所定番地から
順次インクリメントする読出しアドレスによって表示メ
モリ35〜38のシリアルポートより読出された画像デ
ータは補間部40に供給される。補間部40はスケーリ
ング処理回路34で拡大を行なった場合にのみ補間を行
ない、その他の場合は補間を行なうことなく画像データ
を出力し、この画像データはパラレル/シリアル変換部
41でシリアル化された後DA変換部42で孔化されて
映像信号とされ、混合部43に供給される。
By the way, the image data read from the serial ports of the display memories 35 to 38 by the read address sequentially incremented from the predetermined address by the control unit 33 is supplied to the interpolation unit 40. The interpolation unit 40 performs interpolation only when the scaling processing circuit 34 performs enlargement, and outputs image data without interpolation in other cases, and the image data is serialized by the parallel / serial conversion unit 41. After that, it is perforated by the DA converter 42 to be a video signal, which is supplied to the mixer 43.

【0019】上記の混合部43には端子44を介して外
部のワークステーションより映像信号が供給され、端子
45にはワークステーションより同期信号が供給されて
いる。PLL46はこの同期信号からDA変換部42で
用いるクロックを生成しており、また同期信号生成部4
7はこのクロックから画像処理装置内部の水平同期信号
及び垂直同期信号を生成して制御部に供給している。混
合部43でワークステーションよりの映像信号(背景
画)にDA変換部42よりの映像信号(ウインドウ画)
が混合され、端子48より表示部(図示せず)に供給さ
れる。
An image signal is supplied to the mixing section 43 from an external workstation via a terminal 44, and a synchronizing signal is supplied to the terminal 45 from the workstation. The PLL 46 generates a clock used in the DA converter 42 from this synchronization signal, and the synchronization signal generator 4
Reference numeral 7 generates a horizontal synchronizing signal and a vertical synchronizing signal inside the image processing apparatus from this clock and supplies them to the control section. The video signal (background image) from the workstation is converted to the video signal (window image) from the DA converter 42 in the mixing unit 43.
Are mixed and supplied from a terminal 48 to a display unit (not shown).

【0020】なお、メモリ31,32,35〜38及び
スケーリング処理回路34、及びラインメモリ39、及
び補間部40等はRGB各色毎に設けられている。
The memories 31, 32, 35 to 38, the scaling processing circuit 34, the line memory 39, the interpolation section 40, etc. are provided for each RGB color.

【0021】[0021]

【発明の効果】上述の如く、本発明のマルチ画像表示方
式によれば、表示中の画像を移動及び拡大・縮小するマ
ルチウインドウ表示及びスケーリング表示が可能であ
り、実用上きわめて有用である。
As described above, according to the multi-image display system of the present invention, multi-window display and scaling display for moving and enlarging / reducing an image being displayed are possible, which is extremely useful in practice.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明方式のブロック図である。FIG. 1 is a block diagram of the system of the present invention.

【図2】本発明方式を用いた画像処理装置のブロック図
である。
FIG. 2 is a block diagram of an image processing apparatus using the method of the present invention.

【図3】従来方式を説明するための図である。FIG. 3 is a diagram for explaining a conventional method.

【符号の説明】[Explanation of symbols]

12,34 スケーリング処理回路 13,35〜38 表示メモリ 20,31 セレクタ 21,31,32 入力メモリ 22,39 ラインメモリ 12, 34 Scaling processing circuit 13, 35-38 Display memory 20, 31 Selector 21, 31, 32 Input memory 22, 39 Line memory

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 G11C 11/401 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Internal reference number FI technical display location G11C 11/401

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 画像データを入力メモリ(21)のシリ
アルポートに供給して書込み、上記入力メモリのランダ
ムポートから任意の位置の画像データを読出して、上記
読出した画像データを表示メモリ(13)の任意の位置
に書込み、表示メモリより画像データを順次繰り返して
読出し表示を行なうマルチ画像表示方式において、 上記入力メモリ(21)のランダムポートから読出され
た1ライン分の画像データを書込まれて順次読出すライ
ンメモリ(22)と、 外部から供給される画像データと上記ラインメモリ(2
2)から供給される画像データとを切換え選択するセレ
クタ(20)とを有し、 上記入力メモリ(21)上の既に書込まれている画像と
外部より画像データとして供給された画像とを上記入力
メモリ(21)に格納することを特徴とするマルチ画像
表示方式。
1. Image data is supplied to a serial port of an input memory (21) for writing, image data at an arbitrary position is read out from a random port of the input memory, and the read image data is displayed in a display memory (13). In the multi-image display system in which the image data is written to an arbitrary position in the display memory and the image data is sequentially read and displayed from the display memory, the image data for one line read from the random port of the input memory (21) is written. A line memory (22) for sequentially reading, image data supplied from the outside and the line memory (2)
A selector (20) for switching and selecting the image data supplied from 2), and the image already written in the input memory (21) and the image supplied as image data from the outside are described above. A multi-image display system characterized by storing in an input memory (21).
JP4064035A 1992-03-19 1992-03-19 Multi-image display system Pending JPH05265685A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4064035A JPH05265685A (en) 1992-03-19 1992-03-19 Multi-image display system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4064035A JPH05265685A (en) 1992-03-19 1992-03-19 Multi-image display system

Publications (1)

Publication Number Publication Date
JPH05265685A true JPH05265685A (en) 1993-10-15

Family

ID=13246466

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4064035A Pending JPH05265685A (en) 1992-03-19 1992-03-19 Multi-image display system

Country Status (1)

Country Link
JP (1) JPH05265685A (en)

Similar Documents

Publication Publication Date Title
US5247612A (en) Pixel display apparatus and method using a first-in, first-out buffer
JP3419046B2 (en) Video display device
EP0669019A4 (en) Control for computer windowing display.
CA1220293A (en) Raster scan digital display system
US5576736A (en) Visually effective image switching apparatus
JPH05265685A (en) Multi-image display system
JPS6332392B2 (en)
GB2245394A (en) Video framestore selective addressing system
JPS5835592A (en) Display picture divider
JP2922519B2 (en) Video synthesizer
JPS6228474B2 (en)
JPH0830254A (en) Display effect generation circuit
JP3431925B2 (en) Image display control apparatus and method
JPH0764524A (en) Image display device
JPS61290486A (en) Display controller
JPH0567185A (en) Picture display processing device
JPS63172190A (en) Image display controller
JP3264941B2 (en) Image display control method and apparatus
JPS6224296A (en) Animation display unit
JPH0148569B2 (en)
JPH0795227B2 (en) Display control device and method
JPH0330074A (en) Display screen synthesizing device
JPH05308569A (en) Image synthesizer
JPH07311567A (en) Method and device for outputting image
JPH0695274B2 (en) Cursor control device

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010828