JPH05241815A - Signal processor for microprocessor control - Google Patents

Signal processor for microprocessor control

Info

Publication number
JPH05241815A
JPH05241815A JP4069091A JP6909192A JPH05241815A JP H05241815 A JPH05241815 A JP H05241815A JP 4069091 A JP4069091 A JP 4069091A JP 6909192 A JP6909192 A JP 6909192A JP H05241815 A JPH05241815 A JP H05241815A
Authority
JP
Japan
Prior art keywords
microprocessor
signal processing
control program
board
interface circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4069091A
Other languages
Japanese (ja)
Inventor
Koichi Murata
幸一 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4069091A priority Critical patent/JPH05241815A/en
Publication of JPH05241815A publication Critical patent/JPH05241815A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To change a control program in an operating state while a power source is applied by providing a read only memory board or the like which can be attached and detached while the power source is applied. CONSTITUTION:ROM board 109 can be attached and detached while the power source is applied to a signal processor 101, and turned into the operating state. Then, at the time of changing the content of the control program in the operating state, the ROM board 109 is exchanged for the ROM board 109 after a content change. Then, the leading address and the number of change words of the control program to be changed are set by a data input key 111, and an interruption is operated to a microprocessor 102 by a start key 112. The microprocessor 102 reads the leading address and the number of the change words of the control program through a bus interface circuit 110, reads data by each word through a bus interface circuit 108 from the ROM board 109, and reloads the content of an RAM 105 of a pertinent address.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、マイクロプロセッサ制
御により複数の信号処理回路を制御する信号処理装置に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a signal processing device for controlling a plurality of signal processing circuits by microprocessor control.

【0002】[0002]

【従来の技術】従来の信号処理装置は、図2に示すよう
にマイクロプロセッサバス203にマイクロプロセッサ
202,リードオンリーメモリ(ROM)204,ラン
ダムアクセスメモリ(RAM)205,信号処理回路2
07−1〜207−n及び上位の中央処理装置208と
インタフェースするためのバスインタフェース回路20
6が接続される構成となっていた。
2. Description of the Related Art A conventional signal processing apparatus includes a microprocessor bus 203, a microprocessor 202, a read only memory (ROM) 204, a random access memory (RAM) 205, and a signal processing circuit 2 as shown in FIG.
07-1 to 207-n and a bus interface circuit 20 for interfacing with the host central processing unit 208
6 was connected.

【0003】[0003]

【発明が解決しようとする課題】この従来の信号処理装
置201では、ROM204に、信号処理回路207−
1〜207−nを制御して上位の中央処理装置208と
信号情報の受け渡しを行うための制御プログラムが格納
されている。
In the conventional signal processing apparatus 201, the ROM 204 has a signal processing circuit 207-
A control program for controlling signals 1 to 207-n and exchanging signal information with the host central processing unit 208 is stored.

【0004】この信号処理装置201に機能追加や不具
合の対策のためにROM204の制御プログラムを変更
する場合、一度電源を落としてROM204を交換し、
再度電源投入し、立ち上げる必要があり、複数の信号処
理回路207−1〜207−nに接続された端末が一時
使用できなくなる。
When the control program of the ROM 204 is changed in order to add a function to the signal processing device 201 or as a countermeasure for a defect, the power is turned off once and the ROM 204 is replaced.
It is necessary to turn on the power again and start it up, and the terminals connected to the plurality of signal processing circuits 207-1 to 207-n cannot be used temporarily.

【0005】端末が常時オンラインで使用されている場
合には、全ての端末ユーザの了解をとり、日程調整を行
ったうえで、ROM204の交換を実施しなければなら
ないという問題点があった。
When the terminal is always used online, there has been a problem that the ROM 204 must be replaced after obtaining the consent of all the terminal users and adjusting the schedule.

【0006】本発明の目的は、電源を投入したまま動作
状態での制御プログラムの変更を可能とした信号処理装
置を提供することにある。
An object of the present invention is to provide a signal processing device capable of changing a control program in an operating state while the power is on.

【0007】[0007]

【課題を解決するための手段】前記目的を達成するた
め、本発明に係るマイクロプロセッサ制御による信号処
理装置は、中央処理装置と接続され、複数の信号処理回
路をマイクロプロセッサにより制御する信号処理装置に
おいて、マイクロプロセッサのデータバスに、本信号処
理装置の電源を投入した状態で挿脱可能なリードオンリ
ーメモリ・ボード(ROMボード)と、マイクロプロセ
ッサにデータ情報を入力する端子と、そのデータ情報の
入力をマイクロプロセッサに起動する端子とを有するも
のである。
In order to achieve the above object, a microprocessor-controlled signal processing device according to the present invention is connected to a central processing unit and controls a plurality of signal processing circuits by a microprocessor. In, the read-only memory board (ROM board) that can be inserted and removed into the data bus of the microprocessor while the power of the signal processing device is turned on, the terminal for inputting the data information to the microprocessor, and the data information A terminal for activating an input to the microprocessor.

【0008】[0008]

【作用】電源を投入した状態で挿脱可能なリードオンリ
ーメモリ・ボード(ROMボード)を交換し、マイクロ
プロセッサにデータ情報を入力し、そのデータ情報によ
りマイクロプロセッサに起動する。
The read-only memory board (ROM board) that can be inserted and removed while the power is on is exchanged, data information is input to the microprocessor, and the microprocessor is activated by the data information.

【0009】[0009]

【実施例】次に本発明について図面を参照して説明す
る。図1は、本発明の一実施例を示すブロック図であ
る。
The present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing an embodiment of the present invention.

【0010】図1において、マイクロプロセッサバス1
03に、マイクロプロセッサ102,リードオンリーメ
モリ(ROM)104,ランダムアクセスメモリ(RA
M)105,信号処理回路107−1〜107−n,上
位の中央処理装置113とインタフェースするためのバ
スインタフェース回路106、及びバスインタフェース
回路108を介してリードオンリーメモリ・ボード10
9,バスインタフェース回路110を介してデータ入力
キー111と起動キー112が接続されている。
In FIG. 1, a microprocessor bus 1
03, a microprocessor 102, a read only memory (ROM) 104, a random access memory (RA
M) 105, the signal processing circuits 107-1 to 107-n, the bus interface circuit 106 for interfacing with the host central processing unit 113, and the read-only memory board 10 via the bus interface circuit 108.
9. The data input key 111 and the activation key 112 are connected via the bus interface circuit 110.

【0011】ROMボード109には、信号処理装置回
路107−1〜nを制御し、上位の中央処理装置113
と信号情報の受け渡しを行うための制御プログラムが格
納され、ROM104には、信号処理装置101が電源
投入時と中央処理装置208からの指示により初期設定
されたとき、ROMボード109の内容をバスインタフ
ェース回路108を介してRAM105に転送するプロ
グラムが格納されている。
The ROM board 109 controls the signal processing device circuits 107-1 to 107-n and controls the upper central processing device 113.
And a control program for transmitting and receiving the signal information are stored in the ROM 104. A program to be transferred to the RAM 105 via the circuit 108 is stored.

【0012】したがって、初期設定完了後は、マイクロ
プロセッサ102はRAM105に転送された制御プロ
グラムにより動作する。また、ROMボード109は信
号処理装置101が電源投入し、動作している状態で挿
脱可能になっている。
Therefore, after the initialization is completed, the microprocessor 102 operates according to the control program transferred to the RAM 105. The ROM board 109 can be inserted and removed while the signal processing device 101 is powered on and is operating.

【0013】本信号処理装置101において、制御プロ
グラムの内容を動作状態で変更する場合には、まず内容
変更後のROMボード109と交換する。次に、データ
入力キー111により変更する制御プログラムの先頭ア
ドレスと変更ワード数を設定し、起動キー112により
マイクロプロセッサ102に割り込みをかける。
In the signal processing apparatus 101, when the content of the control program is changed in the operating state, the ROM board 109 after the content change is first exchanged. Next, the start address and the number of changed words of the control program to be changed are set by the data input key 111, and the microprocessor 102 is interrupted by the start key 112.

【0014】マイクロプロセッサ102は、バスインタ
フェース回路110を介して制御プログラムの先頭アド
レスと変更ワード数を読み取り、次にROMボード10
9からバスインタフェース回路108を介して1ワード
ずつデータを読み取り、該当するアドレスのRAM10
5の内容を書き替えてゆく。
The microprocessor 102 reads the start address and the number of changed words of the control program via the bus interface circuit 110, and then reads the ROM board 10.
9 through the bus interface circuit 108 to read the data word by word, and the RAM 10 of the corresponding address
Rewrite the contents of 5.

【0015】この処理が完了すれば、RAM105とR
OMボード109の制御プログラムの内容は同じよう
に、信号処理装置101が動作している状態で変更され
ることになる。
When this process is completed, RAM 105 and R
Similarly, the content of the control program of the OM board 109 is changed while the signal processing device 101 is operating.

【0016】[0016]

【発明の効果】以上説明したように本発明は、信号処理
装置の電源を投入したまま動作状態での制御プログラム
の変更が可能になり、複数の信号処理回路と接続された
全ユーザ端末が常時オンラインで動作していても、端末
ユーザに支障を与えることなく、容易に制御プログラム
の変更ができるという効果を有する。
As described above, according to the present invention, the control program can be changed in the operating state while the power of the signal processing device is turned on, and all the user terminals connected to the plurality of signal processing circuits are constantly operated. Even if it operates online, it has an effect that the control program can be easily changed without any trouble to the terminal user.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of the present invention.

【図2】従来装置を示すブロック図である。FIG. 2 is a block diagram showing a conventional device.

【符号の説明】[Explanation of symbols]

101 信号処理装置 102 マイクロプロセッサ 103 マイクロプロセッサバス 104 リードオンリーメモリ 105 ランダムアクセスメモリ 106 バスインタフェース回路 107−1〜n 信号処理回路 108 バスインタフェース回路 109 挿脱可能なリードオンリーメモリ・ボード 110 バスインタフェース回路 111 データ入力キー 112 起動キー 113 中央処理装置 201 信号処理装置 202 マイクロプロセッサ 203 マイクロプロセッサバス 204 リードオンリーメモリ 205 ランダムアクセスメモリ 206 バスインタフェース回路 207−1〜n 信号処理装置 208 中央処理装置 101 Signal Processor 102 Microprocessor 103 Microprocessor Bus 104 Read Only Memory 105 Random Access Memory 106 Bus Interface Circuit 107-1 to n Signal Processing Circuit 108 Bus Interface Circuit 109 Removable Read Only Memory Board 110 Bus Interface Circuit 111 Data input key 112 Activation key 113 Central processing unit 201 Signal processing device 202 Microprocessor 203 Microprocessor bus 204 Read only memory 205 Random access memory 206 Bus interface circuit 207-1 to n Signal processing device 208 Central processing unit

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 中央処理装置と接続され、複数の信号処
理回路をマイクロプロセッサにより制御する信号処理装
置において、 マイクロプロセッサのデータバスに、本信号処理装置の
電源を投入した状態で挿脱可能なリードオンリーメモリ
・ボード(ROMボード)と、マイクロプロセッサにデ
ータ情報を入力する端子と、そのデータ情報の入力をマ
イクロプロセッサに起動する端子とを有することを特徴
とするマイクロプロセッサ制御による信号処理装置。
1. A signal processing device, which is connected to a central processing unit and controls a plurality of signal processing circuits by a microprocessor, is insertable into and removable from a data bus of the microprocessor while the power of the signal processing device is turned on. A microprocessor-controlled signal processing device having a read-only memory board (ROM board), a terminal for inputting data information to a microprocessor, and a terminal for activating the input of the data information to the microprocessor.
JP4069091A 1992-02-18 1992-02-18 Signal processor for microprocessor control Pending JPH05241815A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4069091A JPH05241815A (en) 1992-02-18 1992-02-18 Signal processor for microprocessor control

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4069091A JPH05241815A (en) 1992-02-18 1992-02-18 Signal processor for microprocessor control

Publications (1)

Publication Number Publication Date
JPH05241815A true JPH05241815A (en) 1993-09-21

Family

ID=13392585

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4069091A Pending JPH05241815A (en) 1992-02-18 1992-02-18 Signal processor for microprocessor control

Country Status (1)

Country Link
JP (1) JPH05241815A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6240470B1 (en) 1998-02-23 2001-05-29 Fujitsu Limited Magnetic disk control unit, and firmware active-interchange method therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6240470B1 (en) 1998-02-23 2001-05-29 Fujitsu Limited Magnetic disk control unit, and firmware active-interchange method therefor

Similar Documents

Publication Publication Date Title
KR950001418B1 (en) Pop up control system for portable computer having setup function and popup function
JPH05241815A (en) Signal processor for microprocessor control
JPH07160392A (en) Key code variable keyboard
JPS5854418A (en) Interruption processing system
JPH0756847A (en) Portable computer
JP3131918B2 (en) Memory device
JP2839631B2 (en) Personal computer system and configuration change method thereof
JPH05224952A (en) Information processor
JPH0519881A (en) Electronic equipment
KR960009050Y1 (en) Circuit for selecting floppy disk driver of computer
JPH04125177A (en) Printer setting apparatus
JPS60160420A (en) Initial setting system of memory
JP2716552B2 (en) Printer connection method
KR100242690B1 (en) Control device of subsystem using address line
JPH11175345A (en) Programmable controller
JP3201530B2 (en) Information processing apparatus and method
JPH04263351A (en) Peripheral device control system
JP2001176285A (en) Substrate provided with communication adapter
JPH05282232A (en) Device control mechanism
JPS63209967A (en) Printer
JPH0793748B2 (en) Interlocking control system
JPH09297725A (en) Computer system and system specification discrimination device applied to the same
JPH1040208A (en) Device recognition system
JPH0651826A (en) Teaching device for robot
JPH06161624A (en) Interruption controlling method