JPH05226950A - 全差動増幅器 - Google Patents
全差動増幅器Info
- Publication number
- JPH05226950A JPH05226950A JP2763392A JP2763392A JPH05226950A JP H05226950 A JPH05226950 A JP H05226950A JP 2763392 A JP2763392 A JP 2763392A JP 2763392 A JP2763392 A JP 2763392A JP H05226950 A JPH05226950 A JP H05226950A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistors
- output
- transistor
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】 （修正有）
【目的】帯域制限を必要とせず、高周波まで動作する出
力コモンモード調整を行うことができ、ＩＣ化の際にチ
ップ面積を減らすことができる全差動増幅器を提供す
る。 【構成】出力Ｖout - の端子には電流源１１、１３が接
続され、出力Ｖout + の端子には電流源１２、１４が接
続されて、電流源１１、１２は出力Ｖout - によって制
御され、電流源１３、１４は出力Ｖout + によって制御
される。同相の変化に対しては、電流源１１〜１４の電
流が制御され、フィードバックがかかって制御するのに
対し、逆相の変化（差動特性）には電流源１１と１３お
よび電流源１２と１４がそれぞれ打ち消すので影響を及
ぼさない。
力コモンモード調整を行うことができ、ＩＣ化の際にチ
ップ面積を減らすことができる全差動増幅器を提供す
る。 【構成】出力Ｖout - の端子には電流源１１、１３が接
続され、出力Ｖout + の端子には電流源１２、１４が接
続されて、電流源１１、１２は出力Ｖout - によって制
御され、電流源１３、１４は出力Ｖout + によって制御
される。同相の変化に対しては、電流源１１〜１４の電
流が制御され、フィードバックがかかって制御するのに
対し、逆相の変化（差動特性）には電流源１１と１３お
よび電流源１２と１４がそれぞれ打ち消すので影響を及
ぼさない。
Description
【０００１】
【産業上の利用分野】本発明は、高周波信号を取り扱う
のに好適な全差動増幅器に関するものである。
のに好適な全差動増幅器に関するものである。
【０００２】
【従来の技術】近年、全差動増幅器は、耐電圧ノイズ性
の良さ、或いはシングルエンド増幅器の２倍の信号振幅
が取れるといった特徴を生かし、集積回路で盛んに用い
られている。しかし、一般に高い差動ゲインを有する全
差動増幅器は同相ゲインも高いことが多く、増幅器を希
望の動作範囲に保つために、出力コモンモード調整回路
が必要である。
の良さ、或いはシングルエンド増幅器の２倍の信号振幅
が取れるといった特徴を生かし、集積回路で盛んに用い
られている。しかし、一般に高い差動ゲインを有する全
差動増幅器は同相ゲインも高いことが多く、増幅器を希
望の動作範囲に保つために、出力コモンモード調整回路
が必要である。
【０００３】従来、出力コモンモードは図６に示すよう
に全差動増幅器の２つの出力Ｖout - とＶOUT + の中間
値を、基準レベルＶｒｅｆと比較し、差動増幅器２によ
って増幅して出力コモン電圧調整信号を作成し、この信
号を全差動増幅器にフィードバックするか、図７のよう
に全差動増幅器の出力Ｖout - とＶOUT + をそれぞれ差
動増幅器４および５によって基準レベルＶｒｅｆと比較
し加算した後、増幅して出力コモン電圧調整信号を作成
し、この信号を全差動増幅器にフィードバックして調整
していた。
に全差動増幅器の２つの出力Ｖout - とＶOUT + の中間
値を、基準レベルＶｒｅｆと比較し、差動増幅器２によ
って増幅して出力コモン電圧調整信号を作成し、この信
号を全差動増幅器にフィードバックするか、図７のよう
に全差動増幅器の出力Ｖout - とＶOUT + をそれぞれ差
動増幅器４および５によって基準レベルＶｒｅｆと比較
し加算した後、増幅して出力コモン電圧調整信号を作成
し、この信号を全差動増幅器にフィードバックして調整
していた。
【０００４】
【発明が解決しようとする課題】これらの方法では、比
較器や増幅段の応答速度が有限であることから、差動増
幅器の差動ゲインの帯域がコモンモードフィードバック
ループの帯域より広い場合や、同相入力に対する同相出
力へのコモンモードゲインの帯域がコモンモード調整ル
ープの帯域より広い場合に、出力コモンモード電位が入
力信号によって変化するため、差動ゲイン特性に影響を
及ぼしたり、甚だしい場合には増幅器が正常な動作点か
ら外れてしまうといった問題があった。
較器や増幅段の応答速度が有限であることから、差動増
幅器の差動ゲインの帯域がコモンモードフィードバック
ループの帯域より広い場合や、同相入力に対する同相出
力へのコモンモードゲインの帯域がコモンモード調整ル
ープの帯域より広い場合に、出力コモンモード電位が入
力信号によって変化するため、差動ゲイン特性に影響を
及ぼしたり、甚だしい場合には増幅器が正常な動作点か
ら外れてしまうといった問題があった。
【０００５】このような問題を回避して、出力コモンモ
ードを調整するフィードバックループの安定性を図るた
めに、差動増幅器の帯域や入力信号の周波数帯域を制限
しなければならず、差動増幅器が本来持っている動作可
能周波数まで増幅器が使用されなかった。また、このよ
うなコモンモード調整回路は、集積化した場合に、差動
増幅器と同じくらいの面積をＩＣチップ上で専有してい
た。
ードを調整するフィードバックループの安定性を図るた
めに、差動増幅器の帯域や入力信号の周波数帯域を制限
しなければならず、差動増幅器が本来持っている動作可
能周波数まで増幅器が使用されなかった。また、このよ
うなコモンモード調整回路は、集積化した場合に、差動
増幅器と同じくらいの面積をＩＣチップ上で専有してい
た。
【０００６】以上の点に鑑み、本発明は、安定化のため
の帯域制限を必要とせず、差動ゲインの帯域と同じであ
るか或いはそれ以上の帯域を有するコモンモード調整機
能を有する全差動増幅器を提供することを課題とする。
の帯域制限を必要とせず、差動ゲインの帯域と同じであ
るか或いはそれ以上の帯域を有するコモンモード調整機
能を有する全差動増幅器を提供することを課題とする。
【０００７】
【課題を解決する為の手段】本発明は、互いに対称な２
つの出力を有する全差動増幅器において、第１の出力端
子には第１および第２の電流源が接続され、第２の出力
端子には第３および第４の電流源が接続され、前記第１
の電流源と前記第３の電流源とは前記第１の出力によっ
て制御され、前記第２の電流源と前記第４の電流源とは
前記第２の出力によって制御されることを特徴とする全
差動増幅器である。
つの出力を有する全差動増幅器において、第１の出力端
子には第１および第２の電流源が接続され、第２の出力
端子には第３および第４の電流源が接続され、前記第１
の電流源と前記第３の電流源とは前記第１の出力によっ
て制御され、前記第２の電流源と前記第４の電流源とは
前記第２の出力によって制御されることを特徴とする全
差動増幅器である。
【０００８】
【作用】本発明によれば、２つの出力電圧が共に上昇・
下降しようとする同相ゲインが存在する場合には、第１
〜第４の電流源の電流が制御され、その出力電圧を逆に
下降・上昇しようとして出力コモンモードを調製するこ
とができる。また、差動入力電圧が入力された場合に
は、第１および第２の電流源と第３および第４の電流源
とがそれぞれ打ち消すように上昇・下降するので、差動
特性に影響を及ぼすことがない。
下降しようとする同相ゲインが存在する場合には、第１
〜第４の電流源の電流が制御され、その出力電圧を逆に
下降・上昇しようとして出力コモンモードを調製するこ
とができる。また、差動入力電圧が入力された場合に
は、第１および第２の電流源と第３および第４の電流源
とがそれぞれ打ち消すように上昇・下降するので、差動
特性に影響を及ぼすことがない。
【０００９】
【実施例】以下、本発明を図面に基づいて詳細に説明す
る。図１は本発明の全差動増幅器の基本回路であって、
１１および１２は差動出力電圧ＶOUT - によって制御さ
れる可変の電流源、１３および１４は差動出力電圧Ｖ
OUT + によって制御される可変の電流源、１５は回路を
流れる電流を決定する固定の電流源、Ｍ１１およびＭ１
２はそれぞれ差動入力ＶIN + 、ＶIN - が入力されて差動
対を構成するトランジスタである。
る。図１は本発明の全差動増幅器の基本回路であって、
１１および１２は差動出力電圧ＶOUT - によって制御さ
れる可変の電流源、１３および１４は差動出力電圧Ｖ
OUT + によって制御される可変の電流源、１５は回路を
流れる電流を決定する固定の電流源、Ｍ１１およびＭ１
２はそれぞれ差動入力ＶIN + 、ＶIN - が入力されて差動
対を構成するトランジスタである。
【００１０】図１の全差動増幅器において、電流源のミ
スマッチや入力電圧の変化により、出力電圧ＶOUT + 、
ＶOUT - が共に上昇しようとする場合、電流源１１〜１
４が出力電圧ＶOUT + 、ＶOUT - によって制御されてい
るために、電流源１１〜１４は電流をより少なく流そう
とする。これにより、出力電圧ＶOUT + 、ＶOUT - が下
降する方向に動作するので、出力電圧ＶOUT + 、ＶOUT
- の上昇を防ぐことができる。
スマッチや入力電圧の変化により、出力電圧ＶOUT + 、
ＶOUT - が共に上昇しようとする場合、電流源１１〜１
４が出力電圧ＶOUT + 、ＶOUT - によって制御されてい
るために、電流源１１〜１４は電流をより少なく流そう
とする。これにより、出力電圧ＶOUT + 、ＶOUT - が下
降する方向に動作するので、出力電圧ＶOUT + 、ＶOUT
- の上昇を防ぐことができる。
【００１１】逆に出力電圧ＶOUT + 、ＶOUT - が共に下
降しようとする場合、電流源１１〜１４は電流をより多
く流そうとする。これにより、出力電圧ＶOUT + 、Ｖ
OUT -が上昇する方向に動作するので、出力電圧ＶOUT
+ 、ＶOUT - の下降を防ぐことができる。トランジスタ
Ｍ１１、Ｍ１２に差動入力が印加され、出力電圧ＶOUT
+ 、ＶOU T - が互いに逆の極性で変化する場合には、電
流源１１と電流源１３を流れる電流の変化分とが互いに
相殺し、電流源１２と電流源１４を流れる電流の変化分
とが互いに相殺し、差動入力によって生じる差動電流に
は影響を及ぼさない。例えば、入力電圧ＶIN + が上昇
し、入力電圧ＶIN - が下降する場合、出力電圧ＶOUT +
が下降し、出力電圧ＶOUT - が上昇する。従って、電流
源１１と電流源１２を流れる電流が上昇し、電流源１３
と電流源１４を流れる電流が下降するために、出力電圧
ＶOUT + 側に接続された電流源１１を流れる電流の変化
分と電流源１３を流れる電流の変化分とが相殺し、電流
源１２を流れる電流の変化分と電流源１４を流れる電流
の変化分とが相殺し、コモンモードフィードバックを形
成する電流源１１〜１４による電流に変化を生じないの
である。
降しようとする場合、電流源１１〜１４は電流をより多
く流そうとする。これにより、出力電圧ＶOUT + 、Ｖ
OUT -が上昇する方向に動作するので、出力電圧ＶOUT
+ 、ＶOUT - の下降を防ぐことができる。トランジスタ
Ｍ１１、Ｍ１２に差動入力が印加され、出力電圧ＶOUT
+ 、ＶOU T - が互いに逆の極性で変化する場合には、電
流源１１と電流源１３を流れる電流の変化分とが互いに
相殺し、電流源１２と電流源１４を流れる電流の変化分
とが互いに相殺し、差動入力によって生じる差動電流に
は影響を及ぼさない。例えば、入力電圧ＶIN + が上昇
し、入力電圧ＶIN - が下降する場合、出力電圧ＶOUT +
が下降し、出力電圧ＶOUT - が上昇する。従って、電流
源１１と電流源１２を流れる電流が上昇し、電流源１３
と電流源１４を流れる電流が下降するために、出力電圧
ＶOUT + 側に接続された電流源１１を流れる電流の変化
分と電流源１３を流れる電流の変化分とが相殺し、電流
源１２を流れる電流の変化分と電流源１４を流れる電流
の変化分とが相殺し、コモンモードフィードバックを形
成する電流源１１〜１４による電流に変化を生じないの
である。
【００１２】以上のように、電流源１１〜１４は同相の
変化（コモンモード電位）に対しては、フィードバック
がかかって制御するのに対し、逆相の変化（差動特性）
には影響を及ぼさない。また、電流源１１〜１４は１個
のトランジスタによって構成することができるので、非
常に高速であるという点で優れている。従って、全差動
増幅器の帯域とほぼ同等の帯域でコモンモード調整でき
るので、全差動増幅器の帯域を制限する必要がない。
変化（コモンモード電位）に対しては、フィードバック
がかかって制御するのに対し、逆相の変化（差動特性）
には影響を及ぼさない。また、電流源１１〜１４は１個
のトランジスタによって構成することができるので、非
常に高速であるという点で優れている。従って、全差動
増幅器の帯域とほぼ同等の帯域でコモンモード調整でき
るので、全差動増幅器の帯域を制限する必要がない。
【００１３】図２は本発明の全差動増幅器の実施例であ
って、ＶDDは正側基準電圧、ＶSSは負側基準電圧、Ｍ２
１およびＭ２２はＮＭＯＳＦＥＴからなりそれぞれ差動
入力ＶIN + 、ＶIN - が入力されて差動対を構成するトラ
ンジスタ、Ｍ２３〜Ｍ２６は基準電圧ＶDDにそのソース
が接続されており、可変の電流源として機能するＰＭＯ
Ｓのトランジスタであり、２５は固定の電流源である。
なお、トランジスタＭ２３〜Ｍ２６のゲート幅とゲート
長の比（Ｗ／Ｌ）は同一である。
って、ＶDDは正側基準電圧、ＶSSは負側基準電圧、Ｍ２
１およびＭ２２はＮＭＯＳＦＥＴからなりそれぞれ差動
入力ＶIN + 、ＶIN - が入力されて差動対を構成するトラ
ンジスタ、Ｍ２３〜Ｍ２６は基準電圧ＶDDにそのソース
が接続されており、可変の電流源として機能するＰＭＯ
Ｓのトランジスタであり、２５は固定の電流源である。
なお、トランジスタＭ２３〜Ｍ２６のゲート幅とゲート
長の比（Ｗ／Ｌ）は同一である。
【００１４】差動出力電圧ＶOUT - はトランジスタＭ２
１のドレインから出力され、差動出力電圧ＶOUT + はト
ランジスタＭ２２のドレインから出力される。また、ト
ランジスタＭ２３、Ｍ２５のゲートおよびトランジスタ
Ｍ２４のドレインは差動出力電圧ＶOUT - に接続され、
トランジスタＭ２４、Ｍ２６のゲートおよびトランジス
タＭ２５のドレインは差動出力電圧ＶOUT - に接続され
ている。
１のドレインから出力され、差動出力電圧ＶOUT + はト
ランジスタＭ２２のドレインから出力される。また、ト
ランジスタＭ２３、Ｍ２５のゲートおよびトランジスタ
Ｍ２４のドレインは差動出力電圧ＶOUT - に接続され、
トランジスタＭ２４、Ｍ２６のゲートおよびトランジス
タＭ２５のドレインは差動出力電圧ＶOUT - に接続され
ている。
【００１５】出力電圧ＶOUT + 、ＶOUT - が共に上昇し
ようとする場合、トランジスタＭ２３〜Ｍ２６のゲート
の印加される電圧が上昇しようとするために、トランジ
スタＭ２３〜Ｍ２６は電流をより少なく流そうとする。
これにより、出力電圧ＶOUT + 、ＶOUT - が下降する方
向に動作するので、出力電圧ＶOUT + 、ＶOUT - の上昇
を防ぐことができる。
ようとする場合、トランジスタＭ２３〜Ｍ２６のゲート
の印加される電圧が上昇しようとするために、トランジ
スタＭ２３〜Ｍ２６は電流をより少なく流そうとする。
これにより、出力電圧ＶOUT + 、ＶOUT - が下降する方
向に動作するので、出力電圧ＶOUT + 、ＶOUT - の上昇
を防ぐことができる。
【００１６】逆に出力電圧ＶOUT + 、ＶOUT - が共に下
降しようとする場合、トランジスタＭ２３〜Ｍ２６のゲ
ートの印加される電圧が下降しようとするために、トラ
ンジスタＭ２３〜Ｍ２６は電流をより多く流そうとす
る。これにより、出力電圧ＶOU T + 、ＶOUT - が上昇す
る方向に働くので、出力電圧ＶOUT + 、ＶOUT - の下降
を防ぐことができる。
降しようとする場合、トランジスタＭ２３〜Ｍ２６のゲ
ートの印加される電圧が下降しようとするために、トラ
ンジスタＭ２３〜Ｍ２６は電流をより多く流そうとす
る。これにより、出力電圧ＶOU T + 、ＶOUT - が上昇す
る方向に働くので、出力電圧ＶOUT + 、ＶOUT - の下降
を防ぐことができる。
【００１７】トランジスタＭ２１、Ｍ２２に差動入力が
印加され、出力電圧ＶOUT + 、ＶOU T - が互いに逆の極
性で変化する場合には、トランジスタＭ２３、Ｍ２４を
流れる電流の変化分とトランジスタＭ２５、Ｍ２６を流
れる電流の変化分とが互いに相殺し、差動入力によって
生じる差動電流には影響を及ばさない。例えば、入力電
圧ＶIN + が上昇し、入力電圧ＶIN - が下降する場合、出
力電圧ＶOUT + が下降し、出力電圧ＶOUT - が上昇す
る。従って、トランジスタＭ２３、Ｍ２５を流れる電流
が上昇し、トランジスタＭ２４、Ｍ２６を流れる電流が
下降するために、出力電圧ＶOUT + 側に接続されたトラ
ンジスタＭ３を流れる電流の変化分とトランジスタＭ２
５を流れる電流の変化分とが相殺し、トランジスタＭ２
４を流れる電流の変化分とトランジスタＭ２６を流れる
電流の変化分とが相殺し、コモンモードフィードバック
を形成するトランジスタＭ２３〜Ｍ２６による電流に変
化を生じない。
印加され、出力電圧ＶOUT + 、ＶOU T - が互いに逆の極
性で変化する場合には、トランジスタＭ２３、Ｍ２４を
流れる電流の変化分とトランジスタＭ２５、Ｍ２６を流
れる電流の変化分とが互いに相殺し、差動入力によって
生じる差動電流には影響を及ばさない。例えば、入力電
圧ＶIN + が上昇し、入力電圧ＶIN - が下降する場合、出
力電圧ＶOUT + が下降し、出力電圧ＶOUT - が上昇す
る。従って、トランジスタＭ２３、Ｍ２５を流れる電流
が上昇し、トランジスタＭ２４、Ｍ２６を流れる電流が
下降するために、出力電圧ＶOUT + 側に接続されたトラ
ンジスタＭ３を流れる電流の変化分とトランジスタＭ２
５を流れる電流の変化分とが相殺し、トランジスタＭ２
４を流れる電流の変化分とトランジスタＭ２６を流れる
電流の変化分とが相殺し、コモンモードフィードバック
を形成するトランジスタＭ２３〜Ｍ２６による電流に変
化を生じない。
【００１８】図３は本発明の全差動増幅器の他の実施例
であって、図２の全差動増幅器の出力端に固定の基準電
流Ｉ1 を流す電流源３１および３２が接続されている。
３３は基準電流（２・Ｉ1 ＋４・Ｉ2 ）を流す電流源で
ある。コモンモードフィードバックを形成するトランジ
スタＭ３３〜３６は基準電圧ＶREF にそのソースが接続
されている。
であって、図２の全差動増幅器の出力端に固定の基準電
流Ｉ1 を流す電流源３１および３２が接続されている。
３３は基準電流（２・Ｉ1 ＋４・Ｉ2 ）を流す電流源で
ある。コモンモードフィードバックを形成するトランジ
スタＭ３３〜３６は基準電圧ＶREF にそのソースが接続
されている。
【００１９】図３の全差動増幅器において、差動入力電
圧に差がない場合、トランジスタＭ３３〜Ｍ３６にはそ
れぞれ電流Ｉ2 が流れ、トランジスタＭ３１、Ｍ３２に
はそれぞれ電流（Ｉ1 ＋２・Ｉ2 ）が流れる。従って、
出力電圧ＶOUT + 、ＶOUT -は共に、
圧に差がない場合、トランジスタＭ３３〜Ｍ３６にはそ
れぞれ電流Ｉ2 が流れ、トランジスタＭ３１、Ｍ３２に
はそれぞれ電流（Ｉ1 ＋２・Ｉ2 ）が流れる。従って、
出力電圧ＶOUT + 、ＶOUT -は共に、
【００２０】
【数１】ＶOUT + 、ＶOUT - ＝ＶREF −Ｖｇｓ
【００２１】
【数２】Ｖｇｓ＝√｛Ｉ2 ／Ｋ’×（Ｗ／Ｌ）｝ となる。ここで、ＶｇｓはトランジスタＭ３３〜Ｍ３６
のゲート・ソース間電圧、（Ｗ／Ｌ）はトランジスタＭ
３３〜Ｍ３６のゲート幅およびゲート長の比であって、
各トランジスタの（Ｗ／Ｌ）は同一である。
のゲート・ソース間電圧、（Ｗ／Ｌ）はトランジスタＭ
３３〜Ｍ３６のゲート幅およびゲート長の比であって、
各トランジスタの（Ｗ／Ｌ）は同一である。
【００２２】出力電圧ＶOUT + 、ＶOUT - が共に上昇し
ようとする場合、トランジスタＭ３３〜Ｍ３６のゲート
の印加される電圧が上昇しようとするために、トランジ
スタＭ４３〜Ｍ４６は電流をより少なく流そうとする。
これにより、出力電圧ＶOUT + 、ＶOUT - が下降する方
向に働くので、出力電圧ＶOUT + 、ＶOUT - の上昇を防
ぐことができる。
ようとする場合、トランジスタＭ３３〜Ｍ３６のゲート
の印加される電圧が上昇しようとするために、トランジ
スタＭ４３〜Ｍ４６は電流をより少なく流そうとする。
これにより、出力電圧ＶOUT + 、ＶOUT - が下降する方
向に働くので、出力電圧ＶOUT + 、ＶOUT - の上昇を防
ぐことができる。
【００２３】逆に出力電圧ＶOUT + 、ＶOUT - が共に下
降しようとする場合、トランジスタＭ３３〜Ｍ３６のゲ
ートの印加される電圧が下降しようとするために、トラ
ンジスタＭ３３〜Ｍ３６は電流をより多く流そうとす
る。これにより、出力電圧ＶOU T + 、ＶOUT - が上昇す
る方向に働くので、出力電圧ＶOUT + 、ＶOUT - の下降
を防ぐ。
降しようとする場合、トランジスタＭ３３〜Ｍ３６のゲ
ートの印加される電圧が下降しようとするために、トラ
ンジスタＭ３３〜Ｍ３６は電流をより多く流そうとす
る。これにより、出力電圧ＶOU T + 、ＶOUT - が上昇す
る方向に働くので、出力電圧ＶOUT + 、ＶOUT - の下降
を防ぐ。
【００２４】トランジスタＭ３１、Ｍ３２に差動入力が
印加され、出力電圧ＶOUT + 、ＶOU T - が互いに逆の極
性で変化する場合には、例えば、入力電圧ＶIN + が上昇
し、入力電圧ＶIN - が下降する場合、出力電圧ＶOUT +
が下降し、出力電圧ＶOUT -が上昇する。従って、トラ
ンジスタＭ３３、Ｍ３５を流れる電流が上昇し、トラン
ジスタＭ３４、Ｍ３６を流れる電流が下降するために、
出力電圧ＶOUT + 側に接続されたトランジスタＭ３３を
流れる電流の変化分とトランジスタＭ３５を流れる電流
の変化分とが相殺し、トランジスタＭ３４を流れる電流
の変化分とトランジスタＭ３６を流れる電流の変化分と
が相殺し、コモンモードフィードバックを形成するトラ
ンジスタＭ３３〜Ｍ３６による電流に変化を生じない。
逆の場合も同様に動作し入力電圧が影響しない。
印加され、出力電圧ＶOUT + 、ＶOU T - が互いに逆の極
性で変化する場合には、例えば、入力電圧ＶIN + が上昇
し、入力電圧ＶIN - が下降する場合、出力電圧ＶOUT +
が下降し、出力電圧ＶOUT -が上昇する。従って、トラ
ンジスタＭ３３、Ｍ３５を流れる電流が上昇し、トラン
ジスタＭ３４、Ｍ３６を流れる電流が下降するために、
出力電圧ＶOUT + 側に接続されたトランジスタＭ３３を
流れる電流の変化分とトランジスタＭ３５を流れる電流
の変化分とが相殺し、トランジスタＭ３４を流れる電流
の変化分とトランジスタＭ３６を流れる電流の変化分と
が相殺し、コモンモードフィードバックを形成するトラ
ンジスタＭ３３〜Ｍ３６による電流に変化を生じない。
逆の場合も同様に動作し入力電圧が影響しない。
【００２５】次に、図４はコモンモードフィードバック
をＮＭＯＳＦＥＴにより形成した例である。４１および
４２は基準電流（Ｉ1 ＋２・Ｉ2 ）を流す電流源、４３
は基準電流（２・Ｉ1 ）を流す電流源、Ｍ４１およびＭ
４２はＮＭＯＳＦＥＴからなり、それぞれ差動入力ＶIN
+ 、ＶIN - が入力されて差動対を構成するトランジス
タ、Ｍ４３〜４６は基準電圧ＶREF にそのソースが接続
されているＮＭＯＳのトランジスタであり、コモンモー
ドフィードバックを形成している。
をＮＭＯＳＦＥＴにより形成した例である。４１および
４２は基準電流（Ｉ1 ＋２・Ｉ2 ）を流す電流源、４３
は基準電流（２・Ｉ1 ）を流す電流源、Ｍ４１およびＭ
４２はＮＭＯＳＦＥＴからなり、それぞれ差動入力ＶIN
+ 、ＶIN - が入力されて差動対を構成するトランジス
タ、Ｍ４３〜４６は基準電圧ＶREF にそのソースが接続
されているＮＭＯＳのトランジスタであり、コモンモー
ドフィードバックを形成している。
【００２６】トランジスタＭ４３、Ｍ４５のゲートおよ
びトランジスタＭ４４のドレインは差動出力電圧ＶOUT
- に接続され、トランジスタＭ４４、Ｍ４６のゲートお
よびトランジスタＭ４５のドレインは差動出力電圧Ｖ
OUT - に接続されている。トランジスタＭ４３〜Ｍ４６
の（Ｗ／Ｌ）は同一である。図４の全差動増幅器におい
て、差動入力電圧に差がない場合、トランジスタＭ４
１、Ｍ４２にはそれぞれ電流Ｉ1 が流れ、トランジスタ
Ｍ４３〜Ｍ４６にはそれぞれ電流Ｉ2 が流れる。
びトランジスタＭ４４のドレインは差動出力電圧ＶOUT
- に接続され、トランジスタＭ４４、Ｍ４６のゲートお
よびトランジスタＭ４５のドレインは差動出力電圧Ｖ
OUT - に接続されている。トランジスタＭ４３〜Ｍ４６
の（Ｗ／Ｌ）は同一である。図４の全差動増幅器におい
て、差動入力電圧に差がない場合、トランジスタＭ４
１、Ｍ４２にはそれぞれ電流Ｉ1 が流れ、トランジスタ
Ｍ４３〜Ｍ４６にはそれぞれ電流Ｉ2 が流れる。
【００２７】出力電圧ＶOUT + 、ＶOUT - が共に上昇し
ようとする場合、トランジスタＭ４３〜Ｍ４６のゲート
の印加される電圧が上昇しようとするために、トランジ
スタＭ４３〜Ｍ４６は電流をより多く流そうとする。こ
れにより、出力電圧ＶOUT +、ＶOUT - が下降する方向
に働くので、出力電圧ＶOUT + 、ＶOUT - の上昇を防
ぐ。逆に出力電圧ＶOUT + 、ＶOUT - が共に下降しよう
とする場合、トランジスタＭ４３〜Ｍ４６のゲートの印
加される電圧が下降しようとするために、トランジスタ
Ｍ４３〜Ｍ４６は電流をより少なく流そうとする。これ
により、出力電圧ＶOUT + 、ＶOUT - が上昇する方向に
働くので、出力電圧ＶOUT + 、ＶOUT - の下降を防ぐ。
ようとする場合、トランジスタＭ４３〜Ｍ４６のゲート
の印加される電圧が上昇しようとするために、トランジ
スタＭ４３〜Ｍ４６は電流をより多く流そうとする。こ
れにより、出力電圧ＶOUT +、ＶOUT - が下降する方向
に働くので、出力電圧ＶOUT + 、ＶOUT - の上昇を防
ぐ。逆に出力電圧ＶOUT + 、ＶOUT - が共に下降しよう
とする場合、トランジスタＭ４３〜Ｍ４６のゲートの印
加される電圧が下降しようとするために、トランジスタ
Ｍ４３〜Ｍ４６は電流をより少なく流そうとする。これ
により、出力電圧ＶOUT + 、ＶOUT - が上昇する方向に
働くので、出力電圧ＶOUT + 、ＶOUT - の下降を防ぐ。
【００２８】トランジスタＭ４１、Ｍ４２に差動入力が
印加され、出力電圧ＶOUT + 、ＶOU T - が互いに逆の極
性で変化する場合には、トランジスタＭ４３、Ｍ４４を
流れる電流の変化分とトランジスタＭ４５、Ｍ４６を流
れる電流の変化分とが互いに相殺し、差動入力によって
生じる差動電流には影響を及ばさない。例えば、入力電
圧ＶIN + が上昇し、入力電圧ＶIN - が下降する場合、出
力電圧ＶOUT + が下降し、出力電圧ＶOUT - が上昇す
る。従って、トランジスタＭ４３、Ｍ４５を流れる電流
が上昇し、トランジスタＭ４４、Ｍ４６を流れる電流が
下降するために、出力電圧ＶOUT + 側に接続されたトラ
ンジスタＭ４３を流れる電流の変化分とトランジスタＭ
４５を流れる電流の変化分とが相殺し、トランジスタＭ
４４を流れる電流の変化分とトランジスタＭ４６を流れ
る電流の変化分とが相殺し、コモンモードフィードバッ
クを形成するトランジスタＭ４３〜Ｍ４６による電流に
変化を生じないのである。
印加され、出力電圧ＶOUT + 、ＶOU T - が互いに逆の極
性で変化する場合には、トランジスタＭ４３、Ｍ４４を
流れる電流の変化分とトランジスタＭ４５、Ｍ４６を流
れる電流の変化分とが互いに相殺し、差動入力によって
生じる差動電流には影響を及ばさない。例えば、入力電
圧ＶIN + が上昇し、入力電圧ＶIN - が下降する場合、出
力電圧ＶOUT + が下降し、出力電圧ＶOUT - が上昇す
る。従って、トランジスタＭ４３、Ｍ４５を流れる電流
が上昇し、トランジスタＭ４４、Ｍ４６を流れる電流が
下降するために、出力電圧ＶOUT + 側に接続されたトラ
ンジスタＭ４３を流れる電流の変化分とトランジスタＭ
４５を流れる電流の変化分とが相殺し、トランジスタＭ
４４を流れる電流の変化分とトランジスタＭ４６を流れ
る電流の変化分とが相殺し、コモンモードフィードバッ
クを形成するトランジスタＭ４３〜Ｍ４６による電流に
変化を生じないのである。
【００２９】図５は本発明の全差動増幅器のさらに他の
実施例であって、図４における電流源４３を省略したも
のと同等である。この回路は、差動入力端に入力される
信号のＤＣレベルが既知である場合に用いることがで
き、トランジスタサイズを小さくでき、より高速で動作
することが可能である。
実施例であって、図４における電流源４３を省略したも
のと同等である。この回路は、差動入力端に入力される
信号のＤＣレベルが既知である場合に用いることがで
き、トランジスタサイズを小さくでき、より高速で動作
することが可能である。
【００３０】
【発明の効果】以上説明したとおり本発明によれば、簡
単な回路でコモンモードフィードバック回路を構成する
ことができる。また、安定化のための帯域制限を必要と
せず、差動ゲインの帯域と同じか、あるいはそれ以上の
帯域を有するコモンモード調製回路を構成することがで
きる。
単な回路でコモンモードフィードバック回路を構成する
ことができる。また、安定化のための帯域制限を必要と
せず、差動ゲインの帯域と同じか、あるいはそれ以上の
帯域を有するコモンモード調製回路を構成することがで
きる。
【００３１】さらに、ＩＣ化した場合には、大幅にコモ
ンモード調製回路のためにチップ面積を減らすことが出
来る。
ンモード調製回路のためにチップ面積を減らすことが出
来る。
【図１】本発明の全差動増幅器の基本回路を示す図であ
る。
る。
【図２】本発明の全差動増幅器におけるコモンモード調
製回路をＰＭＯＳトランジスタによって構成した実施例
を示す図である。
製回路をＰＭＯＳトランジスタによって構成した実施例
を示す図である。
【図３】本発明の全差動増幅器におけるコモンモード調
製回路をＰＭＯＳトランジスタによって構成した他の実
施例を示す図である。
製回路をＰＭＯＳトランジスタによって構成した他の実
施例を示す図である。
【図４】本発明の全差動増幅器におけるコモンモード調
製回路をＮＭＯＳトランジスタによって構成した実施例
を示す図である。
製回路をＮＭＯＳトランジスタによって構成した実施例
を示す図である。
【図５】本発明の全差動増幅器におけるコモンモード調
製回路をＮＭＯＳトランジスタによって構成した他の実
施例を示す図である。
製回路をＮＭＯＳトランジスタによって構成した他の実
施例を示す図である。
【図６】従来の全差動増幅器におけるコモンモード調製
回路を示す図である。
回路を示す図である。
【図７】従来の全差動増幅器におけるコモンモード調製
回路を示す図である。
回路を示す図である。
１１、１２、１３、１４ 電流源 １５、２５、３１、３２、４１、４２ 電流源 Ｍ１１、Ｍ１２ 差動入力トランジスタ Ｍ２１、Ｍ２２ 差動入力トランジスタ Ｍ３１、Ｍ３２ 差動入力トランジスタ Ｍ４１、Ｍ４２ 差動入力トランジスタ Ｍ２３、Ｍ２４、Ｍ２５、Ｍ２６ ＰＭＯＳトランジス
タ Ｍ３３、Ｍ３４、Ｍ３５、Ｍ３６ ＰＭＯＳトランジス
タ Ｍ４３、Ｍ４４、Ｍ４５、Ｍ４５ ＮＭＯＳトランジス
タ
タ Ｍ３３、Ｍ３４、Ｍ３５、Ｍ３６ ＰＭＯＳトランジス
タ Ｍ４３、Ｍ４４、Ｍ４５、Ｍ４５ ＮＭＯＳトランジス
タ
Claims (1)
- 【請求項１】 互いに対称な２つの出力を有する全差動
増幅器において、第１の出力端子には第１および第２の
電流源が接続され、第２の出力端子には第３および第４
の電流源が接続され、前記第１の電流源と前記第３の電
流源とは前記第１の出力によって制御され、前記第２の
電流源と前記第４の電流源とは前記第２の出力によって
制御されることを特徴とする全差動増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2763392A JPH05226950A (ja) | 1992-02-14 | 1992-02-14 | 全差動増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2763392A JPH05226950A (ja) | 1992-02-14 | 1992-02-14 | 全差動増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05226950A true JPH05226950A (ja) | 1993-09-03 |
Family
ID=12226357
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2763392A Pending JPH05226950A (ja) | 1992-02-14 | 1992-02-14 | 全差動増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05226950A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005223419A (ja) * | 2004-02-03 | 2005-08-18 | Fujitsu Ltd | イコライザ回路 |
| JP2006042349A (ja) * | 2004-07-23 | 2006-02-09 | Agere Systems Inc | Ｃｍｌバッファ用のコモンモード・シフティング回路 |
| WO2016157511A1 (ja) * | 2015-04-03 | 2016-10-06 | 株式会社日立製作所 | 低雑音増幅器、それを用いた超音波探触子および診断装置 |
| US10574200B2 (en) | 2017-03-31 | 2020-02-25 | Ablic Inc. | Transconductance amplifier |
-
1992
- 1992-02-14 JP JP2763392A patent/JPH05226950A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005223419A (ja) * | 2004-02-03 | 2005-08-18 | Fujitsu Ltd | イコライザ回路 |
| JP2006042349A (ja) * | 2004-07-23 | 2006-02-09 | Agere Systems Inc | Ｃｍｌバッファ用のコモンモード・シフティング回路 |
| WO2016157511A1 (ja) * | 2015-04-03 | 2016-10-06 | 株式会社日立製作所 | 低雑音増幅器、それを用いた超音波探触子および診断装置 |
| US10574200B2 (en) | 2017-03-31 | 2020-02-25 | Ablic Inc. | Transconductance amplifier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5933056A (en) | Single pole current mode common-mode feedback circuit | |
| US5187448A (en) | Differential amplifier with common-mode stability enhancement | |
| US5442318A (en) | Gain enhancement technique for operational amplifiers | |
| US5594383A (en) | Analog filter circuit and semiconductor integrated circuit device using the same | |
| US6753730B2 (en) | Differential amplifier and filter circuit using the same | |
| EP0138261A2 (en) | Differential operational amplifier with common mode feedback | |
| US20050146381A1 (en) | Balanced amplifier and filter using the same | |
| US5578964A (en) | CMOS differential operational amplifier | |
| EP0789949A1 (en) | g m?-CONTROL FOR CMOS RAIL-TO-RAIL INPUT STAGES BY REGULATING THE SUM OF THE GATE-SOURCE VOLTAGES CONSTANT | |
| US6580324B2 (en) | Apparatus, method and system for common-mode stabilization in circuits having differential operation | |
| US6891433B2 (en) | Low voltage high gain amplifier circuits | |
| KR101159045B1 (ko) | 레귤레이티드 캐스코드 회로 및 이를 구비하는 증폭기 | |
| US8400214B2 (en) | Class AB output stage | |
| JPH05315859A (ja) | 演算増幅回路 | |
| US7728669B2 (en) | Output stage circuit and operational amplifier thereof | |
| US7098736B2 (en) | Amplifier circuit | |
| US7068090B2 (en) | Amplifier circuit | |
| US7532045B1 (en) | Low-complexity active transconductance circuit | |
| US7167049B2 (en) | OP-amplifier with an offset voltage cancellation circuit | |
| JPH05226950A (ja) | 全差動増幅器 | |
| KR20090037488A (ko) | 트랜스컨덕턴스 증폭기 | |
| KR20060004260A (ko) | 자체 바이어스 차동 증폭기 | |
| US11658626B2 (en) | Split miller compensation in two-stage differential amplifiers | |
| JPH08213856A (ja) | Ｃｍｏｓ演算増幅器の入力ステージとその方法 | |
| JP2005080090A (ja) | 差動増幅回路の出力電圧制御回路及び電圧検出器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010522 |