JPH04349621A - Manufacture of semiconductor substrate - Google Patents

Manufacture of semiconductor substrate

Info

Publication number
JPH04349621A
JPH04349621A JP3149297A JP14929791A JPH04349621A JP H04349621 A JPH04349621 A JP H04349621A JP 3149297 A JP3149297 A JP 3149297A JP 14929791 A JP14929791 A JP 14929791A JP H04349621 A JPH04349621 A JP H04349621A
Authority
JP
Japan
Prior art keywords
porous
single crystal
substrate
semiconductor substrate
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3149297A
Other languages
Japanese (ja)
Inventor
Nobuhiko Sato
信彦 佐藤
Takao Yonehara
隆夫 米原
Kiyobumi Sakaguchi
清文 坂口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP3149297A priority Critical patent/JPH04349621A/en
Priority to SG1996006372A priority patent/SG47089A1/en
Priority to AT92301252T priority patent/ATE244931T1/en
Priority to EP03076425A priority patent/EP1347505A3/en
Priority to CA002061264A priority patent/CA2061264C/en
Priority to US07/835,381 priority patent/US5767020A/en
Priority to SG9901639A priority patent/SG93197A1/en
Priority to JP05911892A priority patent/JP3347354B2/en
Priority to EP92301252A priority patent/EP0499488B9/en
Priority to MYPI92000239A priority patent/MY114349A/en
Priority to KR92002263A priority patent/KR960007640B1/en
Publication of JPH04349621A publication Critical patent/JPH04349621A/en
Priority to CN93118894A priority patent/CN1099905A/en
Priority to US08/472,270 priority patent/US6171512B1/en
Priority to CN 97105478 priority patent/CN1099698C/en
Priority to US09/298,056 priority patent/US6238586B1/en
Priority to US09/298,054 priority patent/US6254794B1/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates

Abstract

PURPOSE:To provide a manufacturing method of a semiconductor substrate which has a silicon layer having crystallinity as excellent as that of a single crystal wafer on a transparent substrate with excellent productivity, uniformity, controllability and cost performance. CONSTITUTION:A non-porous silicon single crystal layer 12 is formed on a porous silicon substrate 11. The surface of the non-porous silicon single crystal layer 12 is bonded to a light transmitting glass substrate 13 and the porous silicon substrate 11 is dipped into mixed solution of fluoric acid and alcohol. Only the porous silicon substrate 11 is removed by nonelectrolytic chemical wet-etching to obtain a substrate composed of the light transmitting glass substrate 13 and the non-porous silicon single crystal layer 12 formed on it. A reference numeral 14 denotes an etching protective film.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は、半導体基材の作製方法
に関し、更に詳しくは、誘電体分離あるいは、絶縁物上
の単結晶半導体層に作成され電子デバイス、集積回路に
適する光透過性半導体基材の作製方法に関するものであ
る。
[Industrial Application Field] The present invention relates to a method for producing a semiconductor substrate, and more specifically, a light-transmitting semiconductor fabricated on a dielectric separation or a single crystal semiconductor layer on an insulator and suitable for electronic devices and integrated circuits. The present invention relates to a method for producing a base material.

【0002】0002

【従来の技術】絶縁物上の単結晶Si半導体層の形成は
、シリコン  オン  インシュレーター(SOI)技
術として広く知られ、通常の Si 集積回路を作製す
るバルクSi基板では到達しえない数々の優位点をSO
I技術を利用したデバイスが有することから多くの研究
が成されてきた。すなわち、SOI技術を利用すること
で、1.誘電体分離が容易で高集積化が可能、2.対放
射線耐性に優れている、 3.浮遊容量が低減され高速化が可能、4.ウエル工程
が省略できる、 5.ラッチアップを防止できる、 6.薄膜化による完全空乏型電界効果トランジスタが可
能、 等の優位点が得られる。
[Prior Art] The formation of a single-crystal Si semiconductor layer on an insulator is widely known as silicon-on-insulator (SOI) technology, and it has many advantages that cannot be achieved with bulk Si substrates used to fabricate ordinary Si integrated circuits. SO
Much research has been done on the characteristics of devices using I technology. That is, by using SOI technology, 1. Dielectric separation is easy and high integration is possible; 2. 3. Excellent resistance to radiation. 4. Stray capacitance is reduced and high speed is possible. 5. Well process can be omitted. Prevents latch-up 6. Advantages include the ability to create fully depleted field effect transistors by thinning the film.

【0003】上記したようなデバイス特性上の多くの利
点を実現するために、ここ数十年に渡り、SOI構造の
形成方法について研究されてきている。この内容は、例
えば以下の文献にまとめられている。Special 
Issue: ”Single−crystal si
licon onnon−single−crysta
l insulators”; edited by 
G.W.Cullen, Journal of Cr
ystalGrowth, volume 63, n
o 3, pp 429〜590 (1983)。
[0003] In order to realize the many advantages in terms of device characteristics as described above, methods for forming SOI structures have been studied over the past several decades. This content is summarized in the following documents, for example. Special
Issue: ”Single-crystal si
licon onnon-single-crysta
l insulators”; edited by
G. W. Cullen, Journal of Cr.
ystalGrowth, volume 63, n
o 3, pp 429-590 (1983).

【0004】また、古くは単結晶サファイア基板上に、
SiをCVD(化学気相法)で、ヘテロエピタキシ−さ
せて形成するSOS(シリコン  オン  サファイア
)が知られており、最も成熟したSOI技術として一応
の成功を収めはしたが、Si層と下地サファイア基板界
面の格子不整合により大量の結晶欠陥、サファイア基板
からのアルミニュ−ムのSi層への混入、そして何より
も基板の高価格と大面積化への遅れにより、その応用の
広がりが妨げられている。比較的近年には、サファイア
基板を使用せずにSOI構造を実現しようという試みが
行なわれている。この試みは、次の二つに大別される:
1.Si単結晶基板を表面酸化後に、窓を開けてSi基
板を部分的に表出させ、その部分をシ−ドとして横方向
へエピタキシャル成長させ、SiO2 上へSi単結晶
層を形成する(この場合には、SiO2 上にSi層の
堆積をともなう。); 2.Si単結晶基板そのものを活性層として使用し、そ
の下部にSiO2を形成する(この方法は、Si層の堆
積をともなわない。)。
[0004] In the past, on a single crystal sapphire substrate,
SOS (silicon on sapphire), which is formed by heteroepitaxing Si using CVD (chemical vapor deposition), is known, and although it has achieved some success as the most mature SOI technology, the Si layer and underlying sapphire The spread of its application has been hindered by a large number of crystal defects due to lattice mismatch at the substrate interface, the mixing of aluminum from the sapphire substrate into the Si layer, and above all, the high cost of the substrate and the delay in increasing the size of the substrate. There is. In relatively recent years, attempts have been made to realize an SOI structure without using a sapphire substrate. This attempt can be broadly divided into two parts:
1. After surface oxidation of the Si single crystal substrate, a window is opened to partially expose the Si substrate, and this portion is used as a seed for epitaxial growth in the lateral direction to form a Si single crystal layer on the SiO2 (in this case, involves the deposition of a Si layer on SiO2); 2. The Si single crystal substrate itself is used as the active layer, and SiO2 is formed underneath it (this method does not involve the deposition of a Si layer).

【0005】[0005]

【発明が解決しようとする課題】上記1を実現する手段
として、CVDにより、直接、単結晶層Siを横方向エ
ピタキシャル成長させる方法、非晶質Siを堆積して、
熱処理により固相横方向エピタキシャル成長させる方法
、非晶質あるいは、多結晶Si層に電子線、レ−ザ−光
等のエネルギ−ビ−ムを収束して照射し、溶融再結晶に
より単結晶層をSiO2 上に成長させる方法、そして
、棒状ヒ−タ−により帯状に溶融領域を走査する方法(
Zone melting recrystalliz
ation) が知られている。 これらの方法にはそれぞれ一長一短があるが、その制御
性、生産性、均一性、品質に多大の問題を残しており、
いまだに、工業的に実用化したものはない。たとえば、
CVD法は平坦薄膜化するには、犠牲酸化が必要となり
、固相成長法ではその結晶性が悪い。また、ビ−ムアニ
−ル法では、収束ビ−ム走査による処理時間と、ビ−ム
の重なり具合、焦点調整などの制御性に問題がある。 このうち、Zone Melting Recryst
allization法がもっとも成熟しており、比較
的大規模な集積回路も試作されてはいるが、依然として
、亜粒界等の結晶欠陥は、多数残留しており、少数キャ
リヤ−デバイスを作成するにいたってない。
[Problems to be Solved by the Invention] As a means for realizing the above 1, there is a method of directly lateral epitaxial growth of a single crystal layer of Si by CVD, a method of depositing amorphous Si,
A method of solid-phase lateral epitaxial growth by heat treatment, in which an amorphous or polycrystalline Si layer is irradiated with a focused energy beam such as an electron beam or laser light, and a single crystal layer is formed by melting and recrystallization. A method of growing on SiO2, and a method of scanning the molten region in a belt shape with a rod-shaped heater (
Zone melting recrystalliz
ation) is known. Each of these methods has its advantages and disadvantages, but many problems remain in controllability, productivity, uniformity, and quality.
As of yet, nothing has been put into practical use industrially. for example,
The CVD method requires sacrificial oxidation to form a flat and thin film, and the solid phase growth method has poor crystallinity. In addition, the beam annealing method has problems in the processing time due to convergent beam scanning and in the controllability of beam overlapping conditions, focus adjustment, etc. Among these, Zone Melting Recryst
Although the allization method is the most mature and relatively large-scale integrated circuits have been prototyped, many crystal defects such as sub-grain boundaries still remain, and it is difficult to create minority carrier devices. Not.

【0006】上記2の方法であるSi基板をエピタキシ
ャル成長の種子として用いない方法としては、次の方法
が挙げられる: 1.V型の溝が表面に異方性エッチングされたSi単結
晶基板に酸化膜を形成し、該酸化膜上に多結晶Si層を
Si基板と同じ程厚く堆積した後、Si基板の裏面から
研磨によって、厚い多結晶Si層上にV溝に囲まれて誘
電分離されたSi単結晶領域を形成する。この手法に於
ては、結晶性は良好であるが、多結晶Siを数百ミクロ
ンも厚く堆積する工程、単結晶Si基板を裏面より研磨
して分離したSi活性層のみを残す工程に、制御性と生
産性の点から問題がある; 2.サイモックス(SIMOX:Separation
 by ion implanted oxygen)
 と称されるSi単結晶基板中に酸素のイオン注入によ
りSiO2 層を形成する方法であり、Siプロセスと
整合性が良いため現在もっとも成熟した手法である。し
かしながら、SiO2 層形成をするためには、酸素イ
オンを1018 ions/cm2 以上も注入する必
要があるが、その注入時間は長大であり、生産性は高い
とはいえず、また、ウエハ−コストは高い。更に、結晶
欠陥は多く残存し、工業的に見て、少数キャリヤ−デバ
イスを作製できる充分な品質に至っていない;3.多孔
質Siの酸化による誘電体分離によりSOI構造を形成
する方法。この方法は、P型Si単結晶基板表面にN型
Si層をプロトンイオン注入(イマイ他, J.Cry
stal Growth,vol 63, 547(1
983) )、もしくは、エピタキシャル成長とパタ−
ニングによって島状に形成し、表面よりSi島を囲むよ
うにHF溶液中の陽極化成法によりP型Si基板のみを
多孔質化したのち、増速酸化によりN型Si島を誘電体
分離する方法である。本方法では、分離されているSi
領域は、デバイス工程のまえに決定されており、デバイ
ス設計の自由度を制限する場合があるという問題点があ
る。
[0006] As the above-mentioned method 2, in which the Si substrate is not used as a seed for epitaxial growth, there are the following methods: 1. An oxide film is formed on a Si single crystal substrate with V-shaped grooves anisotropically etched on the surface, and after depositing a polycrystalline Si layer as thick as the Si substrate on the oxide film, polishing is performed from the back side of the Si substrate. By this method, a dielectrically isolated Si single crystal region surrounded by a V-groove is formed on a thick polycrystalline Si layer. Although this method has good crystallinity, it is difficult to control the process of depositing polycrystalline Si to a thickness of several hundred microns, and the process of polishing the single-crystal Si substrate from the back side to leave only the separated Si active layer. There are problems in terms of performance and productivity; 2. SIMOX: Separation
by ion implanted oxygen)
This is a method of forming an SiO2 layer by implanting oxygen ions into a Si single-crystal substrate, and is currently the most mature method as it has good compatibility with the Si process. However, in order to form the SiO2 layer, it is necessary to implant oxygen ions at a rate of 1018 ions/cm2 or more, but the implantation time is long, productivity is not high, and the wafer cost is low. expensive. Furthermore, many crystal defects remain, and from an industrial point of view, the quality is not high enough for manufacturing minority carrier devices; 3. A method of forming an SOI structure by dielectric separation through oxidation of porous Si. This method involves proton ion implantation (Imai et al., J.Cry) to form an N-type Si layer on the surface of a P-type Si single crystal substrate.
stal Growth, vol 63, 547 (1
983)) or epitaxial growth and patterning
A method in which only the P-type Si substrate is made porous by anodization in an HF solution so as to surround the Si islands from the surface, and then the N-type Si islands are dielectrically separated by accelerated oxidation. It is. In this method, the separated Si
The area is determined before the device process, and there is a problem in that the degree of freedom in device design may be restricted.

【0007】ところで、光透過性基板は、光受光素子で
あるコンタクトセンサ−、投影型液晶画像表示装置を構
成するうえにおいて重要である。そして、センサ−や表
示装置の画素(絵素)をより一層、高密度化、高解像度
化、高精細化するには、極めて高性能な駆動素子が必要
となる。その結果、光透過性基板上に設けられる素子と
しても優れた結晶性を有する単結晶層をもちいて作成さ
れることが必要となる。
Incidentally, a light-transmitting substrate is important in constructing a contact sensor, which is a light-receiving element, and a projection type liquid crystal image display device. In order to further increase the density, resolution, and definition of pixels (picture elements) of sensors and display devices, extremely high-performance driving elements are required. As a result, an element provided on a light-transmitting substrate also needs to be created using a single crystal layer having excellent crystallinity.

【0008】しかしながら、ガラスに代表される光透過
性基板上には一般には、その結晶構造の無秩序性を反映
して、単にSi層を堆積しても、非晶質か、良くて、多
結晶層しか形成できず、高性能なデバイスは作成できな
い。それは、基板の結晶構造が非晶質であることによっ
ており、単にSi層を堆積しても、良質な単結晶層は得
られない。非晶質Siや、多結晶Siではその欠陥の多
い結晶構造故に、要求される、あるいは今後要求される
に十分な性能を持った駆動素子を作成することが困難で
ある。
However, reflecting the disordered crystal structure of a light-transmitting substrate typified by glass, simply depositing a Si layer will result in an amorphous or, at best, polycrystalline Si layer. Only layers can be formed, and high-performance devices cannot be created. This is because the crystal structure of the substrate is amorphous, and simply depositing a Si layer does not yield a high-quality single crystal layer. Due to the defect-rich crystal structure of amorphous Si and polycrystalline Si, it is difficult to create a driving element with performance sufficient to meet the required or future requirements.

【0009】また、Si単結晶基板を用いる上記のいず
れの方法も光透過性基板上に良質な単結晶層を得るとい
う目的には不適当である。
Furthermore, any of the above methods using a Si single crystal substrate is unsuitable for the purpose of obtaining a high quality single crystal layer on a light transmitting substrate.

【0010】本発明は、上記したような問題点及び上記
したような要求に応える半導体基材(基材には基板をも
含む)を作成する半導体基材の作製方法を提供すること
を目的とする。
An object of the present invention is to provide a method for producing a semiconductor base material (the base material also includes a substrate) that meets the above-mentioned problems and demands. do.

【0011】また、本発明は、透明基体(光透過性基体
;基体には基板をも含む)上に結晶性が単結晶ウエハ−
並に優れたSiを得るうえで、生産性、均一性、制御性
、コストの面において卓越した半導体基材の作製方法を
提供することを目的とする。
[0011] The present invention also provides a single crystal wafer with crystallinity on a transparent substrate (a light-transmitting substrate; the substrate also includes a substrate).
It is an object of the present invention to provide a method for producing a semiconductor substrate that is excellent in terms of productivity, uniformity, controllability, and cost while obtaining excellent Si.

【0012】更に本発明は、従来のSOI構造の利点を
実現し、応用可能な半導体基材の作製方法を提供するこ
とも目的とする。
A further object of the present invention is to provide a method for fabricating a semiconductor substrate that realizes the advantages of conventional SOI structures and is applicable.

【0013】また、本発明は、SOI構造の大規模集積
回路を作製する際にも、高価なSOSや、SIMOXの
代替足り得る半導体基材の作製方法を提供することを目
的とする。
Another object of the present invention is to provide a method for manufacturing a semiconductor substrate that can be used as a substitute for expensive SOS or SIMOX when manufacturing a large-scale integrated circuit having an SOI structure.

【0014】[0014]

【課題を解決するための手段及び作用】本発明の半導体
基材の作製方法は、シリコン基体を多孔質化する工程と
、該多孔質化したシリコン基体上に非多孔質シリコン単
結晶層を形成する工程と、該非多孔質シリコン単結晶層
の表面を光透過性ガラス基体に貼り合わせる工程と、前
記多孔質化したシリコン基体を弗酸とアルコールとの混
合液に浸すことによって多孔質シリコンのみを無電解湿
式化学エッチング除去する多孔質シリコンの選択エッチ
ング工程と、を有することを特徴とする。
[Means and effects for solving the problems] The method for manufacturing a semiconductor substrate of the present invention includes a step of making a silicon substrate porous, and forming a non-porous silicon single crystal layer on the porous silicon substrate. a step of bonding the surface of the non-porous silicon single crystal layer to a light-transmitting glass substrate; and a step of immersing the porous silicon substrate in a mixed solution of hydrofluoric acid and alcohol to remove only the porous silicon. A selective etching process for removing porous silicon by electroless wet chemical etching.

【0015】また、本発明の半導体基材の作製方法は、
一方の面側をN型にしたシリコン単結晶基体の他方の面
側を多孔質化する工程と、該シリコン単結晶基体の前記
一方の面を光透過性ガラス基体に貼り合わせる工程と、
前記多孔質化したシリコン単結晶基体を弗酸とアルコー
ルとの混合液に浸すことによって多孔質シリコンのみを
無電解湿式化学エッチング除去する多孔質シリコンの選
択エッチング工程と、を有することを特徴とする。
[0015] Furthermore, the method for manufacturing a semiconductor substrate of the present invention includes:
a step of making the other side of a silicon single crystal substrate with one side N-type porous; a step of bonding the one side of the silicon single crystal substrate to a light-transmitting glass substrate;
A selective etching step for porous silicon in which only the porous silicon is removed by electroless wet chemical etching by immersing the porous silicon single crystal substrate in a mixed solution of hydrofluoric acid and alcohol. .

【0016】本発明において、光透過性ガラス基体には
、表面にAlやITO等の金属層を設けたものをも含む
ものとする。
[0016] In the present invention, the light-transmissive glass substrate includes those provided with a metal layer such as Al or ITO on the surface.

【0017】本発明は、経済性に優れて、大面積に渡り
均一平坦な、極めて優れた結晶性を有するSi単結晶基
体を用いて、表面にSi活性層を残して、他面から該活
性層までを除去して光透過性ガラス基体上に欠陥の著し
く少ないSi単結晶層を得ることができるものである。
[0017] The present invention uses a Si single crystal substrate which is economical, uniform and flat over a large area, and has extremely excellent crystallinity. It is possible to obtain a Si single crystal layer with extremely few defects on a light-transmitting glass substrate by removing up to the layers.

【0018】ここで、本発明の理解を容易にするために
、多孔質シリコン及びその化学エッチングによる除去に
関する一般的技術説明をする。
To facilitate understanding of the present invention, a general technical explanation regarding porous silicon and its removal by chemical etching will now be provided.

【0019】多孔質Siは、Uhlir 等によって1
956年に半導体の電解研磨の研究過程に於て発見され
た(A.Uhlir, Bell Syst.Tech
.J., vol 35,p.333(1956)) 
。また、ウナガミ等は、陽極化成におけるSiの溶解反
応を研究し、HF溶液中のSiの陽極反応には正孔が必
要であり、その反応は、次のようであると報告している
(T.ウナガミ: J. Electrochem.S
oc., vol.127, p.476 (1980
) ): Si + 2HF + (2−n)e+ →  SiF
2 +2H+ + ne−SiF2 + 2HF  →
  SiF4 + H2SiF4 + 2HF  → 
 H2SiF6又は、 Si + 4HF + (4−λ)e+ →  SiF
4+ 4H++ λe−SiF4 + 2HF →  
H2SiF6ここで、e+ 及び、e− はそれぞれ、
正孔と電子を表している。また、n及びλは夫々シリコ
ン1原子が溶解するために必要な正孔の数であり、n>
2又は、λ>4なる条件が満たされた場合に多孔質シリ
コンが形成されるとしている。
Porous Si has been described by Uhlir et al.
It was discovered in 1956 during the research process of electrolytic polishing of semiconductors (A. Uhlir, Bell Syst. Tech.
.. J. , vol 35, p. 333 (1956))
. In addition, Unagami et al. studied the dissolution reaction of Si in anodic formation and reported that holes are required for the anodic reaction of Si in HF solution, and the reaction is as follows (T .Unagami: J. Electrochem.S
oc. , vol. 127, p. 476 (1980
) ): Si + 2HF + (2-n)e+ → SiF
2 +2H+ + ne-SiF2 + 2HF →
SiF4 + H2SiF4 + 2HF →
H2SiF6 or Si + 4HF + (4-λ)e+ → SiF
4+ 4H++ λe-SiF4 + 2HF →
H2SiF6 where e+ and e- are respectively
Represents holes and electrons. In addition, n and λ are the number of holes required for dissolving one silicon atom, respectively, and n>
It is said that porous silicon is formed when the condition 2 or λ>4 is satisfied.

【0020】以上のことから、正孔の存在するP型シリ
コンは、多孔質化されるが、N型シリコンは多孔質化さ
れない。この多孔質化に於ける選択性は長野ら、及び、
イマイによって実証されている(長野、中島、安野、大
中、梶原; 電子通信学会技術研究報告、vol 79
,SSD 79−9549(1979)、及び、K.イ
マイ;Solid−State Electronic
s vol 24,159 (1981))。この様に
正孔の存在するP型シリコンは多孔質化されやすく、選
択的にP型シリコンを多孔質化することができる。
From the above, P-type silicon in which holes exist is made porous, but N-type silicon is not made porous. The selectivity in this porosity formation has been demonstrated by Nagano et al.
(Nagano, Nakajima, Yasuno, Onaka, Kajiwara; Institute of Electronics and Communication Engineers Technical Research Report, vol. 79)
, SSD 79-9549 (1979), and K. Not good;Solid-State Electronic
s vol 24, 159 (1981)). In this way, P-type silicon in which holes exist is easily made porous, and P-type silicon can be selectively made porous.

【0021】一方、高濃度N型シリコンも多孔質化する
という報告(R.P.Holmstorm, I.J.
Y.Chi Appl.Phys.Lett. Vol
.42, 386(1983))もあり、P,Nにこだ
わらず、多孔質化を実現できる基板を選ぶことが重要で
ある。
On the other hand, it has been reported that highly concentrated N-type silicon also becomes porous (RP Holmstorm, I.J.
Y. Chi Appl. Phys. Lett. Vol.
.. 42, 386 (1983)), and it is important to select a substrate that can be made porous, regardless of P or N.

【0022】また、多孔質層はその内部に大量の空隙が
形成されている為に、密度がもとのシリコンの半分以下
に減少する。その結果、体積に比べて表面積が飛躍的に
増大するため、その化学エッチング速度は、通常の単結
晶層のエッチング速度に比べて、著しく増速される。
Furthermore, since a large number of voids are formed inside the porous layer, the density is reduced to less than half that of the original silicon. As a result, the surface area increases dramatically compared to the volume, so the chemical etching rate is significantly increased compared to the etching rate of a normal single crystal layer.

【0023】次に、多孔質層Siの化学エッチングによ
る除去について論じる。一般に、 P=(2. 33−A)/2. 33        
 (1)をPorosityといい、陽極化成時に、こ
の値を変化させることが可能であり、次のように、表せ
る:P=(m1 −m2 )/(m1 −m3 )  
   (2)または、 P=(m1 −m2 )/ρAt          
  (3)ここで、 m1 :陽極化成前の全重量 m2 :陽極化成後の全重量 m3 :多孔質Siを除去した後の全重量ρ  :単結
晶Siの密度 A  :多孔質化した面積 t  :多孔質Siの厚さ 多孔質化する領域の面積を正確に算出できない場合も多
々ある。この場合は、式(2)が有効であるが、m3 
を測定するためには、多孔質Siをエッチングしなけれ
ばならない。
Next, removal of the porous layer Si by chemical etching will be discussed. Generally, P=(2.33-A)/2. 33
(1) is called Porosity, and this value can be changed during anodization, and can be expressed as follows: P = (m1 - m2) / (m1 - m3)
(2) Or, P=(m1 - m2)/ρAt
(3) Here, m1: Total weight before anodization m2: Total weight after anodization m3: Total weight after porous Si is removed ρ: Density of single crystal Si A: Porous area t: Thickness of porous Si There are many cases where it is not possible to accurately calculate the area of the region to be made porous. In this case, equation (2) is valid, but m3
In order to measure , porous Si must be etched.

【0024】また、上記した多孔質Si上のエピタキシ
ャル成長において、多孔質Siはその構造的性質のため
、ヘテロエピタキシャル成長の際に発生する歪みを緩和
して、欠陥の発生を抑制することが可能である。しかし
ながら、この場合も、多孔質SiのPorosityが
非常に重要なパラメ−タとなることは明らかである。し
たがって、上記のPorosityの測定は、この場合
も必要不可欠である。
[0024] Furthermore, in the epitaxial growth on porous Si described above, due to its structural properties, porous Si can alleviate the strain that occurs during heteroepitaxial growth and suppress the generation of defects. . However, even in this case, it is clear that the porosity of porous Si is a very important parameter. Therefore, the measurement of Porosity described above is essential in this case as well.

【0025】多孔質Siをエッチングする方法としては
、従来 1.  NaOH水溶液で多孔質Siをエッチングする
方法(G.Bonchil,R.Herino,K.B
arla,and J.C.Pfister, J.E
lectrochem.Soc., vol.130,
 no.7, 1611(1983) )、及び 2.  単結晶Siをエッチングすることが可能なエッ
チング液で多孔質Siをエッチングする方法、が知られ
ている。
Conventional methods for etching porous Si include 1. Method of etching porous Si with NaOH aqueous solution (G. Bonchil, R. Herino, K.B.
arla, and J. C. Pfister, J. E
electrochem. Soc. , vol. 130,
no. 7, 1611 (1983)), and 2. A method of etching porous Si using an etching solution capable of etching single crystal Si is known.

【0026】上記2の方法では、通常、フッ硝酸系のエ
ッチング液が用いられるが、このときのSiのエッチン
グ過程は、 Si +2O  →  Si O2 Si O2 +4HF  →  Si F4 +H2 
Oに示される様に、Siが硝酸で酸化され、Si O2
 に変質し、そのSi O2 をフッ酸でエッチングす
ることによりSiのエッチングが進む。
[0026] In method 2 above, a fluoro-nitric acid-based etching solution is usually used, and the Si etching process at this time is as follows: Si +2O → SiO2 SiO2 +4HF → Si F4 +H2
As shown in O, Si is oxidized with nitric acid to form SiO2
By etching the SiO2 with hydrofluoric acid, etching of Si progresses.

【0027】しかしながら,上記2の方法のようなエッ
チングの場合、多孔質Siをエッチングすることはでき
るが、結晶Siもエッチングされてしまう。
However, in the case of etching as in method 2 above, although porous Si can be etched, crystalline Si is also etched.

【0028】同様に結晶Siをエッチングするエッチン
グ液としては、上記フッ硝酸系エッチング液の他に、エ
チレンジアミン系 KOH系 ヒドラジン系 などがある。
Similarly, as an etching solution for etching crystalline Si, in addition to the above-mentioned fluoronitric acid-based etching solution, there are ethylenediamine-based, KOH-based, hydrazine-based etching solutions, and the like.

【0029】これらのことから、多孔質Siの選択エッ
チングを行うためには、上記Siエッチング液以外で多
孔質Siをエッチングすることのできるエッチング液を
選ぶ必要がある。
For these reasons, in order to perform selective etching of porous Si, it is necessary to select an etching solution capable of etching porous Si other than the above-mentioned Si etching solution.

【0030】従来行われている多孔質Siの選択エッチ
ングは、上記1のNaOH水溶液をエッチング液とした
エッチングのみである。
The selective etching of porous Si that has been conventionally performed is only the etching described in 1 above using an aqueous NaOH solution as an etching solution.

【0031】しかしながら、従来行われているNaOH
水溶液を用いた多孔質Siの選択エッチング方法では、
Naイオンがエッチング表面に吸着することは避けられ
ない。このNaイオンは、不純物汚染の主たる原因とな
り、界面準位を形成するなどの悪影響を与えるのみで、
半導体プロセスにおいて導入されてはならない物質であ
る。
However, the conventional NaOH
In the selective etching method of porous Si using an aqueous solution,
It is inevitable that Na ions will be adsorbed on the etched surface. These Na ions are the main cause of impurity contamination, and only have negative effects such as forming interface states.
This is a substance that must not be introduced in semiconductor processes.

【0032】そこで、本発明に於いては、多孔質Siの
選択エッチング方法は、結晶Siに対してはエッチング
作用を持たない弗酸とアルコールとの混合液を、選択エ
ッチング液としてもちいることを特徴とする。本発明は
、通常の半導体プロセスで用いられている溶液を用いて
、非多孔質結晶Siと同一基体に混在する多孔質Siを
選択的に化学エッチングするものである。
Therefore, in the present invention, the selective etching method for porous Si uses a mixed solution of hydrofluoric acid and alcohol, which does not have an etching effect on crystalline Si, as the selective etching solution. Features. The present invention selectively chemically etches non-porous crystalline Si and porous Si coexisting in the same substrate using a solution used in normal semiconductor processes.

【0033】本発明の多孔質Siの選択湿式化学エッチ
ング液中のアルコールは、表面活性剤として作用し、エ
ッチングによる反応生成気体の気泡を瞬時に撹拌なしで
エッチング表面から除去し、均一に且つ効率よく多孔質
Siの選択エッチングが可能となる。
The alcohol in the selective wet chemical etching solution for porous Si of the present invention acts as a surface active agent, and instantly removes the gas bubbles produced by the reaction from the etching surface without stirring, thereby uniformly and efficiently. Selective etching of porous Si becomes possible.

【0034】多孔質Si層には、透過電子顕微鏡による
観察によれば、平均約600オングストロ−ム程度の径
の孔が形成されており、その密度は単結晶Siに比べる
と、半分以下になるにもかかわらず、単結晶性は維持さ
れており、多孔質層の上部へ単結晶Si層をエピタキシ
ャル成長させることも可能である。ただし、1000℃
以上では、内部の孔の再配列が起こり、増速エッチング
の特性が損なわれる。このため、Si層のエピタキシャ
ル成長には、分子線エピタキシャル成長法、プラズマC
VD、減圧CVD、光CVD等のCVD法、バイアス・
スパッタ−法、液相成長法等の低温成長が好適とされる
According to observation using a transmission electron microscope, pores with an average diameter of about 600 angstroms are formed in the porous Si layer, and the density thereof is less than half that of single crystal Si. Nevertheless, single crystallinity is maintained, and it is also possible to epitaxially grow a single crystal Si layer on top of the porous layer. However, 1000℃
Above this, rearrangement of the internal pores occurs, and the characteristics of accelerated etching are impaired. For this reason, epitaxial growth of the Si layer requires molecular beam epitaxial growth, plasma carbon
CVD methods such as VD, low pressure CVD, and optical CVD, bias
Low-temperature growth methods such as sputtering and liquid phase growth are preferred.

【0035】以下、本発明の半導体基材の作製方法の実
施態様例を図面を参照しながら詳述する。
Hereinafter, embodiments of the method for manufacturing a semiconductor substrate of the present invention will be described in detail with reference to the drawings.

【0036】[0036]

【実施態様例1】基板の全てを多孔質化した後に単結晶
層をエピタキシャル成長させる方法について説明する。 図1(a)〜(c)は本発明による半導体基板の作製方
法を説明するための工程図で、夫々各工程に於ける模式
的断面図として示されている。
Embodiment Example 1 A method of epitaxially growing a single crystal layer after making the entire substrate porous will be described. FIGS. 1(a) to 1(c) are process diagrams for explaining the method for manufacturing a semiconductor substrate according to the present invention, and each is shown as a schematic cross-sectional view in each step.

【0037】図1(a)に示すように、先ず、Si単結
晶基板11を用意して、その全部を多孔質化し、引続い
て種々の成長法により、エピタキシャル成長を多孔質化
した基板表面に行い、薄膜単結晶Si層12を形成する
。Si基板は、HF溶液を用いた陽極化成法によって、
多孔質化させる。この多孔質Si層は、単結晶Siの密
度2.33g/cm3に比べて、その密度をHF溶液濃
度を50〜20%に変化させることで密度1.1〜0.
6g/cm3の範囲に変化させることができる。
As shown in FIG. 1(a), first, a Si single crystal substrate 11 is prepared and made entirely porous, and then epitaxial growth is performed on the surface of the porous substrate by various growth methods. Then, a thin single crystal Si layer 12 is formed. The Si substrate is formed by anodization using an HF solution.
Make it porous. This porous Si layer has a density of 1.1 to 0.0 by changing the HF solution concentration from 50 to 20%, compared to the density of single crystal Si of 2.33 g/cm3.
It can be varied within a range of 6 g/cm3.

【0038】図1(b)に示すように、ガラスに代表さ
れる光透過性基板13を用意して、多孔質Si基板上の
単結晶Si層12の表面に該光透過性基板13を貼りつ
ける。図1(b)に示すように、エッチング防止膜とし
て、Si3N4 層14を堆積して、貼り合せた2枚の
基板全体を被覆して、多孔質シリコン基板11の表面上
のSi3N4 層を除去する。他のエッチング防止膜と
してSi3N4 層の代わりに、アピエゾンワックス等
を用いても良い。この後に、多孔質Si基板11を弗酸
とアルコールとの混合液に浸すことによって、多孔質S
iのみを無電解湿式化学エッチングして光透過性基板1
3上に薄膜化した非多孔質単結晶シリコン層12を残存
させ形成する。
As shown in FIG. 1(b), a light transmitting substrate 13 typified by glass is prepared, and the light transmitting substrate 13 is attached to the surface of the single crystal Si layer 12 on the porous Si substrate. Put on. As shown in FIG. 1(b), a Si3N4 layer 14 is deposited as an etching prevention film to cover the entire two bonded substrates, and the Si3N4 layer on the surface of the porous silicon substrate 11 is removed. . As another etching prevention film, Apiezone wax or the like may be used instead of the Si3N4 layer. After this, the porous Si substrate 11 is immersed in a mixed solution of hydrofluoric acid and alcohol.
A light-transmissive substrate 1 is formed by electroless wet chemical etching only on i.
A thin non-porous single-crystal silicon layer 12 is formed to remain on top of the silicon layer 12.

【0039】図1(c)には本発明で得られる半導体基
板が示されている。すなわち、図1(b)におけるエッ
チング防止膜であるSi3N4 層14を除去すること
により、光透過性基板13上に結晶性がシリコンウエハ
−と同等な単結晶Si層12が平坦に、しかも均一に薄
層化されて、ウエハ−全域という大面積に形成される。
FIG. 1(c) shows a semiconductor substrate obtained by the present invention. That is, by removing the Si3N4 layer 14, which is an etching prevention film in FIG. The layer is thinned and formed over a large area, ie, the entire wafer.

【0040】こうして得られた半導体基板は、絶縁分離
された電子素子作製という点から見ても好適に使用する
ことができる。
The semiconductor substrate thus obtained can be suitably used from the viewpoint of producing an insulated and isolated electronic device.

【0041】弗酸とアルコールとの混合液による、多孔
質Siのみを無電解湿式化学エッチングする選択エッチ
ング法について、以下に述べる。
A selective etching method in which only porous Si is subjected to electroless wet chemical etching using a mixed solution of hydrofluoric acid and alcohol will be described below.

【0042】図2に、多孔質Siと非多孔質単結晶Si
を弗酸とアルコールとの混合液に撹拌することなしに浸
潤したときのエッチングされた多孔質Siと単結晶Si
の厚みのエッチング時間依存性を示す。多孔質Siは非
多孔質単結晶Siを陽極化成によって作成し、その条件
を以下にしめす。陽極化成によって形成する多孔質Si
の出発材料は、単結晶Siに限定されるものではなく、
他の結晶構造のSiでも可能である: 印加電圧        :      2.6(V)
電流密度        :      30  (m
A・cm−2 )陽極化成溶液    :      
HF:H2O:C2H5OH=1:1:1時間    
        :      2. 4  (時間)
多孔質Siの厚み:      300(μm)Por
osity:      56  (%)  。
FIG. 2 shows porous Si and non-porous single crystal Si.
Etched porous Si and single crystal Si when infiltrated into a mixture of hydrofluoric acid and alcohol without stirring
The dependence of the thickness on etching time is shown. Porous Si is produced by anodizing non-porous single crystal Si, and the conditions are shown below. Porous Si formed by anodization
The starting material is not limited to single crystal Si,
It is also possible to use Si with other crystal structures: Applied voltage: 2.6 (V)
Current density: 30 (m
A・cm−2) Anodizing solution:
HF:H2O:C2H5OH=1:1:1 hour
: 2. 4 (hours)
Thickness of porous Si: 300 (μm) Por
Osity: 56 (%).

【0043】上記条件により作成した多孔質Siを室温
において49%弗酸とアルコールとの混合液(10:1
)に撹拌することなく浸潤した。のちに、該多孔質Si
の厚みの減少を測定した(図2における白丸)。多孔質
Siは急速にエッチングされ、40分ほどで85μm、
更に、80分経過させると195μmも、高度の表面性
を有して、均一にエッチングされる。エッチング速度は
溶液濃度及び温度に依存する。溶液濃度及び温度の条件
は実用上差し支えない範囲で設定される。本明細書では
、一例として49%弗酸とエチルアルコールとの混合液
(10:1)及び室温の場合の結果が示されているが、
本発明はこの条件に限定されるものではない。エッチン
グ液において、HF濃度は好ましくは1〜95%、より
好ましくは5〜90%、更に好ましくは5〜80%であ
り、アルコール濃度は好ましくは80%以下、より好ま
しくは60%以下、更に好ましくは40%以下で、且つ
アルコール添加効果を奏する値とされる。温度は好まし
くは0〜100℃、より好ましくは5〜80℃、更に好
ましくは5〜60℃である。エッチング液中のアルコー
ルとしては、エチルアルコールの他に、イソプロピルア
ルコール等を用いることができる。
[0043] The porous Si prepared under the above conditions was treated with a mixed solution of 49% hydrofluoric acid and alcohol (10:1) at room temperature.
) without stirring. Later, the porous Si
The decrease in thickness was measured (white circles in Figure 2). Porous Si is rapidly etched to 85 μm in about 40 minutes.
Further, after 80 minutes, a thickness of 195 μm was uniformly etched with a high degree of surface roughness. Etching rate depends on solution concentration and temperature. The solution concentration and temperature conditions are set within a range that does not cause any practical problems. In this specification, the results for a mixed solution of 49% hydrofluoric acid and ethyl alcohol (10:1) and room temperature are shown as an example.
The present invention is not limited to this condition. In the etching solution, the HF concentration is preferably 1 to 95%, more preferably 5 to 90%, even more preferably 5 to 80%, and the alcohol concentration is preferably 80% or less, more preferably 60% or less, and even more preferably is 40% or less, and is set to a value that provides the effect of adding alcohol. The temperature is preferably 0 to 100°C, more preferably 5 to 80°C, still more preferably 5 to 60°C. As the alcohol in the etching solution, in addition to ethyl alcohol, isopropyl alcohol or the like can be used.

【0044】また、500μm厚の非多孔質単結晶Si
を室温において49%弗酸とアルコールとの混合液(1
0:1)に撹拌することなく浸潤した。のちに、該単結
晶Siの厚みの減少を測定した(図2における黒丸)。 非多孔質単結晶Siは、120分経過した後にも、10
0オングストローム以下しかエッチングされなかった。
[0044] In addition, 500 μm thick non-porous single crystal Si
A mixture of 49% hydrofluoric acid and alcohol (1
0:1) without stirring. Later, the decrease in the thickness of the single crystal Si was measured (black circle in FIG. 2). Even after 120 minutes, non-porous single crystal Si has 10
Less than 0 angstroms were etched.

【0045】エッチング後の多孔質Siと非多孔質単結
晶Siを水洗し、その表面を二次イオンにより微量分析
したところ何等不純物は検出されなかった。
After etching, the porous Si and non-porous single crystal Si were washed with water, and their surfaces were subjected to microanalysis using secondary ions, and no impurities were detected.

【0046】[0046]

【実施態様例2】多孔質化を行う前にN型層を形成し、
その後、陽極化成により選択的に、P型基板のみを多孔
質化する方法について説明する。図3(a)〜(d)は
本発明による半導体基板の作製方法を説明するための工
程図で、夫々各工程に於ける模式的断面図として示され
ている。
[Embodiment Example 2] Forming an N-type layer before making it porous,
Thereafter, a method of selectively making only the P-type substrate porous by anodization will be described. FIGS. 3(a) to 3(d) are process diagrams for explaining the method for manufacturing a semiconductor substrate according to the present invention, and each is shown as a schematic cross-sectional view in each step.

【0047】先ず、図3(a)に示される様に種々の薄
膜成長法によるエピタキシャル成長によりP型Si単結
晶基板31の表面に低不純物濃度層32を形成する。或
は、P型Si単結晶基板31の表面をプロトンをイオン
注入してN型単結晶層32を形成する。
First, as shown in FIG. 3A, a low impurity concentration layer 32 is formed on the surface of a P-type Si single crystal substrate 31 by epitaxial growth using various thin film growth methods. Alternatively, the N-type single-crystal layer 32 is formed by ion-implanting protons into the surface of the P-type Si single-crystal substrate 31 .

【0048】次に、図3(b)に示される様にP型Si
単結晶基板31を裏面よりHF溶液を用いた陽極化成法
によって、多孔質Si基板33に変質させる。この多孔
質Si層は、単結晶Siの密度2.33g/cm3に比
べて、その密度をHF溶液濃度を50〜20%に変化さ
せることで密度1.1〜0.6g/cm3の範囲に変化
させることができる。この多孔質層は、上述したように
、P型領域に形成される。
Next, as shown in FIG. 3(b), P-type Si
The single crystal substrate 31 is transformed into a porous Si substrate 33 from the back side by an anodization method using an HF solution. This porous Si layer has a density of 1.1 to 0.6 g/cm3 by changing the HF solution concentration from 50 to 20%, compared to the density of single crystal Si, which is 2.33 g/cm3. It can be changed. This porous layer is formed in the P-type region, as described above.

【0049】図3(c)に示すように、ガラスに代表さ
れる光透過性基板34を用意して、多孔質Si基板上の
単結晶Si層32の表面に該光透過性基板34を貼りつ
ける。図3(c)に示すように、エッチング防止膜とし
て、Si3N4 層35を堆積して、貼り合せた2枚の
基板全体を被覆して、多孔質シリコン基板33の表面上
のSi3N4 層を除去する。他のエッチング防止膜と
してSi3N4 層の代わりに、アピエゾンワックス等
を用いても良い。この後に、多孔質Si基板33を弗酸
とアルコールとの混合液に撹拌することなしに浸すこと
によって、多孔質Siのみを無電解湿式化学エッチング
して光透過性基板34上に薄膜化した非多孔質単結晶シ
リコン層32を残存させ形成する。
As shown in FIG. 3(c), a light-transmitting substrate 34 typified by glass is prepared, and the light-transmitting substrate 34 is attached to the surface of the single-crystal Si layer 32 on the porous Si substrate. Put on. As shown in FIG. 3(c), a Si3N4 layer 35 is deposited as an etching prevention film to cover the entire two bonded substrates, and the Si3N4 layer on the surface of the porous silicon substrate 33 is removed. . As another etching prevention film, Apiezone wax or the like may be used instead of the Si3N4 layer. Thereafter, by immersing the porous Si substrate 33 in a mixed solution of hydrofluoric acid and alcohol without stirring, only the porous Si is subjected to electroless wet chemical etching to form a thin film on the transparent substrate 34. A porous single crystal silicon layer 32 is left and formed.

【0050】図3(d)には本発明で得られる半導体基
板が示される。すなわち、図3(c)におけるエッチン
グ防止膜であるSi3N4 層を除去することにより、
光透過性基板34上に結晶性がシリコンウエハ−と同等
な単結晶Si層32が平坦に、しかも均一に薄層化され
て、ウエハ−全域という大面積に形成される。
FIG. 3(d) shows a semiconductor substrate obtained by the present invention. That is, by removing the Si3N4 layer which is the etching prevention film in FIG. 3(c),
A monocrystalline Si layer 32 having crystallinity equivalent to that of a silicon wafer is formed on a light-transmissive substrate 34 in a flat and uniformly thin layer over a large area covering the entire wafer.

【0051】こうして得られた半導体基板は、絶縁分離
された電子素子作製という点から見ても好適に使用する
ことができる。
The semiconductor substrate thus obtained can be suitably used from the viewpoint of producing an insulated and isolated electronic device.

【0052】[0052]

【実施例】以下、具体的な実施例によって本発明を説明
する。
[Examples] The present invention will be explained below with reference to specific examples.

【0053】(実施例1)200ミクロンの厚みを持っ
たP型(100)単結晶Si基板を50% のHF溶液
中において陽極化成を行った。この時の電流密度は、1
00 mA/cm2 であった。この時の多孔質化速度
は、8.4μm/min.であり200 ミクロンの厚
みを持ったP型(100)Si基板全体は、24分で多
孔質化された。
(Example 1) A P-type (100) single crystal Si substrate having a thickness of 200 microns was anodized in a 50% HF solution. The current density at this time is 1
00 mA/cm2. The porosity formation rate at this time was 8.4 μm/min. The entire P-type (100) Si substrate with a thickness of 200 microns was made porous in 24 minutes.

【0054】該P型(100)多孔質Si基板上にMB
E(分子線エピタキシー:Molecular Bea
m Epitaxy) 法により、Siエピタキシャル
層を0.5ミクロン低温成長させた。堆積条件は、以下
のとおりである:温度:      700 ℃ 圧力:  1 x 10−9 Torr成長速度:  
    0.1 nm/sec  。
MB on the P-type (100) porous Si substrate
E (Molecular Bea Epitaxy)
A Si epitaxial layer was grown to a thickness of 0.5 microns at a low temperature by the mEpitaxy method. Deposition conditions are as follows: Temperature: 700°C Pressure: 1 x 10-9 Torr Growth rate:
0.1 nm/sec.

【0055】次に、このエピタキシャル層の表面に光学
研磨を施した溶融石英ガラス基板を重ねあわせ、酸素雰
囲気中で800 ℃,0.5 時間加熱することにより
、両者の基板は、強固に接合された。
Next, a fused silica glass substrate that has been optically polished is placed on the surface of this epitaxial layer, and the two substrates are firmly bonded by heating at 800° C. for 0.5 hours in an oxygen atmosphere. Ta.

【0056】プラズマCVD法によってSi3 N4 
を0.1μm堆積して、貼りあわせた2枚の基板を被覆
して、多孔質基板上の窒化膜のみを反応性イオンエッチ
ングよって除去した。その後、該貼り合わせた基板を4
9%弗酸とアルコールとの混合液(10:1)で撹拌す
ることなく選択エッチングした。82分後には、単結晶
Si層だけがエッチングされずに残り、単結晶Siをエ
ッチ・ストップの材料として、多孔質Si基板は選択エ
ッチングされ、完全に除去された。
Si3 N4 by plasma CVD method
was deposited to a thickness of 0.1 μm to cover the two bonded substrates, and only the nitride film on the porous substrate was removed by reactive ion etching. After that, the bonded substrates were
Selective etching was performed with a mixed solution of 9% hydrofluoric acid and alcohol (10:1) without stirring. After 82 minutes, only the single crystal Si layer remained unetched, and the porous Si substrate was selectively etched and completely removed using the single crystal Si as an etch stop material.

【0057】非多孔質Si単結晶の該エッチング液にた
いするエッチング速度は、極めて低く82分後でも50
オングストローム以下であり、多孔質層のエッチング速
度との選択比は十の五乗以上にも達し、非多孔質層にお
けるエッチング量(数十オングストローム)は実用上無
視できる膜厚減少である。すなわち、200ミクロンの
厚みをもった多孔質化されたSi基板は、除去され、S
i3N4 層を除去した後には、ガラス基板上に0.5
 μm の厚みを持った単結晶Si層が形成できた。
The etching rate of non-porous Si single crystal with this etching solution is extremely low, reaching 50% even after 82 minutes.
angstrom or less, and the selectivity with respect to the etching rate of the porous layer reaches the fifth power of ten or more, and the amount of etching (several tens of angstroms) in the non-porous layer is a decrease in film thickness that can be ignored in practical terms. That is, the porous Si substrate with a thickness of 200 microns is removed and the S
After removing the i3N4 layer, 0.5
A single crystal Si layer with a thickness of μm was formed.

【0058】透過電子顕微鏡による断面観察の結果、S
i層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
As a result of cross-sectional observation using a transmission electron microscope, S
It was confirmed that no new crystal defects were introduced into the i-layer, and good crystallinity was maintained.

【0059】(実施例2)200ミクロンの厚みを持っ
たP型(100)単結晶Si基板を50% のHF溶液
中において陽極化成を行った。この時の電流密度は、1
00 mA/cm2 であった。この時の多孔質化速度
は、8.4μm/min.であり200 ミクロンの厚
みを持ったP型(100)Si基板全体は、24分で多
孔質化された。該P型(100)多孔質Si基板上にプ
ラズマCVD法により、Siエピタキシャル層を5μm
低温成長させた。堆積条件は、以下のとおりである: ガス:        SiH4 高周波電力:        100 W温度:   
     800 ℃ 圧力:   1 x 10−2 Torr成長速度: 
       2.5 nm/sec  。
(Example 2) A P-type (100) single crystal Si substrate having a thickness of 200 microns was anodized in a 50% HF solution. The current density at this time is 1
00 mA/cm2. The porosity formation rate at this time was 8.4 μm/min. The entire P-type (100) Si substrate with a thickness of 200 microns was made porous in 24 minutes. A 5 μm Si epitaxial layer was formed on the P-type (100) porous Si substrate by plasma CVD.
Grown at low temperature. The deposition conditions are as follows: Gas: SiH4 Radio frequency power: 100 W Temperature:
800°C Pressure: 1 x 10-2 Torr Growth rate:
2.5 nm/sec.

【0060】次に、このエピタキシャル層の表面に光学
研磨を施した500℃近辺に軟化点のあるガラス基板を
重ねあわせ、酸素雰囲気中で450 ℃,0.5 時間
加熱することにより、両者の基板は、強固に接合された
Next, a glass substrate with a softening point around 500° C. whose surface has been optically polished is placed on top of the epitaxial layer, and both substrates are heated at 450° C. for 0.5 hours in an oxygen atmosphere. were strongly bonded.

【0061】プラズマCVD法によってSi3 N4 
を0.1μm堆積して、貼りあわせた2枚の基板を被覆
して、多孔質基板上の窒化膜のみを反応性イオンエッチ
ングよって除去した。
Si3 N4 by plasma CVD method
was deposited to a thickness of 0.1 μm to cover the two bonded substrates, and only the nitride film on the porous substrate was removed by reactive ion etching.

【0062】その後、該貼り合わせた基板を49%弗酸
とアルコールとの混合液(10:1)で撹拌することな
く選択エッチングした。82分後には、単結晶Si層だ
けがエッチングされずに残り、単結晶Siをエッチ・ス
トップの材料として、多孔質Si基板は選択エッチング
され、完全に除去された。
Thereafter, the bonded substrates were selectively etched with a mixed solution of 49% hydrofluoric acid and alcohol (10:1) without stirring. After 82 minutes, only the single crystal Si layer remained unetched, and the porous Si substrate was selectively etched and completely removed using the single crystal Si as an etch stop material.

【0063】非多孔質Si単結晶の該エッチング液にた
いするエッチング速度は、極めて低く82分後でも50
オングストローム以下であり、多孔質層のエッチング速
度との選択比は十の五乗以上にも達し、非多孔質層にお
けるエッチング量(数十オングストローム)は実用上無
視できる膜厚減少である。すなわち、200ミクロンの
厚みをもった多孔質化されたSi基板は、除去され、S
i3N4 層を除去した後には、低軟化点ガラス基板上
に5 μmの厚みを持った単結晶Si層が形成できた。
The etching rate of non-porous Si single crystal with this etching solution is extremely low, reaching 50% even after 82 minutes.
angstrom or less, and the selectivity with respect to the etching rate of the porous layer reaches the fifth power of ten or more, and the amount of etching (several tens of angstroms) in the non-porous layer is a decrease in film thickness that can be ignored in practical terms. That is, the porous Si substrate with a thickness of 200 microns is removed and the S
After removing the i3N4 layer, a single crystal Si layer with a thickness of 5 μm was formed on the low softening point glass substrate.

【0064】(実施例3)200ミクロンの厚みを持っ
たP型(100)単結晶Si基板を50% のHF溶液
中において陽極化成を行った。この時の電流密度は、1
00 mA/cm2 であった。この時の多孔質化速度
は、8.4μm/min.であり200 ミクロンの厚
みを持ったP型(100)Si基板全体は、24分で多
孔質化された。該P型(100)多孔質Si基板上にバ
イアススパッタ−法により、Siエピタキシャル層を1
.0 ミクロン低温成長させた。堆積条件は、以下のと
おりである: RF周波数:      100 MHz高周波電力:
      600 W 温度:      300 ℃ Arガス圧力: 8 x 10−3 Torr成長時間
:      120 分 タ−ゲット直流バイアス:      −200 V基
板直流バイアス:       +5 V   。
(Example 3) A P-type (100) single crystal Si substrate having a thickness of 200 microns was anodized in a 50% HF solution. The current density at this time is 1
00 mA/cm2. The porosity formation rate at this time was 8.4 μm/min. The entire P-type (100) Si substrate with a thickness of 200 microns was made porous in 24 minutes. One Si epitaxial layer was deposited on the P-type (100) porous Si substrate by bias sputtering.
.. 0 micron grown at low temperature. The deposition conditions are as follows: RF frequency: 100 MHz radio frequency power:
600 W Temperature: 300°C Ar gas pressure: 8 x 10-3 Torr Growth time: 120 minutes Target DC bias: -200 V Substrate DC bias: +5 V.

【0065】次に、このエピタキシャル層の表面に光学
研磨を施した500℃近辺に軟化点のあるガラス基板を
重ねあわせ、酸素雰囲気中で450 ℃,0.5 時間
加熱することにより、両者の基板は、強固に接合された
Next, a glass substrate with a softening point around 500° C. whose surface has been optically polished is placed on top of the epitaxial layer, and both substrates are heated at 450° C. for 0.5 hours in an oxygen atmosphere. were strongly bonded.

【0066】プラズマCVD法によってSi3 N4 
を0.1μm堆積して、貼りあわせた2枚の基板を被覆
して、多孔質基板上の窒化膜のみを反応性イオンエッチ
ングよって除去した。
Si3 N4 by plasma CVD method
was deposited to a thickness of 0.1 μm to cover the two bonded substrates, and only the nitride film on the porous substrate was removed by reactive ion etching.

【0067】その後、該貼り合わせた基板を49%弗酸
とアルコールとの混合液(10:1)で撹拌することな
く選択エッチングした。82分後には、単結晶Si層だ
けがエッチングされずに残り、単結晶Siをエッチ・ス
トップの材料として、多孔質Si基板は選択エッチング
され、完全に除去された。
Thereafter, the bonded substrates were selectively etched with a mixed solution of 49% hydrofluoric acid and alcohol (10:1) without stirring. After 82 minutes, only the single crystal Si layer remained unetched, and the porous Si substrate was selectively etched and completely removed using the single crystal Si as an etch stop material.

【0068】非多孔質Si単結晶の該エッチング液にた
いするエッチング速度は、極めて低く82分後でも50
オングストローム以下であり、多孔質層のエッチング速
度との選択比は十の五乗以上にも達し、非多孔質層にお
けるエッチング量(数十オングストローム)は実用上無
視できる膜厚減少である。すなわち、200ミクロンの
厚みをもった多孔質化されたSi基板は、除去され、S
i3N4 層を除去した後には、低融点ガラス基板上に
1.0 μm の厚みを持った単結晶Si層が形成でき
た。
The etching rate of a non-porous Si single crystal with this etching solution is extremely low, reaching 50% even after 82 minutes.
angstrom or less, and the selectivity with respect to the etching rate of the porous layer reaches the fifth power of ten or more, and the amount of etching (several tens of angstroms) in the non-porous layer is a decrease in film thickness that can be ignored in practical terms. That is, the porous Si substrate with a thickness of 200 microns is removed and the S
After removing the i3N4 layer, a single crystal Si layer with a thickness of 1.0 μm was formed on the low melting point glass substrate.

【0069】また、Si3 N4 層の代わりに、アピ
エゾンワックス、或いは、エレクトロンワックスを被覆
した場合にも同様の効果があり、多孔質化されたSi基
板のみを完全に除去し得た。
A similar effect was obtained when Apiezon wax or Electron wax was coated instead of the Si3 N4 layer, and only the porous Si substrate could be completely removed.

【0070】(実施例4)200ミクロンの厚みを持っ
たN型(100)単結晶Si基板を50% のHF溶液
中において陽極化成を行った。この時の電流密度は、1
00 mA/cm2 であった。この時の多孔質化速度
は、8.4μm/min.であり200 ミクロンの厚
みを持ったN型(100)Si基板全体は、24分で多
孔質化された。該N型(100)多孔質Si基板上に液
相成長法により、Siエピタキシャル層を10ミクロン
低温成長させた。成長条件は、以下のとおりである: 溶媒:  Sn 成長温度: 900℃ 成長雰囲気:  H2 成長時間:  20分  。
(Example 4) An N-type (100) single crystal Si substrate having a thickness of 200 microns was anodized in a 50% HF solution. The current density at this time is 1
00 mA/cm2. The porosity formation rate at this time was 8.4 μm/min. The entire N-type (100) Si substrate with a thickness of 200 microns was made porous in 24 minutes. A Si epitaxial layer of 10 microns was grown at a low temperature on the N-type (100) porous Si substrate by liquid phase growth. The growth conditions are as follows: Solvent: Sn Growth temperature: 900°C Growth atmosphere: H2 Growth time: 20 minutes.

【0071】次に、このエピタキシャル層の表面に光学
研磨を施した800℃近辺に軟化点のあるガラス基板を
重ねあわせ、酸素雰囲気中で750 ℃,0.5 時間
加熱することにより、両者の基板は、強固に接合された
Next, a glass substrate with a softening point around 800° C. whose surface has been optically polished is placed on top of the epitaxial layer, and both substrates are heated at 750° C. for 0.5 hours in an oxygen atmosphere. were strongly bonded.

【0072】プラズマCVD法によってSi3 N4 
を0.1μm堆積して、貼りあわせた2枚の基板を被覆
して、多孔質基板上の窒化膜のみを反応性イオンエッチ
ングよって除去した。
Si3 N4 by plasma CVD method
was deposited to a thickness of 0.1 μm to cover the two bonded substrates, and only the nitride film on the porous substrate was removed by reactive ion etching.

【0073】その後、該貼り合わせた基板を49%弗酸
とアルコールとの混合液(10:1)で撹拌することな
く選択エッチングした。82分後には、単結晶Si層だ
けがエッチングされずに残り、単結晶Siをエッチ・ス
トップの材料として、多孔質Si基板は選択エッチング
され、完全に除去された。
Thereafter, the bonded substrates were selectively etched with a mixed solution of 49% hydrofluoric acid and alcohol (10:1) without stirring. After 82 minutes, only the single crystal Si layer remained unetched, and the porous Si substrate was selectively etched and completely removed using the single crystal Si as an etch stop material.

【0074】非多孔質Si単結晶の該エッチング液にた
いするエッチング速度は、極めて低く82分後でも50
オングストローム以下であり、多孔質層のエッチング速
度との選択比は十の五乗以上にも達し、非多孔質層にお
けるエッチング量(数十オングストローム)は実用上無
視できる膜厚減少である。すなわち、200ミクロンの
厚みをもった多孔質化されたSi基板は、除去され、S
i3N4 層を除去した後には、ガラス基板上に10μ
m の厚みを持った単結晶Si層が形成できた。
The etching rate of non-porous Si single crystal with this etching solution is extremely low, reaching 50% even after 82 minutes.
angstrom or less, and the selectivity with respect to the etching rate of the porous layer reaches the fifth power of ten or more, and the amount of etching (several tens of angstroms) in the non-porous layer is a decrease in film thickness that can be ignored in practical terms. That is, the porous Si substrate with a thickness of 200 microns is removed and the S
After removing the i3N4 layer, a 10μ layer was deposited on the glass substrate.
A single crystal Si layer with a thickness of m was formed.

【0075】また、Si3 N4 層の代わりに、アピ
エゾンワックスを被覆した場合にも同様の効果があり、
多孔質化されたSi基板のみを完全に除去し得た。
[0075] A similar effect is also obtained when Apiezon wax is coated instead of the Si3N4 layer.
Only the porous Si substrate could be completely removed.

【0076】(実施例5)200ミクロンの厚みを持っ
たP型(100)単結晶Si基板を50% のHF溶液
中において陽極化成を行った。この時の電流密度は、1
00 mA/cm2 であった。
(Example 5) A P-type (100) single crystal Si substrate having a thickness of 200 microns was anodized in a 50% HF solution. The current density at this time is 1
00 mA/cm2.

【0077】この時の多孔質化速度は、8.4μm/m
in.であり200 ミクロンの厚みを持ったP型(1
00)Si基板全体は、24分で多孔質化された。該P
型(100)多孔質Si基板上に減圧CVD法により、
Siエピタキシャル層を1.0 ミクロン低温成長させ
た。堆積条件は、以下のとおりである: ソ−スガス: SiH4    800 SCCMキャ
リヤ−ガス:   H2    150リットル/mi
n温度:  850 ℃ 圧力:  1 x 10−2 Torr成長速度:  
3.3 nm/sec  。
[0077] The porosity formation rate at this time was 8.4 μm/m
in. It is P type (1
00) The entire Si substrate was made porous in 24 minutes. The P
Type (100) on a porous Si substrate by low pressure CVD method.
A 1.0 micron Si epitaxial layer was grown at low temperature. The deposition conditions are as follows: Source gas: SiH4 800 SCCM carrier gas: H2 150 liters/mi
n Temperature: 850°C Pressure: 1 x 10-2 Torr Growth rate:
3.3 nm/sec.

【0078】次に、このエピタキシャル層の表面に光学
研磨を施した溶融石英ガラス基板を重ねあわせ、酸素雰
囲気中で800 ℃,0.5 時間加熱することにより
、両者の基板は、強固に接合された。
Next, an optically polished fused silica glass substrate was placed on the surface of this epitaxial layer, and the two substrates were firmly bonded by heating at 800° C. for 0.5 hours in an oxygen atmosphere. Ta.

【0079】プラズマCVD法によってSi3 N4 
を0.1μm堆積して、貼りあわせた2枚の基板を被覆
して、多孔質基板上の窒化膜のみを反応性イオンエッチ
ングよって除去した。
Si3 N4 by plasma CVD method
was deposited to a thickness of 0.1 μm to cover the two bonded substrates, and only the nitride film on the porous substrate was removed by reactive ion etching.

【0080】その後、該貼り合わせた基板を49%弗酸
とアルコールとの混合液(10:1)で撹拌することな
く選択エッチングした。82分後には、単結晶Si層だ
けがエッチングされずに残り、単結晶Siをエッチ・ス
トップの材料として、多孔質Si基板は選択エッチング
され、完全に除去された。
Thereafter, the bonded substrates were selectively etched with a mixed solution of 49% hydrofluoric acid and alcohol (10:1) without stirring. After 82 minutes, only the single crystal Si layer remained unetched, and the porous Si substrate was selectively etched and completely removed using the single crystal Si as an etch stop material.

【0081】非多孔質Si単結晶の該エッチング液にた
いするエッチング速度は、極めて低く82分後でも50
オングストローム以下であり、多孔質層のエッチング速
度との選択比は十の五乗以上にも達し、非多孔質層にお
けるエッチング量(数十オングストローム)は実用上無
視できる膜厚減少である。すなわち、200ミクロンの
厚みをもった多孔質化されたSi基板は、除去され、S
i3N4 層を除去した後には、石英ガラス基板上に1
.0 μmの厚みを持った単結晶Si層が形成できた。
The etching rate of non-porous Si single crystal with this etching solution is extremely low, reaching 50% even after 82 minutes.
angstrom or less, and the selectivity with respect to the etching rate of the porous layer reaches the fifth power of ten or more, and the amount of etching (several tens of angstroms) in the non-porous layer is a decrease in film thickness that can be ignored in practical terms. That is, the porous Si substrate with a thickness of 200 microns is removed and the S
After removing the i3N4 layer, 1
.. A single crystal Si layer with a thickness of 0 μm was formed.

【0082】ソ−スガスとして、SiH2Cl2 をも
ちいた場合には、成長温度を数十度上昇させる必要があ
るが、多孔質基板に特有な増速エッチング特性は、維持
された。
When SiH2Cl2 was used as the source gas, it was necessary to raise the growth temperature by several tens of degrees, but the accelerated etching characteristics characteristic of porous substrates were maintained.

【0083】(実施例6)200ミクロンの厚みを持っ
たP型(100)Si基板上にCVD法により、Siエ
ピタキシャル層を1ミクロン成長させた。堆積条件は、
以下のとおりである: 反応ガス流量:  SiH2Cl2    1000 
SCCMH2    230  リットル/min.温
度:      1080℃ 圧力:        760 Torr時間:   
      2 min  。
(Example 6) A Si epitaxial layer of 1 micron was grown on a P-type (100) Si substrate with a thickness of 200 micron by CVD. The deposition conditions are
The reaction gas flow rate is as follows: SiH2Cl2 1000
SCCMH2 230 liters/min. Temperature: 1080℃ Pressure: 760 Torr Time:
2 min.

【0084】この基板を50% のHF溶液中において
陽極化成を行った。この時の電流密度は、100mA/
cm2であった。又、この時の多孔質化速度は、8.4
μm/min.であり200ミクロンの厚みを持ったP
型(100)Si基板全体は、24分で多孔質化された
。前述したようにこの陽極化成では、P型(100)S
i基板のみが多孔質化され、Siエピタキシャル層には
変化がなかった。
[0084] This substrate was anodized in a 50% HF solution. The current density at this time is 100mA/
It was cm2. Also, the porosity formation rate at this time was 8.4
μm/min. P with a thickness of 200 microns
The entire type (100) Si substrate was made porous in 24 minutes. As mentioned above, in this anodization, P-type (100)S
Only the i-substrate was made porous, and the Si epitaxial layer remained unchanged.

【0085】次に、このエピタキシャル層の表面に光学
研磨を施した溶融石英ガラス基板を重ねあわせ、酸素雰
囲気中で800 ℃,0.5 時間加熱することにより
、両者の基板は、強固に接合された。
Next, a fused silica glass substrate that has been optically polished is placed on the surface of this epitaxial layer and heated at 800° C. for 0.5 hours in an oxygen atmosphere to firmly bond the two substrates. Ta.

【0086】プラズマCVD法によってSi3 N4 
を0.1μm堆積して、貼りあわせた2枚の基板を被覆
して、多孔質基板上の窒化膜のみを反応性イオンエッチ
ングよって除去した。
Si3 N4 by plasma CVD method
was deposited to a thickness of 0.1 μm to cover the two bonded substrates, and only the nitride film on the porous substrate was removed by reactive ion etching.

【0087】その後、該貼り合わせた基板を49%弗酸
とアルコールとの混合液(10:1)で撹拌することな
く選択エッチングした。82分後には、単結晶Si層だ
けがエッチングされずに残り、単結晶Siをエッチ・ス
トップの材料として、多孔質Si基板は選択エッチング
され、完全に除去された。
Thereafter, the bonded substrates were selectively etched with a mixed solution of 49% hydrofluoric acid and alcohol (10:1) without stirring. After 82 minutes, only the single crystal Si layer remained unetched, and the porous Si substrate was selectively etched and completely removed using the single crystal Si as an etch stop material.

【0088】非多孔質Si単結晶の該エッチング液にた
いするエッチング速度は、極めて低く82分後でも50
オングストローム以下であり、多孔質層のエッチング速
度との選択比は十の五乗以上にも達し、非多孔質層にお
けるエッチング量(数十オングストローム)は実用上無
視できる膜厚減少である。すなわち、200ミクロンの
厚みをもった多孔質化されたSi基板は、除去され、S
i3N4 層を除去した後には、石英ガラス基板上に1
μm の厚みを持った単結晶Si層が形成できた。
The etching rate of non-porous Si single crystal with this etching solution is extremely low, reaching 50% even after 82 minutes.
angstrom or less, and the selectivity with respect to the etching rate of the porous layer reaches the fifth power of ten or more, and the amount of etching (several tens of angstroms) in the non-porous layer is a decrease in film thickness that can be ignored in practical terms. That is, the porous Si substrate with a thickness of 200 microns is removed and the S
After removing the i3N4 layer, 1
A single crystal Si layer with a thickness of μm was formed.

【0089】透過電子顕微鏡による断面観察の結果、S
i層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
As a result of cross-sectional observation using a transmission electron microscope, S
It was confirmed that no new crystal defects were introduced into the i-layer, and good crystallinity was maintained.

【0090】(実施例7)200ミクロンの厚みを持っ
たP型(100)Si基板上にCVD法により、Siエ
ピタキシャル層を0.5ミクロン成長させた。堆積条件
は、以下のとおりである: 反応ガス流量:  SiH2Cl2    1000 
SCCMH2    230  リットル/min.温
度:      1080℃ 圧力:        80 Torr時間:    
     1 min  。
(Example 7) A Si epitaxial layer of 0.5 microns was grown on a P-type (100) Si substrate with a thickness of 200 microns by the CVD method. The deposition conditions are as follows: Reaction gas flow rate: SiH2Cl2 1000
SCCMH2 230 liters/min. Temperature: 1080℃ Pressure: 80 Torr Time:
1 min.

【0091】この基板を50% のHF溶液中において
陽極化成を行った。この時の電流密度は、100mA/
cm2であった。又、この時の多孔質化速度は、8.4
μm/min.であり200ミクロンの厚みを持ったP
型(100)Si基板全体は、24分で多孔質化された
。前述したようにこの陽極化成では、P型(100)S
i基板のみが多孔質化され、Siエピタキシャル層には
変化がなかった。
[0091] This substrate was anodized in a 50% HF solution. The current density at this time is 100mA/
It was cm2. Also, the porosity formation rate at this time was 8.4
μm/min. P with a thickness of 200 microns
The entire type (100) Si substrate was made porous in 24 minutes. As mentioned above, in this anodization, P-type (100)S
Only the i-substrate was made porous, and the Si epitaxial layer remained unchanged.

【0092】次に、このエピタキシャル層の表面に光学
研磨を施した溶融石英ガラス基板を重ねあわせ、酸素雰
囲気中で800 ℃,0.5 時間加熱することにより
、両者の基板は、強固に接合された。
Next, a fused silica glass substrate that has been optically polished is placed on the surface of this epitaxial layer, and heated at 800° C. for 0.5 hours in an oxygen atmosphere to firmly bond the two substrates. Ta.

【0093】プラズマCVD法によってSi3 N4 
を0.1μm堆積して、貼りあわせた2枚の基板を被覆
して、多孔質基板上の窒化膜のみを反応性イオンエッチ
ングよって除去した。
Si3 N4 by plasma CVD method
was deposited to a thickness of 0.1 μm to cover the two bonded substrates, and only the nitride film on the porous substrate was removed by reactive ion etching.

【0094】その後、該貼り合わせた基板を49%弗酸
とアルコールとの混合液(10:1)で撹拌することな
く選択エッチングした。82分後には、単結晶Si層だ
けがエッチングされずに残り、単結晶Siをエッチ・ス
トップの材料として、多孔質Si基板は選択エッチング
され、完全に除去された。
Thereafter, the bonded substrates were selectively etched with a mixed solution of 49% hydrofluoric acid and alcohol (10:1) without stirring. After 82 minutes, only the single crystal Si layer remained unetched, and the porous Si substrate was selectively etched and completely removed using the single crystal Si as an etch stop material.

【0095】非多孔質Si単結晶の該エッチング液にた
いするエッチング速度は、極めて低く82分後でも50
オングストローム以下であり、多孔質層のエッチング速
度との選択比は十の五乗以上にも達し、非多孔質層にお
けるエッチング量(数十オングストローム)は実用上無
視できる膜厚減少である。すなわち、200ミクロンの
厚みをもった多孔質化されたSi基板は、除去され、S
i3N4 層を除去した後には、石英ガラス基板上に0
.5μm の厚みを持った単結晶Si層が形成できた。
The etching rate of non-porous Si single crystal with this etching solution is extremely low, reaching 50% even after 82 minutes.
angstrom or less, and the selectivity with respect to the etching rate of the porous layer reaches the fifth power of ten or more, and the etching amount (several tens of angstroms) in the non-porous layer is a decrease in film thickness that can be ignored in practical terms. That is, the porous Si substrate with a thickness of 200 microns is removed and the S
After removing the i3N4 layer, 0
.. A single crystal Si layer with a thickness of 5 μm was formed.

【0096】透過電子顕微鏡による断面観察の結果、S
i層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
As a result of cross-sectional observation using a transmission electron microscope, S
It was confirmed that no new crystal defects were introduced into the i-layer, and good crystallinity was maintained.

【0097】(実施例8)200ミクロンの厚みを持っ
たP型(100)Si基板表面にプロトンのイオン注入
によって、N型Si層を1ミクロン形成した。H+ 注
入量は、5 X 1015(ions/cm2)であっ
た。
(Example 8) An N-type Si layer of 1 micron was formed on the surface of a P-type (100) Si substrate with a thickness of 200 microns by ion implantation of protons. The H+ injection volume was 5×1015 (ions/cm2).

【0098】この基板を50% のHF溶液中において
陽極化成を行った。この時の電流密度は、100mA/
cm2であった。又、この時の多孔質化速度は、8.4
μm/min.であり200ミクロンの厚みを持ったP
型(100)Si基板全体は、24分で多孔質化された
。前述したようにこの陽極化成では、P型(100)S
i基板のみが多孔質化され、N型Si層には変化がなか
った。
[0098] This substrate was anodized in a 50% HF solution. The current density at this time is 100mA/
It was cm2. Also, the porosity formation rate at this time was 8.4
μm/min. P with a thickness of 200 microns
The entire type (100) Si substrate was made porous in 24 minutes. As mentioned above, in this anodization, P-type (100)S
Only the i-substrate was made porous, and the N-type Si layer remained unchanged.

【0099】次に、このN型Si層の表面に光学研磨を
施した溶融石英ガラス基板を重ねあわせ、酸素雰囲気中
で800 ℃,0.5 時間加熱することにより、両者
の基板は、強固に接合された。
Next, a fused silica glass substrate that has been optically polished is placed on the surface of this N-type Si layer, and heated at 800°C for 0.5 hours in an oxygen atmosphere to make both substrates strong. joined.

【0100】プラズマCVD法によってSi3 N4 
を0.1μm堆積して、貼りあわせた2枚の基板を被覆
して、多孔質基板上の窒化膜のみを反応性イオンエッチ
ングよって除去した。
[0100] Si3 N4 by plasma CVD method
was deposited to a thickness of 0.1 μm to cover the two bonded substrates, and only the nitride film on the porous substrate was removed by reactive ion etching.

【0101】その後、該貼り合わせた基板を49%弗酸
とアルコールとの混合液(10:1)で撹拌することな
く選択エッチングした。82分後には、単結晶Si層だ
けがエッチングされずに残り、単結晶Siをエッチ・ス
トップの材料として、多孔質Si基板は選択エッチング
され、完全に除去された。
Thereafter, the bonded substrates were selectively etched with a mixed solution of 49% hydrofluoric acid and alcohol (10:1) without stirring. After 82 minutes, only the single crystal Si layer remained unetched, and the porous Si substrate was selectively etched and completely removed using the single crystal Si as an etch stop material.

【0102】非多孔質Si単結晶の該エッチング液にた
いするエッチング速度は、極めて低く82分後でも50
オングストローム以下であり、多孔質層のエッチング速
度との選択比は十の五乗以上にも達し、非多孔質層にお
けるエッチング量(数十オングストローム)は実用上無
視できる膜厚減少である。すなわち、200ミクロンの
厚みをもった多孔質化されたSi基板は、除去され、S
i3N4 層を除去した後には、石英ガラス基板上に1
μm の厚みを持った単結晶Si層が形成できた。
The etching rate of non-porous Si single crystal with this etching solution is extremely low, reaching 50% even after 82 minutes.
angstrom or less, and the selectivity with respect to the etching rate of the porous layer reaches the fifth power of ten or more, and the amount of etching (several tens of angstroms) in the non-porous layer is a decrease in film thickness that can be ignored in practical terms. That is, the porous Si substrate with a thickness of 200 microns is removed and the S
After removing the i3N4 layer, 1
A single crystal Si layer with a thickness of μm was formed.

【0103】透過電子顕微鏡による断面観察の結果、S
i層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
[0103] As a result of cross-sectional observation using a transmission electron microscope, S
It was confirmed that no new crystal defects were introduced into the i-layer, and good crystallinity was maintained.

【0104】[0104]

【発明の効果】以上詳述したように、本発明によれば、
上記したような問題点及び上記したような要求に応え得
る半導体基材を作製する半導体基材の作製方法を提供す
ることができる。
[Effects of the Invention] As detailed above, according to the present invention,
It is possible to provide a method for manufacturing a semiconductor base material that can meet the problems and demands described above.

【0105】また、本発明によれば、ガラスに代表され
る光透過性絶縁物基体上に結晶性が単結晶ウエハ−並に
優れたSi結晶層を得るうえで、生産性、均一性、制御
性、経済性の面において卓越した方法を提供することが
できる。
[0105] Furthermore, according to the present invention, productivity, uniformity, and control can be achieved in order to obtain a Si crystal layer on a light-transmissive insulating substrate typified by glass, with crystallinity comparable to that of a single-crystal wafer. It is possible to provide an excellent method in terms of efficiency and economy.

【0106】更に本発明によれば、従来のSOIデバイ
スの利点を実現し、応用可能な半導体基材の作製方法を
提案することができる。
Furthermore, according to the present invention, it is possible to realize the advantages of conventional SOI devices and to propose a method for manufacturing an applicable semiconductor substrate.

【0107】また、本発明によれば、SOI構造の大規
模集積回路を作製する際にも、高価なSOSや、SIM
OXの代替足り得る半導体基材の作製方法を提供するこ
とができる。
Furthermore, according to the present invention, even when manufacturing a large-scale integrated circuit with an SOI structure, expensive SOS and SIM
A method for manufacturing a semiconductor substrate that can be used as a substitute for OX can be provided.

【0108】本発明によれば、元々良質な単結晶Si基
板を出発材料として、単結晶層を表面にのみに残して下
部のSi基板を化学的に除去して光透過性基体上に移設
させるものであり、実施例にも詳細に記述したように、
多数処理を短時間に行うことが可能となり、その生産性
と経済性に多大の進歩がある。
According to the present invention, a single crystal Si substrate of high quality is used as a starting material, and the lower Si substrate is chemically removed, leaving the single crystal layer only on the surface, and then transferred onto a light-transmitting substrate. As described in detail in the examples,
It has become possible to perform a large number of processes in a short time, and there have been significant advances in productivity and economy.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】本発明の工程を説明するための模式的断面図で
ある。
FIG. 1 is a schematic cross-sectional view for explaining the steps of the present invention.

【図2】多孔質Siと非多孔質Siのエッチング特性を
示す図である。
FIG. 2 is a diagram showing the etching characteristics of porous Si and non-porous Si.

【図3】本発明の工程を説明するための模式的断面図で
ある。
FIG. 3 is a schematic cross-sectional view for explaining the steps of the present invention.

【符号の説明】[Explanation of symbols]

11    多孔質Si基板 12    エピタキシャルSi単結晶層13    
ガラス光透過性基板 14    エッチング防止膜 31    P型Si単結晶基板 32    N型Si単結晶層 33    多孔質Si基板 34    ガラス光透過性基板 35    エッチング防止膜
11 Porous Si substrate 12 Epitaxial Si single crystal layer 13
Glass light transmitting substrate 14 Etching prevention film 31 P type Si single crystal substrate 32 N type Si single crystal layer 33 Porous Si substrate 34 Glass light transmitting substrate 35 Etching prevention film

Claims (20)

【特許請求の範囲】[Claims] 【請求項1】  シリコン基体を多孔質化する工程と、
該多孔質化したシリコン基体上に非多孔質シリコン単結
晶層を形成する工程と、該非多孔質シリコン単結晶層の
表面を光透過性ガラス基体に貼り合わせる工程と、前記
多孔質化したシリコン基体を弗酸とアルコールとの混合
液に浸すことによって多孔質シリコンを無電解湿式化学
エッチング除去する多孔質シリコンの選択エッチング工
程と、を有することを特徴とする、半導体基材の作製方
法。
[Claim 1] A step of making a silicon substrate porous;
forming a non-porous silicon single crystal layer on the porous silicon substrate; bonding the surface of the non-porous silicon single crystal layer to a light-transmitting glass substrate; and the porous silicon substrate. a selective etching step of porous silicon in which the porous silicon is removed by electroless wet chemical etching by immersing the substrate in a mixed solution of hydrofluoric acid and alcohol.
【請求項2】  前記多孔質化するシリコン基体はP型
である、請求項1に記載の半導体基材の作製方法。
2. The method for manufacturing a semiconductor substrate according to claim 1, wherein the silicon substrate to be made porous is of P type.
【請求項3】  前記多孔質化するシリコン基体はN型
である、請求項1に記載の半導体基材の作製方法。
3. The method for manufacturing a semiconductor substrate according to claim 1, wherein the silicon substrate to be made porous is of N type.
【請求項4】  前記多孔質化シリコン基体上に形成す
る前記非多孔質シリコン単結晶の厚さが50ミクロン以
下である、請求項1に記載の半導体基材の作製方法。
4. The method of manufacturing a semiconductor substrate according to claim 1, wherein the non-porous silicon single crystal formed on the porous silicon substrate has a thickness of 50 microns or less.
【請求項5】  前記貼り合わせ工程が酸素を含む雰囲
気中で行われる、請求項1に記載の半導体基材の作製方
法。
5. The method for manufacturing a semiconductor substrate according to claim 1, wherein the bonding step is performed in an atmosphere containing oxygen.
【請求項6】  前記貼り合わせ工程が窒素を含む雰囲
気中で行われる、請求項1に記載の半導体基材の作製方
法。
6. The method for manufacturing a semiconductor substrate according to claim 1, wherein the bonding step is performed in an atmosphere containing nitrogen.
【請求項7】  前記非多孔質シリコン単結晶層をエピ
タキシャル成長により形成する、請求項1に記載の半導
体基材の作製方法。
7. The method for manufacturing a semiconductor substrate according to claim 1, wherein the non-porous silicon single crystal layer is formed by epitaxial growth.
【請求項8】  前記非多孔質シリコン単結晶層を分子
線エピタキシャル法、CVD法、液相成長法、及びバイ
アス・スパッタ−法から選ばれる方法により形成する、
請求項1に記載の半導体基材の作製方法。
8. Forming the non-porous silicon single crystal layer by a method selected from molecular beam epitaxial method, CVD method, liquid phase growth method, and bias sputtering method.
A method for manufacturing a semiconductor substrate according to claim 1.
【請求項9】  前記CVD法がプラズマCVD法、減
圧CVD法、または光CVD法である、請求項8に記載
の半導体基材の作製方法。
9. The method for manufacturing a semiconductor substrate according to claim 8, wherein the CVD method is a plasma CVD method, a low pressure CVD method, or a photoCVD method.
【請求項10】  前記多孔質化する工程が陽極化成で
ある、請求項1に記載の半導体基材の作製方法。
10. The method for producing a semiconductor substrate according to claim 1, wherein the step of making it porous is anodization.
【請求項11】  前記陽極化成をHF溶液中で行う、
請求項10に記載の半導体基材の作製方法。
11. The anodization is performed in an HF solution.
The method for manufacturing a semiconductor substrate according to claim 10.
【請求項12】  前記非多孔質シリコン単結晶層が中
性あるいはN型である、請求項1に記載の半導体基材の
作製方法。
12. The method for manufacturing a semiconductor substrate according to claim 1, wherein the non-porous silicon single crystal layer is neutral or N-type.
【請求項13】  前記貼り合わせ工程後、選択エッチ
ング工程前に、耐化学エッチング特性に優れた材料を被
覆する、請求項1に記載の半導体基材の作製方法。
13. The method for manufacturing a semiconductor substrate according to claim 1, wherein a material having excellent chemical etching resistance is coated after the bonding step and before the selective etching step.
【請求項14】  一方の面側をN型にしたシリコン単
結晶基体の他方の面側を多孔質化する工程と、該シリコ
ン単結晶基体の前記一方の面を光透過性ガラス基体に貼
り合わせる工程と、前記多孔質化したシリコン単結晶基
体を弗酸とアルコールとの混合液に浸すことによって多
孔質シリコンを無電解湿式化学エッチング除去する多孔
質シリコンの選択エッチング工程と、を有することを特
徴とする、半導体基材の作製方法。
14. A step of making the other side of a silicon single crystal substrate with one side N-type porous, and bonding the one side of the silicon single crystal substrate to a light-transmitting glass substrate. and a porous silicon selective etching step of removing porous silicon by electroless wet chemical etching by immersing the porous silicon single crystal substrate in a mixed solution of hydrofluoric acid and alcohol. A method for manufacturing a semiconductor substrate.
【請求項15】  前記一方の面側をN型にしたシリコ
ン単結晶基体の他方の面側がP型にされている、請求項
14に記載の半導体基材の作製方法。
15. The method for manufacturing a semiconductor substrate according to claim 14, wherein the silicon single crystal substrate has one surface made of N type and the other surface of the silicon single crystal substrate made of P type.
【請求項16】  前記一方の面側をN型にしたシリコ
ン単結晶基体のN型とされた領域の厚さが50ミクロン
以下である、請求項14に記載の半導体基材の作製方法
16. The method of manufacturing a semiconductor substrate according to claim 14, wherein the thickness of the N-type region of the silicon single crystal substrate with one surface side made N-type is 50 microns or less.
【請求項17】  前記多孔質化する工程が陽極化成で
ある、請求項14に記載の半導体基材の作製方法。
17. The method for producing a semiconductor substrate according to claim 14, wherein the step of making it porous is anodization.
【請求項18】  前記陽極化成をHF溶液中で行う、
請求項17に記載の半導体基材の作製方法。
18. The anodization is performed in an HF solution.
The method for manufacturing a semiconductor substrate according to claim 17.
【請求項19】  前記一方の面側をN型にしたシリコ
ン単結晶基体のN型とされた領域がプロトン照射または
エピタキシャル成長により形成されたものである、請求
項14に記載の半導体基材の作製方法。
19. Preparation of the semiconductor substrate according to claim 14, wherein the N-type region of the silicon single crystal substrate whose one surface side is N-type is formed by proton irradiation or epitaxial growth. Method.
【請求項20】  前記貼り合わせ工程後、選択エッチ
ング工程前に、耐化学エッチング特性に優れた材料を被
覆する、請求項14に記載の半導体基材の作製方法。
20. The method for manufacturing a semiconductor substrate according to claim 14, wherein a material having excellent chemical etching resistance is coated after the bonding step and before the selective etching step.
JP3149297A 1991-02-15 1991-05-27 Manufacture of semiconductor substrate Pending JPH04349621A (en)

Priority Applications (16)

Application Number Priority Date Filing Date Title
JP3149297A JPH04349621A (en) 1991-05-27 1991-05-27 Manufacture of semiconductor substrate
JP05911892A JP3347354B2 (en) 1991-02-15 1992-02-14 Etching method and method of manufacturing semiconductor substrate
AT92301252T ATE244931T1 (en) 1991-02-15 1992-02-14 ETCHING SOLUTION FOR ETCHING POROUS SILICON, ETCHING METHOD USING THE ETCHING SOLUTION AND METHOD FOR PREPARING A SEMICONDUCTOR DEVICE USING THE ETCHING SOLUTION
EP03076425A EP1347505A3 (en) 1991-02-15 1992-02-14 Method of preparing semiconductor member using an etching solution
CA002061264A CA2061264C (en) 1991-02-15 1992-02-14 Etching solution for etching porous silicon, etching method using the etching solution and method of preparing semiconductor member using the etching solution
US07/835,381 US5767020A (en) 1991-02-15 1992-02-14 Etching solution for etching porous silicon, etching method using the etching solution and method of preparing semiconductor member using the etching solution
SG9901639A SG93197A1 (en) 1991-02-15 1992-02-14 Etching solution for etching porous silicon, etching method using the etching solution and method of preparing semiconductor member using the etching solution
SG1996006372A SG47089A1 (en) 1991-02-15 1992-02-14 Etching solution for etching porous silicon etching method using the etching solution and method of preparing semiconductor member using the etching solution
EP92301252A EP0499488B9 (en) 1991-02-15 1992-02-14 Etching solution for etching porous silicon, etching method using the etching solution and method of preparing semiconductor member using the etching solution
MYPI92000239A MY114349A (en) 1991-02-15 1992-02-14 Etching solution for etching porous silicon, etching method using the etching solution and method of prepa- ring semiconductor member using the etching solution
KR92002263A KR960007640B1 (en) 1991-02-15 1992-02-15 Etching solution for etching porous silicon, etching method using the etching solution, and fabiricating method of semiconductor substate
CN93118894A CN1099905A (en) 1991-02-15 1993-10-08 Production of semiconductor chip
US08/472,270 US6171512B1 (en) 1991-02-15 1995-06-07 Etching solution for etching porous silicon, etching method using the etching solution and method of preparing semiconductor member using the etching solution
CN 97105478 CN1099698C (en) 1991-02-15 1997-06-02 Method for making semiconductor substrate
US09/298,056 US6238586B1 (en) 1991-02-15 1999-04-22 Etching solution for etching porous silicon, etching method using the etching solution and method of preparing semiconductor member using the etching solution
US09/298,054 US6254794B1 (en) 1991-02-15 1999-04-22 Etching solution for etching porous silicon, etching method using the etching solution and method of preparing semiconductor member using the etching solution

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3149297A JPH04349621A (en) 1991-05-27 1991-05-27 Manufacture of semiconductor substrate

Publications (1)

Publication Number Publication Date
JPH04349621A true JPH04349621A (en) 1992-12-04

Family

ID=15472087

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3149297A Pending JPH04349621A (en) 1991-02-15 1991-05-27 Manufacture of semiconductor substrate

Country Status (1)

Country Link
JP (1) JPH04349621A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007013131A (en) * 2005-06-03 2007-01-18 Semiconductor Energy Lab Co Ltd Integrated circuit device and manufacturing method therefor
US8492246B2 (en) 2005-06-03 2013-07-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing integrated circuit device
JPWO2012111616A1 (en) * 2011-02-15 2014-07-07 住友電気工業株式会社 Composite substrate with protective film and method for manufacturing semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007013131A (en) * 2005-06-03 2007-01-18 Semiconductor Energy Lab Co Ltd Integrated circuit device and manufacturing method therefor
US8492246B2 (en) 2005-06-03 2013-07-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing integrated circuit device
JPWO2012111616A1 (en) * 2011-02-15 2014-07-07 住友電気工業株式会社 Composite substrate with protective film and method for manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
JP3214631B2 (en) Semiconductor substrate and method of manufacturing the same
JP3112121B2 (en) Method for producing semiconductor substrate and semiconductor member
JP2608351B2 (en) Semiconductor member and method of manufacturing semiconductor member
US5374581A (en) Method for preparing semiconductor member
JP3261685B2 (en) Semiconductor element substrate and method of manufacturing the same
US5767020A (en) Etching solution for etching porous silicon, etching method using the etching solution and method of preparing semiconductor member using the etching solution
JP3250673B2 (en) Semiconductor element substrate and method of manufacturing the same
JP2994837B2 (en) Semiconductor substrate flattening method, semiconductor substrate manufacturing method, and semiconductor substrate
JP2910001B2 (en) Semiconductor substrate and method of manufacturing the same
JP2901031B2 (en) Semiconductor substrate and method of manufacturing the same
US6238586B1 (en) Etching solution for etching porous silicon, etching method using the etching solution and method of preparing semiconductor member using the etching solution
JP3347354B2 (en) Etching method and method of manufacturing semiconductor substrate
JP3119384B2 (en) Semiconductor substrate and manufacturing method thereof
JPH04346418A (en) Manufacture of semiconductor substrate
JP3342442B2 (en) Method for manufacturing semiconductor substrate and semiconductor substrate
JPH04349621A (en) Manufacture of semiconductor substrate
JP3128077B2 (en) Method for manufacturing bipolar transistor and method for manufacturing semiconductor device using the same
JP3112100B2 (en) Manufacturing method of semiconductor substrate
JP3112101B2 (en) Manufacturing method of semiconductor substrate
JP3098810B2 (en) Insulated gate field effect transistor and semiconductor device using the same
JP3112102B2 (en) Semiconductor device
JP3098811B2 (en) Insulated gate field effect transistor and semiconductor device using the same
JP3088033B2 (en) Semiconductor device
JP3112103B2 (en) Semiconductor device
JPH09121039A (en) Semiconductor member