JPH04260343A - Semiconductor integrated circuit device - Google Patents
Semiconductor integrated circuit deviceInfo
- Publication number
- JPH04260343A JPH04260343A JP3021305A JP2130591A JPH04260343A JP H04260343 A JPH04260343 A JP H04260343A JP 3021305 A JP3021305 A JP 3021305A JP 2130591 A JP2130591 A JP 2130591A JP H04260343 A JPH04260343 A JP H04260343A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- integrated circuit
- semiconductor chip
- circuit device
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 239000011347 resin Substances 0.000 claims description 25
- 229920005989 resin Polymers 0.000 claims description 25
- 238000000034 method Methods 0.000 abstract description 6
- 229920003002 synthetic resin Polymers 0.000 abstract description 3
- 239000000057 synthetic resin Substances 0.000 abstract description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Wire Bonding (AREA)
Abstract
Description
【０００１】0001
【産業上の利用分野】本発明は、半導体集積回路装置に
関し、特に、テープキャリアパッケージ（Ｔａｐｅ Ｃ
ａｒｒｉｅｒ Ｐａｃｋａｇｅ；ＴＰＣ）形の半導体集
積回路装置に適用して有効な技術に関する。[Field of Industrial Application] The present invention relates to semiconductor integrated circuit devices, and in particular to tape carrier packages (Tape C
The present invention relates to a technique that is effective when applied to a semiconductor integrated circuit device of the arrier package (TPC) type.
【０００２】0002
【従来の技術】従来、多端子パッケージの代表的なもの
として、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ
）が知られているが、論理ＬＳＩの多機能化、高速化に
伴う端子数の著しい増加により、リードの微細加工が限
界に達しつつある。[Prior Art] Conventionally, QFP (Quad Flat Package) is a typical multi-terminal package.
), however, due to the remarkable increase in the number of terminals as logic LSIs become more multifunctional and faster, the microfabrication of leads is reaching its limit.
【０００３】そこで最近、ＱＦＰよりも端子数を増やす
ことのできるＬＳＩパッケージとして、絶縁フィルムの
一面に形成したリードと半導体チップとをＴＡＢ（テー
プキャリヤ）方式により接続し、これを樹脂パッケージ
で封止する、いわゆるテープキャリアパッケージ（ＴＣ
Ｐ）が注目されている。Therefore, recently, as an LSI package that can increase the number of terminals compared to QFP, leads formed on one side of an insulating film and a semiconductor chip are connected by the TAB (tape carrier) method, and this is sealed with a resin package. The so-called tape carrier package (TC
P) is attracting attention.
【０００４】図５は、上記テープキャリアパッケージの
一例である。絶縁フィルム２０の一面に形成したリード
２１のインナーリード部は、バンプ電極２２を介してチ
ップ２３に接続されている。チップ２３は、モールド樹
脂からなるパッケージ本体２４に封止されており、この
パッケージ本体２４の側面からは、上記絶縁フィルム２
０の一部およびリード２１のアウターリード部が外方に
延在している。FIG. 5 shows an example of the tape carrier package. Inner lead portions of leads 21 formed on one surface of insulating film 20 are connected to chip 23 via bump electrodes 22 . The chip 23 is sealed in a package body 24 made of molded resin, and the insulating film 2 is visible from the side of the package body 24.
0 and an outer lead portion of the lead 21 extend outward.
【０００５】なお、上記テープキャリアパッケージにつ
いては、日経ＢＰ社発行の「日経エレクトロニクス １
９９０．８．６（ｎｏ．５０６） 」Ｐ１１３〜Ｐ１１
４に記載されている。[0005] Regarding the above tape carrier package, please refer to "Nikkei Electronics 1" published by Nikkei BP.
990.8.6 (no.506)” P113-P11
4.
【０００６】[0006]
【発明が解決しようとする課題】しかしながら、前記の
構造を有するテープキャリアパッケージは、パッケージ
本体の側面から絶縁フィルムの一部が外部に延在した構
造になっているため、モールド樹脂と絶縁フィルムとの
界面を通じてパッケージ本体の内部に水分が浸入し、リ
フロー半田時にパッケージクラックを引き起こし易いと
いう問題点を有していた。[Problems to be Solved by the Invention] However, the tape carrier package having the above structure has a structure in which a part of the insulating film extends outside from the side of the package body, so that the mold resin and the insulating film are The problem is that moisture infiltrates into the inside of the package body through the interface, which tends to cause package cracks during reflow soldering.
【０００７】本発明は、上記した問題点に着目してなさ
れたものであり、その目的は、テープキャリアパッケー
ジのパッケージクラック耐性を向上させることのできる
技術を提供することにある。The present invention has been made in view of the above-mentioned problems, and its purpose is to provide a technique that can improve the package crack resistance of a tape carrier package.
【０００８】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.
【０００９】[0009]
【課題を解決するための手段】絶縁フィルムの一面に形
成したリードとチップとをＴＡＢ方式により接続すると
ともに、前記チップを前記絶縁フィルムよりも小さな外
形寸法を有する樹脂パッケージで封止した本発明のテー
プキャリアパッケージは、前記樹脂パッケージの内部の
絶縁フィルムに切り欠きを有している。[Means for Solving the Problems] According to the present invention, leads formed on one surface of an insulating film and a chip are connected by a TAB method, and the chip is sealed with a resin package having external dimensions smaller than that of the insulating film. The tape carrier package has a notch in the insulating film inside the resin package.
【００１０】0010
【作用】上記した手段によれば、樹脂パッケージの内部
の絶縁フィルムに切り欠きを設けることにより、チップ
および絶縁フィルムを挟んで上下に分離された樹脂が、
この切り欠きを通じて繋がるので、この切り欠きよりも
内側に水分が浸入することはない。[Operation] According to the above means, by providing a notch in the insulating film inside the resin package, the resin separated into upper and lower parts with the chip and the insulating film in between can be
Since they are connected through this notch, moisture will not penetrate inside beyond this notch.
【００１１】以下、実施例により本発明を説明する。な
お、実施例を説明するための全図において、同一機能を
有するものは同一の符号を付け、その繰り返しの説明は
省略する。The present invention will be explained below with reference to Examples. In addition, in all the figures for explaining the embodiment, parts having the same functions are given the same reference numerals, and repeated explanations thereof will be omitted.
【００１２】0012
【実施例】本実施例による半導体集積回路装置を図１お
よび図２に示す。ポリイミド樹脂などの耐熱性合成樹脂
からなる絶縁フィルム１の一面には、複数本のリード２
が放射状にパターン形成されている。上記リード２の一
端（インナーリード部）は、上記絶縁フィルム１の中央
に設けたデバイスホール３の内側に延在し、他端（アウ
ターリード部）は、絶縁フィルム１の外側に延在してい
る。リード２は、例えばＣｕ箔からなり、その表面には
、ＡｕあるいはＳｎなどのメッキが施されている。Embodiment A semiconductor integrated circuit device according to this embodiment is shown in FIGS. 1 and 2. A plurality of leads 2 are arranged on one side of the insulating film 1 made of heat-resistant synthetic resin such as polyimide resin.
are formed in a radial pattern. One end (inner lead part) of the lead 2 extends inside the device hole 3 provided at the center of the insulating film 1, and the other end (outer lead part) extends outside the insulating film 1. There is. The lead 2 is made of, for example, Cu foil, and its surface is plated with Au, Sn, or the like.
【００１３】デバイスホール３の内部には、所定の論理
ＬＳＩを形成した半導体チップ４が配置されており、こ
のチップ４とリード３とは、チップ４またはリード３に
形成されたＡｕなどからなるバンプ電極５を介して電気
的に接続されている。A semiconductor chip 4 on which a predetermined logic LSI is formed is arranged inside the device hole 3, and the chip 4 and the leads 3 are connected to bumps made of Au or the like formed on the chip 4 or the leads 3. They are electrically connected via electrodes 5.
【００１４】上記チップ４およびリード３のインナーリ
ード部は、エポキシ樹脂などの合成樹脂からなるパッケ
ージ本体６より封止されている。上記パッケージ本体６
の外形寸法は、絶縁フィルム１のそれよりも小さく、パ
ッケージ本体６の側面からは、絶縁フィルム１の一部お
よびリード２のアウターリード部が外方に延在している
。The chip 4 and the inner lead portions of the leads 3 are sealed by a package body 6 made of synthetic resin such as epoxy resin. The above package body 6
The external dimensions of the insulating film 1 are smaller than those of the insulating film 1, and a portion of the insulating film 1 and the outer lead portion of the lead 2 extend outward from the side surface of the package body 6.
【００１５】上記パッケージ本体６の内部の絶縁フィル
ム１には、切り欠き７が設けられている。上記切り欠き
７は、デバイスホール３のほぼ全周を囲むようなパター
ンを有している。A notch 7 is provided in the insulating film 1 inside the package body 6. As shown in FIG. The cutout 7 has a pattern that surrounds almost the entire circumference of the device hole 3.
【００１６】このように、本実施例では、パッケージ本
体６の内部の絶縁フィルム１に、デバイスホール３を囲
むような切り欠き７を設けたことにより、チップ４およ
び絶縁フィルム１の上側の樹脂と下側の樹脂とが、この
切り欠き７を通じて繋がることになる。これにより、パ
ッケージ本体６の側面の樹脂と絶縁フィルム１との界面
を通じてパターン本体６の内部に浸入した水分は、この
切り欠き７よりも内側に入り込むことはできないので、
パッケージクラック耐性が大幅に向上することになる。As described above, in this embodiment, by providing the notch 7 surrounding the device hole 3 in the insulating film 1 inside the package body 6, the chip 4 and the resin on the upper side of the insulating film 1 are separated. The resin on the lower side is connected through this notch 7. As a result, moisture that has entered the inside of the pattern body 6 through the interface between the resin on the side surface of the package body 6 and the insulating film 1 cannot enter inside the notch 7.
Package crack resistance will be significantly improved.
【００１７】本発明の半導体集積回路装置の他の本実施
例を図３および図４に示す。この半導体集積回路装置は
、絶縁フィルム１の中央に接着剤８を介してチップ４が
接合されている。上記絶縁フィルム１の一面に放射状に
形成された複数本のリード２のインナーリード部は、上
記チップ４の近傍にて延在し、アウターリード部は、絶
縁フィルム１の外側に延在している。上記チップ４とリ
ード２のインナーリード部とは、Ａｕ、ＣｕまたはＡｌ
などのワイヤ９を介して電気的に接続されている。Another embodiment of the semiconductor integrated circuit device of the present invention is shown in FIGS. 3 and 4. In this semiconductor integrated circuit device, a chip 4 is bonded to the center of an insulating film 1 with an adhesive 8 interposed therebetween. The inner lead portions of the plurality of leads 2 formed radially on one surface of the insulating film 1 extend near the chip 4, and the outer lead portions extend outside the insulating film 1. . The inner lead parts of the chip 4 and leads 2 are made of Au, Cu or Al.
They are electrically connected via wires 9 such as.
【００１８】上記チップ４およびリード３のインナーリ
ード部は、絶縁フィルム１よりも小さい外形寸法を有す
るパッケージ本体６より封止されており、パッケージ本
体６の側面からは、絶縁フィルム１の一部およびリード
２のアウターリード部が外方に延在している。The inner lead portions of the chip 4 and the leads 3 are sealed by a package body 6 having external dimensions smaller than the insulating film 1, and from the side of the package body 6, a part of the insulating film 1 and a portion of the insulating film 1 and An outer lead portion of the lead 2 extends outward.
【００１９】本実施例の絶縁フィルム１は、パッケージ
本体６の内部と外部とに跨る箇所に切り欠き７が設けら
れている。上記切り欠き７は、パッケージ本体６のほぼ
全周を囲むようなパターンを有している。また、必要に
応じてパッケージ本体６の内部の絶縁フィルム１にも切
り欠き７が設けられている。The insulating film 1 of this embodiment is provided with a notch 7 at a location extending between the inside and outside of the package body 6. The cutout 7 has a pattern that surrounds almost the entire circumference of the package body 6. Further, a notch 7 is provided in the insulating film 1 inside the package body 6 as necessary.
【００２０】このように、本実施例では、パッケージ本
体６の内部と外部とに跨る箇所の絶縁フィルム１に、パ
ッケージ本体６を囲むような切り欠き７を設けたことに
より、チップ４および絶縁フィルム１の上側の樹脂と下
側の樹脂とが、この切り欠き７を通じて繋がることにな
る。これにより、パッケージ本体６の側面からは、樹脂
と絶縁フィルム１との界面を通じてパターン本体６の内
部に水分が入り込むことはないので、パッケージクラッ
ク耐性が大幅に向上することになる。As described above, in this embodiment, the notch 7 surrounding the package body 6 is provided in the insulating film 1 at a portion extending between the inside and the outside of the package body 6, so that the chip 4 and the insulating film are separated. The upper resin and the lower resin of 1 are connected through this notch 7. This prevents moisture from entering the pattern body 6 from the side surface of the package body 6 through the interface between the resin and the insulating film 1, so that the package crack resistance is greatly improved.
【００２１】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。[0021] The invention made by the present inventor has been specifically explained based on examples, but the present invention is not limited to the above-mentioned examples, and can be modified in various ways without departing from the gist thereof. Needless to say.
【００２２】第一の実施例では、パッケージ本体の内部
の絶縁フィルムに切り欠きを設けたが、第二の実施例の
ように、パッケージ本体の内部と外部とに跨る箇所また
はこれらの両方に切り欠きを設けてもよい。In the first embodiment, a notch is provided in the insulating film inside the package body, but as in the second embodiment, a cutout is provided at a location spanning the inside and outside of the package body, or both. A notch may be provided.
【００２３】パッケージ本体は、モールド樹脂またはポ
ッティング樹脂のいずれにより構成してもよい。The package body may be made of either molding resin or potting resin.
【００２４】[0024]
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。[Effects of the Invention] Among the inventions disclosed in this application, the effects obtained by the typical inventions will be briefly explained as follows.
It is as follows.
【００２５】絶縁フィルムの一面に形成したリードとチ
ップとをＴＡＢ方式により接続するとともに、前記チッ
プを前記絶縁フィルムよりも小さな外形寸法を有する樹
脂パッケージで封止し、前記樹脂パッケージの内部の絶
縁フィルムに切り欠きを設けることにより、パッケージ
クラック耐性を大幅に向上させることができる。[0025] The leads formed on one surface of the insulating film and the chip are connected by the TAB method, and the chip is sealed in a resin package having external dimensions smaller than the insulating film, and the insulating film inside the resin package is sealed. By providing a notch in the package, the package crack resistance can be greatly improved.
【図１】本発明の一実施例である半導体集積回路装置の
要部破断平面図である。FIG. 1 is a cutaway plan view of essential parts of a semiconductor integrated circuit device that is an embodiment of the present invention.
【図２】この半導体集積回路装置の断面図である。FIG. 2 is a cross-sectional view of this semiconductor integrated circuit device.
【図３】本発明の他の実施例である半導体集積回路装置
の要部破断平面図である。FIG. 3 is a fragmentary plan view of a main part of a semiconductor integrated circuit device according to another embodiment of the present invention.
【図４】この半導体集積回路装置の断面図である。FIG. 4 is a cross-sectional view of this semiconductor integrated circuit device.
【図５】従来の半導体集積回路装置の断面図である。FIG. 5 is a cross-sectional view of a conventional semiconductor integrated circuit device.
１ 絶縁フィルム ２ リード ３ デバイスホール ４ 半導体チップ ５ バンプ電極 ６ パッケージ本体 ７ 切り欠き ８ 接着剤 ９ ワイヤ ２０ 絶縁フィルム ２１ リード ２２ バンプ電極 ２３ 半導体チップ ２４ パッケージ本体 1 Insulating film 2 Lead 3 Device hole 4 Semiconductor chip 5 Bump electrode 6 Package body 7 Notch 8. Adhesive 9 Wire 20 Insulating film 21 Lead 22 Bump electrode 23 Semiconductor chip 24 Package body
Claims (4)
たリードのインナーリード部を前記絶縁フィルムの中央
に設けたデバイスホールの内側に延在するとともに、前
記リードのアウターリード部を前記絶縁フィルムの外側
に延在し、前記デバイスホールの内部に配置した半導体
チップと前記リードのインナーリード部とをバンプ電極
を介して電気的に接続するとともに、前記半導体チップ
を前記絶縁フィルムよりも小さな外形寸法を有する樹脂
パッケージにより封止してなる半導体集積回路装置であ
って、前記樹脂パッケージの内部の絶縁フィルムに切り
欠きを設けたことを特徴とする半導体集積回路装置。1. Inner lead portions of leads formed radially on one surface of the insulating film extend inside a device hole provided at the center of the insulating film, and outer lead portions of the leads extend outside the insulating film. electrically connects the semiconductor chip disposed inside the device hole and the inner lead portion of the lead via a bump electrode, and has an external dimension smaller than the insulating film. 1. A semiconductor integrated circuit device sealed with a resin package, characterized in that an insulating film inside the resin package is provided with a notch.
たリードのインナーリード部を前記絶縁フィルムの中央
に設けたデバイスホールの内側に延在するとともに、前
記リードのアウターリード部を前記絶縁フィルムの外側
に延在し、前記デバイスホールの内部に配置した半導体
チップと前記リードのインナーリード部とをバンプ電極
を介して電気的に接続するとともに、前記半導体チップ
を前記絶縁フィルムよりも小さな外形寸法を有する樹脂
パッケージにより封止してなる半導体集積回路装置であ
って、前記樹脂パッケージの内部と外部とに跨る絶縁フ
ィルムに切り欠きを設けたことを特徴とする半導体集積
回路装置。2. Inner lead portions of leads formed radially on one surface of the insulating film extend inside a device hole provided at the center of the insulating film, and outer lead portions of the leads extend outside the insulating film. electrically connects the semiconductor chip disposed inside the device hole and the inner lead portion of the lead via a bump electrode, and has an external dimension smaller than that of the insulating film. 1. A semiconductor integrated circuit device sealed with a resin package, characterized in that a notch is provided in an insulating film spanning the inside and outside of the resin package.
たリードのインナーリード部を前記絶縁フィルムの中央
に接合した半導体チップの近傍に延在するとともに、前
記リードのアウターリード部を前記絶縁フィルムの外側
に延在し、前記半導体チップと前記リードのインナーリ
ード部とをワイヤを介して電気的に接続するとともに、
前記半導体チップを前記絶縁フィルムよりも小さな外形
寸法を有する樹脂パッケージにより封止してなる半導体
集積回路装置であって、前記樹脂パッケージの内部の絶
縁フィルムに切り欠きを設けたことを特徴とする半導体
集積回路装置。3. Inner lead portions of leads formed radially on one surface of the insulating film extend near the semiconductor chip bonded to the center of the insulating film, and outer lead portions of the leads extend outside the insulating film. electrically connecting the semiconductor chip and the inner lead portion of the lead via a wire;
A semiconductor integrated circuit device comprising the semiconductor chip sealed in a resin package having external dimensions smaller than the insulating film, the semiconductor integrated circuit device comprising a notch provided in the insulating film inside the resin package. Integrated circuit device.
たリードのインナーリード部を前記絶縁フィルムの中央
に接合した半導体チップの近傍に延在するとともに、前
記リードのアウターリード部を前記絶縁フィルムの外側
に延在し、前記半導体チップと前記リードのインナーリ
ード部とをワイヤを介して電気的に接続するとともに、
前記半導体チップを前記絶縁フィルムよりも小さな外形
寸法を有する樹脂パッケージにより封止してなる半導体
集積回路装置であって、前記樹脂パッケージの内部と外
部とに跨る絶縁フィルムに切り欠きを設けたことを特徴
とする半導体集積回路装置。4. Inner lead portions of leads formed radially on one surface of the insulating film extend near the semiconductor chip bonded to the center of the insulating film, and outer lead portions of the leads extend outside the insulating film. electrically connecting the semiconductor chip and the inner lead portion of the lead via a wire;
A semiconductor integrated circuit device in which the semiconductor chip is sealed in a resin package having outer dimensions smaller than the insulating film, wherein a notch is provided in the insulating film spanning the inside and outside of the resin package. Features of semiconductor integrated circuit devices.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3021305A JPH04260343A (en) | 1991-02-15 | 1991-02-15 | Semiconductor integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3021305A JPH04260343A (en) | 1991-02-15 | 1991-02-15 | Semiconductor integrated circuit device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04260343A true JPH04260343A (en) | 1992-09-16 |
Family
ID=12051441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3021305A Pending JPH04260343A (en) | 1991-02-15 | 1991-02-15 | Semiconductor integrated circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04260343A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07201925A (en) * | 1993-12-28 | 1995-08-04 | Nec Corp | Film carrier tape |
-
1991
- 1991-02-15 JP JP3021305A patent/JPH04260343A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07201925A (en) * | 1993-12-28 | 1995-08-04 | Nec Corp | Film carrier tape |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5508556A (en) | Leaded semiconductor device having accessible power supply pad terminals | |
| US4684975A (en) | Molded semiconductor package having improved heat dissipation | |
| US5834839A (en) | Preserving clearance between encapsulant and PCB for cavity-down single-tier package assembly | |
| KR19990079658A (en) | Semiconductor Package | |
| JPH0595015A (en) | Semiconductor device | |
| US6040633A (en) | Oxide wire bond insulation in semiconductor assemblies | |
| JPH1012769A (en) | Semiconductor device and its manufacture | |
| JPS6132452A (en) | Lead frame and electronic device using it | |
| US6791166B1 (en) | Stackable lead frame package using exposed internal lead traces | |
| JPS60167454A (en) | Semiconductor device | |
| JPS5992556A (en) | Semiconductor device | |
| JPH0546098B2 (en) | ||
| JPH04260343A (en) | Semiconductor integrated circuit device | |
| JPH01137660A (en) | Semiconductor device | |
| JPS58192354A (en) | Semiconductor device | |
| KR100357883B1 (en) | Semiconductor device and its manufacturing method | |
| KR100891649B1 (en) | Method of manufacturing semiconductor package | |
| JPH0637141A (en) | Semiconductor integrated circuit device | |
| JPH08115941A (en) | Semiconductor device | |
| JPS62296528A (en) | Resin-sealed semiconductor device | |
| KR100214857B1 (en) | Multi-chip package | |
| JPS59231826A (en) | Semiconductor device | |
| JP2003007904A (en) | Semiconductor device | |
| US6323541B1 (en) | Structure for manufacturing a semiconductor die with copper plated tapes | |
| KR100426498B1 (en) | Structure of semiconductor package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991109 |