JPH0423870B2 - - Google Patents

Info

Publication number
JPH0423870B2
JPH0423870B2 JP1769484A JP1769484A JPH0423870B2 JP H0423870 B2 JPH0423870 B2 JP H0423870B2 JP 1769484 A JP1769484 A JP 1769484A JP 1769484 A JP1769484 A JP 1769484A JP H0423870 B2 JPH0423870 B2 JP H0423870B2
Authority
JP
Japan
Prior art keywords
signal
circuit
output
vertical
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1769484A
Other languages
English (en)
Other versions
JPS60162385A (ja
Inventor
Yukio Nemoto
Hiroshi Kitahara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP1769484A priority Critical patent/JPS60162385A/ja
Publication of JPS60162385A publication Critical patent/JPS60162385A/ja
Publication of JPH0423870B2 publication Critical patent/JPH0423870B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 産業上の利用分野 本発明はテレビジヨン受像機の垂直同期装置に
関するものである。 従来例の構成とその問題点 従来、水平同期周波数の2倍の周波数を分周し
所要のタイミングを取り出して得られる複数のウ
インドウ回路、リセツト信号発生回路、一致検出
回路を備え、複合同期信号を積分し波形整形して
得た垂直同期信号に、一致検出回路で選択したウ
インドウでゲートをかけるウインドウ制御方式の
垂直同期装置が提案されている。第1図はこの従
来の垂直同期装置を示す。図において端子1には
水平同期周波数の2倍の周波数のクロツク信号が
入力され、端子10には複合同期信号を積分し波
形整形して得た垂直同期信号が入力される。分周
回路2は10個のT型フリツプフロツプを直列に接
続して構成されており、その各フリツプフロツプ
の出力の組み合わせで所要のタイミングを取り出
してリセツト信号発生回路3,4、ウインドウ回
路5,6、一致検出回路16にクロツク信号を供
給している。垂直同期信号は、放送信号の正規の
タイミングで確実に入力があるとは限らず、弱電
界等で時々欠けてしまつたり、VTRの特殊再生
時のように不正規のタイミングで入力される場合
がある。弱電界時には対雑音性を高めた狭いウイ
ンドウでゲートをかけるのが効果的であり、逆に
VTRの特殊再生時には対雑音性はあまり必要で
ないので広いウインドウでゲートをかけ確実に垂
直同期信号を捕らえることが重要となる。このた
め幅の異なる2つのウインドウ回路5,6が設け
られ、さらに選択された一方のウインドウ内に垂
直同期信号の入力が無かつた場合にウインドウが
閉じた直後に垂直出力信号を発生させ、且つ分周
回路2をリセツトさせるように2つのリセツト信
号発生回路3,4が設けられている。14は垂直
出力端子であり、この垂直出力とクロツクを分周
して得たパルスとの一致・不一致を前記一致検出
回路16で検出し、その回数を計数回路15で数
えたのち、NANDゲート7,8およびANDゲー
ト9により、ウインドウ回路5と6、リセツト信
号発生回路3と4を選択し切換える。選択したウ
インドウ回路をゲート回路11の一方の入力に加
え、他方の入力には端子10からの前記垂直同期
信号を加えてウインドウ内に垂直同期信号が発生
するとゲート回路11は垂直同期信号をNAND
ゲート12へ出力する。ウインドウ内に垂直同期
信号が発生しなかつた場合はゲート回路11は何
も出力せず、リセツト信号発生回路がリセツト信
号を発生し垂直出力とする。いま計数回路15の
出力電位が論理レベル“1”で幅の狭いウインド
ウ回路6が選択されていて端子10にはVTRの
不正規な垂直同期信号が入力された場合を考える
と、このときウインドウ内に垂直同期信号が捕ら
えられず、ゲート回路11の出力が無いためリセ
ツト信号発生回路4の出力が垂直出力14とな
る。このため一致検出回路16は不一致を検出
し、計数回路15はそれを垂直周期毎にカウント
アツプし、所定の回数を数えるとその出力電位を
論理レベル“0”にする。これにより、ウインド
ウ回路6およびリセツト信号発生回路4の出力は
閉じられ、幅の広いウインドウ回路5が選択され
ることになり、次の垂直周期には端子10より入
力される不正規な垂直同期信号が捕らえられ、こ
の垂直同期信号が垂直出力14となつて同期は安
定する。また続いて端子10に正規の信号が入力
された場合を考えると、このとき一致検出回路1
6は一致を検出し、計数回路15はそれを垂直同
期毎にカウントアツプし、所定の回数を数えると
その出力電位を“1”にして再度幅の狭いウイン
ドウ回路6を選択するように働く。また弱電界時
等、端子10に入力される垂直同期信号が時々欠
けるような場合、幅の狭いウインドウ回路6のウ
インドウ内に入力信号が捕らえられない時にウイ
ンドウが閉じた直後にリセツト信号発生回路4の
出力が垂直出力14として働くため同期が極めて
安定する。さらに、D型フリツプフロツプ13に
より垂直出力端子14へのパルス幅を1クロツク
幅にしている。 第2図にウインドウおよびリセツト信号の一例
を示す。図においてW6はウインドウ回路6でつ
くられNANDゲート8より出力される信号、
4はリセツト信号発生回路4でつくられNAND
ゲート7より出力される信号、W5はウインドウ
回路5より出力される信号、R3はリセツト信号
発生回路3より出力される信号、C16は一致検
出回路16で一致検出用につくられる信号であ
る。 以上のように、このウインドウ制御方式の垂直
同期装置においては、各種任意のタイミングを必
要とするため分周回路2はT型フリツプフロツプ
を直列に接続しただけの構成が望ましい。しかし
ながら、NTSC方式(走査線 525本)の放送受
信用に構成した垂直同期装置をCCIR方式等の走
査線 625本の放送受信用に使用するためには第
2図に示した各部波形のタイミングをすべて変更
しなければならない。 そのため従来では、この様な垂直同期装置を備
えたIC(集積回路)は、それぞれの方式毎に別IC
となり、開発・製造期間および費用や製品価格等
に問題点を有していた。 発明の目的 本発明は一つの端子の電位レベルの切換えだけ
で2方式の放送受信用に使用することのできるウ
インドウ制御方式の垂直同期装置を提供すること
を目的とする。 発明の構成 本発明の垂直同期装置は、水平同期周波数の2
倍の周波数を分周回路で分周して所要のタイミン
グを取り出して得られるウインドウで垂直同期信
号にゲートをかけるよう構成すると共に、前記分
周回路のリセツト用のリセツト信号を出力するリ
セツト信号発生回路と、このリセツト信号を制御
するT型フリツプフロツプおよびゲートと、前記
リセツト信号のパルス幅を補償するD型フリツプ
フロツプと、モード切換端子とを備え、モード切
換端子の電位レベルの切換えだけで複数の方式の
放送受信用に使用できるようにしたことを特徴と
する。 実施例の説明 以下、本発明の一実施例を図面に基づいて説明
する。第3図は本発明の一実施例における垂直同
期装置のブロツク図を示すものである。なお、第
1図に対応する部分には同一符号を付し、その動
作の詳細な説明は省略する。 本発明の特徴は破線23の回路構成にあり、以
下この部分を中心に説明する。分周回路2は10個
のT型フリツプフロツプを直列に接続して構成さ
れており、各フリツプフロツプの出力の組み合わ
せから所要のタイミングを取り出してリセツト信
号発生回路19に入力する。このリセツト信号発
生回路19からは希望するタイミングパルスが出
力される。またT型フリツプフロツプ18のトグ
ル入力端子を分周回路2のリセツト端子に接続
し、分周回路2のリセツト毎に出力が反転する。
このT型フリツプフロツプ18の出力端子と前記
リセツト信号発生回路19の出力端子とモード切
換用端子17とをNANDゲート20の入力端子
に接続する。このNANDゲート20の出力端子
をD型フリツプフロツプ21のデータ入力端子に
接続し、このD型フリツプフロツプ21のクロツ
ク入力端子CKをクロツク端子1に接続する。こ
のD型フリツプフロツプ21はNANDゲート2
0の出力を1クロツク遅らせて出力する。このD
型フリツプフロツプ21の非反転出力端子Qと垂
直出力端子14とをANDゲート22の入力端子
に接続するとともに、第1図従来における垂直出
力端子14と分周回路2のリセツト端子との接
続を切断する。さらにANDゲート22の出力端
子を分周回路2のリセツト端子に接続する。 以上のように構成された垂直同期装置につい
て、以下その動作を説明する。第4図は第3図の
回路のモード切換端子17の電位レベルを論理レ
ベル“0”にすることにより走査線 525本用と
したときの動作を示す各部のタイムチヤートであ
る。まず、モード切換用端子17の電位A17が論
理レベル“0”であると、T型フリツプフロツプ
18の出力およびリセツト信号発生回路の出力に
かかわらずNANDゲート20の出力電位は論理
レベル“1”である。したがつてD型フリツプフ
ロツプ21の出力電位E21は常に論理レベル“1”
であるので、ANDゲート22の出力電位J22は垂
直出力端子14の電位I14で決まり、第1図の従
来例と同一の動作を行う。F9はANDゲートの出
力電位、G10は端子10の電位、H11はゲート回
路11の出力電位を示す。 次に、第5図は第3図の回路のモード切換端子
17の電位レベルを論理レベル“1”にして走査
線 625本用としたときの動作を示す各部のタイ
ムチヤートである。まず、モード切換端子17の
電位A17が論理レベル“1”であると、T型フリ
ツプフロツプ18の出力電位B18が論理レベル
“1”のときのみNANDゲート20の出力電位
D20にはリセツト信号発生回路19の出力電位
C19が反転されて出力され、さらにD型フリツプ
フロツプ21により1クロツク遅れてその出力電
位はE21となる。したがつて、ANDゲート22の
出力電位はJ22のようになり、T型フリツプフロ
ツプ18の出力電位を反転させると共に分周回路
2をリセツトする。リセツト信号回路19の出力
電位C19を図のように選ぶことにより、分周回路
2はクロツクを“100”カウントしたのち、“525”
カウントすることになり、“101”クロツク以上の
タイミングパルスはすべて“100”クロツクだけ
シフトされる。したがつて、ANDゲート9の出
力電位F9は1周期が“625”クロツクとなり、垂
直同期信号G10の周波数に合致した垂直出力I14
得ることができる。 このように本実施例によれば、従来の垂直同期
装置にリセツト信号発生回路、T型フリツプフロ
ツプ、D型フリツプフロツプ、NANDゲート、
ANDゲートを各1個付加しただけの簡単な構成
で、走査線 525本用と 625本用とを共用でき
る。 第6図は本発明の他の実施例における垂直同期
装置の一部分のブロツク図である。本発明の特徴
は点線23´内にあり、それ以外の部分は第3図
と同様であつて省略されている。図において第3
図と異なる点は、T型フリツプフロツプ18にリ
セツト端子を設け、モード切換端子17をこの
リセツト端子に接続されている点である。モード
切換端子17の電位レベルが論理レベル“0”の
ときT型フリツプフロツプ18の出力電位は論理
レベル“0”であり、NANDゲート18の出力
電位は常に論理レベル“1”であるから垂直同期
装置は走査線 525本用として働く。また、モー
ド切換端子17の電位レベルが論理レベル“1”
のときT型フリツプフロツプ18は通常の動作を
行い、垂直同期装置は走査線 625本用として働
く。その他の作用、効果は第3図のものと同様で
ある。 なお、以上2つの実施例について説明をした
が、T型フリツプフロツプ18の出力を反転出力
Qとしても、またNANDゲート20をANDゲー
トにしてD型フリツプフロツプ21の出力を反転
出力としてもよい。 発明の効果 以上のように本発明の垂直同期装置によれば、
従来の垂直同期装置に例えば第3図、第6図の破
線23,23´で囲まれた回路を付加してモード
切換端子の電位レベルの切換えだけで2方式の放
送受信用に使用でき、開発・製造期間の短縮や製
品価格の低減等のすぐれた効果が得られるもので
ある。
【図面の簡単な説明】
第1図は従来の垂直同期装置を示すブロツク
図、第2図は第1図のウインドウ信号、リセツト
信号および一致検出信号の一例を示すタイムチヤ
ート図、第3図は本発明の一実施例のブロツク
図、第4図と第5図は第3図の回路をそれぞれ走
査線 525本モード、 625本モードで使用したと
きの動作タイムチヤート図、第6図は本発明の他
の実施例の要部ブロツク図である。 1……クロツク入力端子、10……垂直同期信
号入力端子、14……垂直出力端子、17……モ
ード切換端子、7,8,12,20……NAND
ゲート、9,22……ANDゲート、13,21
……D型フリツプフロツプ、18……T型フリツ
プフロツプ。

Claims (1)

    【特許請求の範囲】
  1. 1 水平同期周波数の2倍の周波数のクロツク信
    号を分周回路で分周して得られるカウント値によ
    り、第1の放送方式の受信において予想される垂
    直同期信号の入力タイミングを含む任意の幅のウ
    インドウを発生するウインドウ回路と、前記ウイ
    ンドウが閉じた後のタイミングパルスを発生する
    第1のリセツト信号発生回路とを設け、前記ウイ
    ンドウで垂直同期信号にゲートをかけ、垂直同期
    信号を捕らえた場合には垂直同期信号を垂直出力
    信号とし、垂直同期信号を捕らえなかつた場合に
    は前記第1のリセツト信号発生回路の出力を垂直
    出力信号として、この垂直出力信号で前記分周回
    路にリセツトをかけるように構成すると共に、水
    平同期周波数の2倍の周波数のクロツク信号から
    垂直同期周波数の信号を得る分周比が異なる第2
    の放送方式との分周数の差だけクロツク信号をカ
    ウントする第2のリセツト信号発生回路と、前記
    分周回路のリセツト信号を入力とするT型フリツ
    プフロツプと、モード切換端子とを備え、前記第
    2のリセツト信号発生回路の出力を前記T型フリ
    ツプフロツプの出力およびモード切換端子の電位
    でゲートをかけて前記分周回路をリセツトするよ
    う構成したことを特徴とする垂直同期装置。
JP1769484A 1984-02-01 1984-02-01 垂直同期装置 Granted JPS60162385A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1769484A JPS60162385A (ja) 1984-02-01 1984-02-01 垂直同期装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1769484A JPS60162385A (ja) 1984-02-01 1984-02-01 垂直同期装置

Publications (2)

Publication Number Publication Date
JPS60162385A JPS60162385A (ja) 1985-08-24
JPH0423870B2 true JPH0423870B2 (ja) 1992-04-23

Family

ID=11950911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1769484A Granted JPS60162385A (ja) 1984-02-01 1984-02-01 垂直同期装置

Country Status (1)

Country Link
JP (1) JPS60162385A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01292969A (ja) * 1988-05-19 1989-11-27 Sanyo Electric Co Ltd 垂直駆動パルス発生回路
JPH07114458B2 (ja) * 1988-05-17 1995-12-06 三洋電機株式会社 垂直駆動パルス発生回路
JPH02214268A (ja) * 1989-02-14 1990-08-27 Matsushita Electric Ind Co Ltd 垂直同期回路

Also Published As

Publication number Publication date
JPS60162385A (ja) 1985-08-24

Similar Documents

Publication Publication Date Title
US4169659A (en) Multiple standard television sync generator
CN1040604C (zh) 视频信号的奇数/偶数场检测器
JPS6015189B2 (ja) タイムベ−スエラ−コレクタ
DE19818976C2 (de) Phasenerfassungsvorrichtung und Phasenerfassungsverfahren
US4608602A (en) Circuit for generating a control signal for the field deflection in a picture display device
US4684988A (en) Circuit arrangement for detecting the vertical blanking periods in a picture signal
US4227214A (en) Digital processing vertical synchronization system for a television receiver set
JPH0423870B2 (ja)
US4078153A (en) Clock signal and auxiliary signal transmission system
EP0276157A2 (en) Trigger re-synchronization circuit
GB1585080A (en) Circuit for producing synchronisation pulses
EP0249987B1 (en) Vertical driving pulse generating circuit
JPH0131831B2 (ja)
US4816907A (en) Television synchronizing signal pattern correction circuit
JP2642242B2 (ja) パイロットバーストゲートパルス発生装置
DE2948785C2 (de) Vertikalsynchronsignal-Detektorschaltung
KR950003029B1 (ko) 영상신호 처리 장치의 제어신호 발생방법
SU1598208A1 (ru) Ведомый телевизионный синхрогенератор
JPH0419747B2 (ja)
JPH0628383B2 (ja) フレーム同期パターン分離回路
JPH0137886B2 (ja)
JPS6032380B2 (ja) 垂直同期信号分離回路
KR880000809Y1 (ko) 스텝신호 발생장치
JP2605895B2 (ja) トリガ信号発生器
GB2307134A (en) Circuit arrangement for deriving pulses of horizontal and vertical frequency