JPH04170277A - Digital processing unit for audio signal - Google Patents

Digital processing unit for audio signal

Info

Publication number
JPH04170277A
JPH04170277A JP2297425A JP29742590A JPH04170277A JP H04170277 A JPH04170277 A JP H04170277A JP 2297425 A JP2297425 A JP 2297425A JP 29742590 A JP29742590 A JP 29742590A JP H04170277 A JPH04170277 A JP H04170277A
Authority
JP
Japan
Prior art keywords
frequency
clock
audio signal
signal
digital audio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2297425A
Other languages
Japanese (ja)
Other versions
JP2959105B2 (en
Inventor
Yasukazu Ushiyama
牛山 靖一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2297425A priority Critical patent/JP2959105B2/en
Publication of JPH04170277A publication Critical patent/JPH04170277A/en
Application granted granted Critical
Publication of JP2959105B2 publication Critical patent/JP2959105B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To attain digital processing and multiplexing processing by selecting a frequency for A/D conversion to an audio signal, a frequency for serial conversion to a digital audio signal, and a frequency for storage of the converted signal as an integral number of multiple of a frequency of a horizontal synchronizing signal and reading the stored signal at a frequency being an integral number of multiple of a frequency of a color subcarrier. CONSTITUTION:An A/D converter section 1 converts an analog audio signal Ai into a digital audio signal synchronously with a clock C1 for sampling whose frequency is three times the horizontal synchronizing signal frequency. A parallel/serial conversion section 2 converts a digital audio signal into a serial digital audio signal As synchronously with a frequency C2 being a multiple of 16 of a frequency of a clock C1 and the result is written in a memory section 3 synchronously with the clock C2. A clock generating section 6 outputs a clock C3 whose frequency is a multiple of 40 of a frequency of a color subcarrier S. Then a gate section T is controlled by a horizontal synchronizing signal H to send the clock C3 to the memory section 3 for the horizontal blanking period, then the signal is coded within the horizontal blanking period.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は音声信号のディジタル化装置に関し、特にテレ
ビジョン機器における音声信号のディジタル化装置に関
する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an apparatus for digitizing audio signals, and more particularly to an apparatus for digitizing audio signals in television equipment.

〔従来の技術〕[Conventional technology]

従来、テレビジョン機器において音声信号をディジタル
化する場合は、テレビジョンの同期信号とは無関係な独
立したサンプリング信号を使用して音声信号をディジタ
ル化している。
Conventionally, when audio signals are digitized in television equipment, the audio signals are digitized using an independent sampling signal that is unrelated to the synchronization signal of the television.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上述したように′、従来はテレビジョン機器において音
声信号をディジタル化する場合、テレビジョンの同期信
号とは無関係な独立したサンプリング信号を使用して音
声化しているので、音声信号および映像信号、更に制御
信号等が混在するテレビジョンシステムにおいては、デ
ィジタル化した音声信号が相互に干渉してノイズの要因
となるという問題点がある。
As mentioned above, conventionally, when audio signals are digitized in television equipment, an independent sampling signal unrelated to the television synchronization signal is used to digitize the audio signals. In a television system in which control signals and the like coexist, there is a problem in that the digitized audio signals interfere with each other, causing noise.

本発明の目的は、映像信号と親和性の良い音声信号のデ
ィジタル化装置を提供することにある。
An object of the present invention is to provide an audio signal digitization device that has good compatibility with video signals.

〔課題を解決するための手段〕[Means to solve the problem]

本発明の音声信号のディジタル化装置は、テレビジョン
水平同期信号のn倍(nはn≧2の整数)の周波数の第
1のクロックを発生する手段と、前記第1のクロックに
同期してアナログ音声信号をmビット(mはm≧8の整
数)のディジタル音声信号に変換する手段と、前記第1
のクロックの周波数のm倍の第2のクロックを発生する
手段と、前記第2のクロックに同期して前記ディジタル
音声信号をシリアルディジタル音声信号に変換する手段
と、前記第2のクロックに同期して前記シリアルディジ
タル音声信号を記憶する手段と、カラーサブキャリアの
p倍(pはp≧2の整数)の周波数の第3のクロックを
生成する手段と、前記テレビジョン水平同期信号のブラ
ンキング期間に前記第3のクロックに同期して前記記憶
手段に記憶されている信号を読出す手段とを備えて構成
されている。
The audio signal digitization device of the present invention includes means for generating a first clock having a frequency n times that of a television horizontal synchronizing signal (n is an integer of n≧2); means for converting an analog audio signal into an m-bit digital audio signal (m is an integer of m≧8);
means for generating a second clock m times the frequency of the clock; means for converting the digital audio signal into a serial digital audio signal in synchronization with the second clock; means for storing the serial digital audio signal using the digital signal; means for generating a third clock having a frequency p times that of the color subcarrier (p is an integer of p≧2); and a blanking period of the television horizontal synchronization signal. and means for reading out the signals stored in the storage means in synchronization with the third clock.

〔実施例〕〔Example〕

次に図面を参照して本発明を説明する。 Next, the present invention will be explained with reference to the drawings.

第1図は本発明の一実施例を示すブロック図であり、ア
ナログ音声信号AiをクロックCIに同期してサンプリ
ングし、16ビツトのディジタル信号に変換するA−D
変換部1と、テレビジョン水平同期信号Hの3倍の周波
数のクロックCIを発生するクロック発生部4と、A−
D変換部1が出力するディジタル音声信号をクロックc
2に同期してシリアル信号Asに変換する並直列変換部
2と、クロックC1の16倍の周波数のクロックC2を
発生するクロック発生部5と、並直列変換部2の出力信
号AsをクロックC2に同期して記憶し、記憶した信号
をクロックC3に同期して読出すメモリ部3と、クロッ
クC3を発生するクロック発生部6と、メモリ部3への
クロックC3の送出を制御するゲート部7とを備えてい
る。
FIG. 1 is a block diagram showing an embodiment of the present invention, in which an analog audio signal Ai is sampled in synchronization with a clock CI and converted into a 16-bit digital signal.
A converting section 1, a clock generating section 4 that generates a clock CI having a frequency three times that of the television horizontal synchronizing signal H, and A-
The digital audio signal output from the D converter 1 is clocked c
2, a clock generator 5 that generates a clock C2 with a frequency 16 times that of the clock C1, and a clock generator 5 that converts the output signal As of the parallel-serial converter 2 into a serial signal As as a clock C2. A memory section 3 that stores signals in synchronization and reads out the stored signals in synchronization with a clock C3, a clock generation section 6 that generates a clock C3, and a gate section 7 that controls sending of the clock C3 to the memory section 3. It is equipped with

次に動作について説明する。Next, the operation will be explained.

第2図(a)〜(e)は第1図に示す信号の一例のタイ
ミングチャートである。A−D変換部1は、47.25
kHz(水平同期周波数の3倍)のサンプリング用のク
ロックCI  (同図(C))に同期して入力アナログ
音声信号At  (同図(a))を16ビツトのディジ
タル音声信号に変換する。従って、コンパクトディスク
におけるサンプリング周波数44.1kHz以上でサン
プリングされるので、高品質が確保できる。
FIGS. 2(a) to 2(e) are timing charts of examples of the signals shown in FIG. 1. A-D converter 1 is 47.25
The input analog audio signal At ((a) in the same figure) is converted into a 16-bit digital audio signal in synchronization with the sampling clock CI ((C) in the same figure) of kHz (three times the horizontal synchronization frequency). Therefore, since the data is sampled at a sampling frequency of 44.1 kHz or more on a compact disc, high quality can be ensured.

並直列変換部2は、7’5t3kHz(クロックCIの
16倍の周波数)の変換クロックC2に同期して16ビ
ツトのディジタル音声信号をシリアルディジタル音声信
号As  (同図(d))に変換する。シリアルディジ
タル音声信号AsはクロックC2に同期してメモリ部3
に書込まれる。
The parallel/serial converter 2 converts the 16-bit digital audio signal into a serial digital audio signal As ((d) in the figure) in synchronization with the conversion clock C2 of 7'5t3kHz (16 times the frequency of the clock CI). The serial digital audio signal As is sent to the memory section 3 in synchronization with the clock C2.
written to.

一方、クロック発生部6は、カラーサブキャリアSの周
波数の40倍の143MHz(3,58MHzX 40
 )のクロックC3を出力する。いま、756JcHz
のクロックC2に同期してメモリ部3に書込まれたシリ
アルディジタル音声信号Asを、143MHzの周期で
読み出せば、時間的に約190分の1に圧縮することが
できる。従って、ゲート部7を水平同期信号Hによって
制御して、水平ブランキング期間にクロックc3をメモ
リ部3へ送出すれば、水平ブランキング期間内に符号化
できる。通常、水平同期期間は63.5μs1水平ブラ
ンキング期間は約11μsであり、ブランキング期間の
比率は約17%であるから水平ブランキング期間に多数
のディジタル音声信号を多重化することが可能である。
On the other hand, the clock generator 6 generates a frequency of 143 MHz (3,58 MHz x 40
)'s clock C3 is output. Now 756JcHz
If the serial digital audio signal As written in the memory unit 3 in synchronization with the clock C2 is read out at a cycle of 143 MHz, it can be compressed to about 190 times in terms of time. Therefore, if the gate section 7 is controlled by the horizontal synchronizing signal H and the clock c3 is sent to the memory section 3 during the horizontal blanking period, encoding can be performed within the horizontal blanking period. Normally, the horizontal synchronization period is 63.5 μs, and the horizontal blanking period is approximately 11 μs, and the blanking period ratio is approximately 17%, so it is possible to multiplex a large number of digital audio signals in the horizontal blanking period. .

同図(e)は、メモリ部3に書込まれているシリアルデ
ィジタル音声信号ASを143MHzの読出しクロック
c3に同期して読出して符号化した出力シリアルディジ
タル音声信号A。を示している。
FIG. 4(e) shows an output serial digital audio signal A obtained by reading out the serial digital audio signal AS written in the memory section 3 in synchronization with the 143 MHz read clock c3 and encoding it. It shows.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明によれば、アナログ音声信号
をディジタル音声信号に変換する場合のサンプリング周
波数、およびディジタル音声信号をシリアルディジタル
音声信号に変換する場合のクロツタ周波数、並びにシリ
アルディジタル音声信号をメモリに書込むクロック周波
数は、いずれもテレビジョン水平同期周波数の整数倍と
し、また、記憶されたシリアルディジタル音声信号をメ
モリから高速度で読出すクロック周波数は、カラーサブ
キャリアの整数倍とし、更に、水平同期信号のブランキ
ング期間にメモリから高速度で読出すことにより、映像
信号と親和性の良い音声信号のディジタル化が実現でき
るばかりでなく、容易に多重化も可能である。
As explained above, according to the present invention, the sampling frequency when converting an analog audio signal into a digital audio signal, the clock frequency when converting a digital audio signal into a serial digital audio signal, and the serial digital audio signal are stored in memory. The clock frequency for writing data into the TV is an integer multiple of the television horizontal synchronization frequency, and the clock frequency for reading out the stored serial digital audio signal from the memory at high speed is an integer multiple of the color subcarrier. By reading out from the memory at high speed during the blanking period of the horizontal synchronization signal, it is possible not only to digitize an audio signal that has good compatibility with a video signal, but also to easily multiplex it.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を示すブロック図、第2図は
第1図に示す各部の信号の一例のタイミングチャートで
ある。 1・・・A−D変換部、2・・・並直列変換部、3・・
・メモリ部、4,5.6・・・クロック発生部、7・・
・ゲート部NA+・・・アナログ音声信号、AS・・・
シリアルディジタル音声信号、H・・・水平同期信号、
S・・・カラーサブキャリア、ClO2,C3・・・ク
ロック。 =7−代理人弁理j丁内原  晋
FIG. 1 is a block diagram showing an embodiment of the present invention, and FIG. 2 is a timing chart of an example of signals of each part shown in FIG. 1...A-D converter, 2...Parallel-serial converter, 3...
・Memory section, 4, 5.6... Clock generation section, 7...
・Gate part NA+...Analog audio signal, AS...
Serial digital audio signal, H...horizontal synchronization signal,
S...Color subcarrier, ClO2, C3...Clock. =7-Attorney Susumu Uchihara

Claims (1)

【特許請求の範囲】[Claims]  テレビジョン水平同期信号のn倍(nはn≧2の整数
)の周波数の第1のクロックを発生する手段と、前記第
1のクロックに同期してアナログ音声信号をmビット(
mはm≧8の整数)のディジタル音声信号に変換する手
段と、前記第1のクロックの周波数のm倍の第2のクロ
ックを発生する手段と、前記第2のクロックに同期して
前記ディジタル音声信号をシリアルディジタル音声信号
に変換する手段と、前記第2のクロックに同期して前記
シリアルディジタル音声信号を記憶する手段と、カラー
サブキャリアのp倍(pはp≧2の整数)の周波数の第
3のクロックを生成する手段と、前記テレビジョン水平
同期信号のブランキング期間に前記第3のクロックに同
期して前記記憶手段に記憶されている信号を読出す手段
とを備えたことを特徴とする音声信号のディジタル化装
置。
means for generating a first clock having a frequency n times that of a television horizontal synchronization signal (n is an integer of n≧2);
m is an integer of m≧8); means for generating a second clock having a frequency m times the frequency of the first clock; means for converting an audio signal into a serial digital audio signal; means for storing the serial digital audio signal in synchronization with the second clock; and a frequency p times the color subcarrier (p is an integer of p≧2). and means for reading out the signal stored in the storage means in synchronization with the third clock during the blanking period of the television horizontal synchronization signal. Features: Audio signal digitization device.
JP2297425A 1990-11-02 1990-11-02 Audio signal digitizer Expired - Fee Related JP2959105B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2297425A JP2959105B2 (en) 1990-11-02 1990-11-02 Audio signal digitizer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2297425A JP2959105B2 (en) 1990-11-02 1990-11-02 Audio signal digitizer

Publications (2)

Publication Number Publication Date
JPH04170277A true JPH04170277A (en) 1992-06-17
JP2959105B2 JP2959105B2 (en) 1999-10-06

Family

ID=17846348

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2297425A Expired - Fee Related JP2959105B2 (en) 1990-11-02 1990-11-02 Audio signal digitizer

Country Status (1)

Country Link
JP (1) JP2959105B2 (en)

Also Published As

Publication number Publication date
JP2959105B2 (en) 1999-10-06

Similar Documents

Publication Publication Date Title
CA2210196A1 (en) Video signal converter and television signal processing apparatus
JPH0216067B2 (en)
EP0886442A3 (en) Video signal converter
JPH09187026A (en) Image processor and electronic slow motion camera
JPH04170277A (en) Digital processing unit for audio signal
JPH06178202A (en) Picture reduction device
JPS63189057A (en) Device for compounding video signal
JP4016366B2 (en) Interface device and video signal processing method
JPH08298673A (en) Apparatus and method for processing signal for slow mode function of vtr
KR900008244Y1 (en) Recording and reproducing circuit of magnetic recording and reproducing apparatus
JPS56128078A (en) Video signal reproduction system
JPS61114682A (en) Image processing circuit
JP2594182B2 (en) MUSE decoder
JP3517952B2 (en) Video equipment
JP2869997B2 (en) Signal processing method
JP2002135735A (en) Transmitting apparatus and reproducing apparatus of image with sound
KR970022682A (en) Computer and TV, video signal interface device
JPH03249886A (en) Data processor
JPS60130261A (en) Main scanning line density converting system
KR970056957A (en) Image processing equipment
JPH05344471A (en) Video signal processing unit
JPH06292078A (en) Divided motion picture monitor
JPH01173982A (en) Method for simulating image and voice
JPH01173983A (en) Method for simulating image and voice
JPH06178305A (en) Color television camera

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070730

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080730

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees