JPH04145774A - Noise reducer - Google Patents

Noise reducer

Info

Publication number
JPH04145774A
JPH04145774A JP2269105A JP26910590A JPH04145774A JP H04145774 A JPH04145774 A JP H04145774A JP 2269105 A JP2269105 A JP 2269105A JP 26910590 A JP26910590 A JP 26910590A JP H04145774 A JPH04145774 A JP H04145774A
Authority
JP
Japan
Prior art keywords
signal
block
output
hadamard
noise
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2269105A
Other languages
Japanese (ja)
Other versions
JP2512224B2 (en
Inventor
Takeshi Hamazaki
岳史 浜崎
Yoshinori Kitamura
北村 好徳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2269105A priority Critical patent/JP2512224B2/en
Priority to EP91917342A priority patent/EP0504428B1/en
Priority to PCT/JP1991/001332 priority patent/WO1992006559A1/en
Priority to DE69124087T priority patent/DE69124087T2/en
Priority to US07/867,216 priority patent/US5331415A/en
Publication of JPH04145774A publication Critical patent/JPH04145774A/en
Application granted granted Critical
Publication of JP2512224B2 publication Critical patent/JP2512224B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To suppress the generation of an after image and a block distortion by shifting a block in the horizontal direction and applying a sequential conversion and a reverse conversion. CONSTITUTION:An Hadamard converter 4 constitutes a block by a field difference signal obtained by subtracting an output of a field memory 2 from an input video signal by a subtracter 1, and a signal obtained by delaying it by 1H by a 1H delay element 3, and performs an Hadamard conversion. A non- linear processing part 5 executes a non-linear processing of a converted signal, and a subtracter 7 subtracts an output of an Hadamard reverse converter 6 from an input video signal. In such a way, by applying a sequential conversion and a reverse conversion by moving the block by one sample each, an after image and a block distortion can be suppressed.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は家庭用VTRなどに搭載されているノイズ低減
装置(ノイズリデューサ)に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a noise reduction device (noise reducer) installed in a home VTR or the like.

従来の技術 近年、ビデオテープレコーダには再生時のノイズを低減
するためのノイズリデューサが搭載されるようになって
きている。従来のノイズリデューサの信号処理方式を以
下に説明する。
BACKGROUND OF THE INVENTION In recent years, video tape recorders have been equipped with noise reducers to reduce noise during playback. A signal processing method of a conventional noise reducer will be explained below.

ノイズリデューサとは、映像信号がフィールドまたはフ
レーム間で強い相関があるのに対し、ノイズは無相関で
あることを利用するもので、1フィールドまたは1フレ
ーム前の信号との加重平均をとることにより、ノイズ低
減を図る。
A noise reducer takes advantage of the fact that while video signals have a strong correlation between fields or frames, noise is uncorrelated, and by taking a weighted average with the signal from one field or frame before. , to reduce noise.

フィールド巡回型ノイズリデューサの一般的な構成は次
式で表わされる。
The general configuration of a field cyclic noise reducer is expressed by the following equation.

yn= (1−k) X、+ k 3’1.11” X
 n −k (X n −Y n −+ )ただし、0
≦に≦l Xo:入力信号 Vn−+: フィールドメモリ出力信号y1:出力信号 上式の構成をブロック図で表わすと第5図のようになる
。第1の減算器21では入力映像信号からフィールドメ
モリ22の出力信号を減算し、フィールド差信号を得る
yn= (1-k) X, + k 3'1.11"X
n −k (X n −Y n −+ ), where 0
≦to≦l Xo: Input signal Vn-+: Field memory output signal y1: Output signal The configuration of the above equation is shown in a block diagram as shown in FIG. The first subtracter 21 subtracts the output signal of the field memory 22 from the input video signal to obtain a field difference signal.

非線形処理部23は上式のkとフィールド差信号(Xn
  3’n−+)との乗算を行うものであり、その入出
力特性の一例を第3図に示す。入力であるフィールド差
信号に対して、ここではフィールド差信号が小さい(静
止画に近い)ときは図中に示されるk(=b/a)を1
に近い値にして、1フィールド前の信号の重みを増し、
フィールド差信号が大きく(動きが大きく)なるにつれ
てkをOに近づけて現在の信号の重みを増すような非線
形処理を施す。この非線形処理部23の出力信号を第2
の減算器24において入力映像信号から減算してノイズ
を低減するというものである。非線形処理部23の出力
は、見方を変えれば抽出されたノイズと見なすこともで
きる。
The nonlinear processing unit 23 calculates k in the above equation and the field difference signal (Xn
3'n-+), and an example of its input/output characteristics is shown in FIG. For the input field difference signal, when the field difference signal is small (close to a still image), k (=b/a) shown in the figure is set to 1.
Set the value close to , increase the weight of the signal one field before,
As the field difference signal becomes larger (the movement becomes larger), k is brought closer to O, and nonlinear processing is performed to increase the weight of the current signal. The output signal of this nonlinear processing section 23 is
The subtracter 24 subtracts the signal from the input video signal to reduce noise. From a different perspective, the output of the nonlinear processing unit 23 can also be regarded as extracted noise.

発明が解決しようとする課題 しかしながら上記のような従来のノイズリデューサでは
、1画素ずつ単独に上記の処理を行うため、小さい動き
に対しては信号とノイズとの区別がつきにくり、残像を
発生しやすいという課題を有していた。
Problems to be Solved by the Invention However, in the conventional noise reducer as described above, since the above processing is performed individually for each pixel, it is difficult to distinguish between signal and noise for small movements, resulting in afterimages. The problem was that it was easy to use.

これに対して、直交変換のひとつであるアダマール変換
をフィールドまたはフレーム差信号に適用して画像の特
徴抽出を行い、ノイズの分離を比較的容易にしたノイズ
リデューサが提案されている(例えばテレビジョン学会
誌 V−ol、37゜N o、  12. 1983 
)。
In response, noise reducers have been proposed that apply Hadamard transform, which is an orthogonal transform, to field or frame difference signals to extract image features and make noise separation relatively easy (for example, in television Academic journal V-ol, 37°No, 12. 1983
).

この種のノイズリデューサの原理を第4図(A)および
第6図を用いて簡単に述べる。第6図は2次元アダマー
ル変換を用いたノイズリデューサのブロック図を示して
いる。第4図(A)は第6図中の■〜■で示される部分
のデータの様子を表すものである。クロックはこのシス
テムの基本クロック信号である。第1の減算器31は、
入力映像信号からフィールドまたはフレームメモリ32
の出力を減算し、フィールドまたはフレーム差信号を出
力する(■)。IH(H:水平走査期間)遅延素子39
は第1の減算器31の出力をIH遅延する(■)。アダ
マール変換器33は第1の減算機31の出力■とIH遅
延素子39の出力■から、第2図に示すような複数のサ
ンプル点よりなるブロックを形成し、S+  L  ・
・・のように7ダマール変換する(■)。非線形処理f
!E34は各変換成分に第3図のような非線形処理を施
してノイズ分を抽出し、S、  T、  ・・・(■)
とする。アダマール逆変換器35は非線形処理部34の
出力■を逆変換し、もとのブロックの各々のサンプル点
に対応する抽出ノイズとする(■、■)。アダマール逆
変換器35の出力のうち■は直接、■はIH遅延素子3
7を介して切替スイッチ42から選択出力される。切替
スイッチ42はIHおきにアダマール逆変換器35とI
H遅延素子37の出力を選択し、第2の減算器36に出
力する。第2の減算器36において抽出ノイズを入力信
号から減算してノイズ低減を行う。
The principle of this type of noise reducer will be briefly described using FIG. 4(A) and FIG. 6. FIG. 6 shows a block diagram of a noise reducer using a two-dimensional Hadamard transform. FIG. 4(A) shows the state of the data in the portions indicated by ■ to ■ in FIG. 6. The clock is the basic clock signal of this system. The first subtractor 31 is
Field or frame memory 32 from input video signal
subtracts the output of and outputs a field or frame difference signal (■). IH (H: horizontal scanning period) delay element 39
delays the output of the first subtractor 31 by IH (■). The Hadamard transformer 33 forms a block consisting of a plurality of sample points as shown in FIG. 2 from the output ■ of the first subtractor 31 and the output ■ of the IH delay element 39, and forms a block consisting of a plurality of sample points as shown in FIG.
Perform a 7-Damar transformation as follows (■). Nonlinear processing f
! E34 performs nonlinear processing on each transform component as shown in Figure 3 to extract noise components, and then generates S, T, ... (■)
shall be. The Hadamard inverse transformer 35 inversely transforms the output (■) of the nonlinear processing unit 34, and converts it into extracted noise (■, ■) corresponding to each sample point of the original block. Of the outputs of the Hadamard inverse transformer 35, ■ is direct, ■ is the IH delay element 3
A selection is output from the selector switch 42 via 7. The changeover switch 42 connects the Hadamard inverse converter 35 and IH every IH.
The output of the H delay element 37 is selected and output to the second subtracter 36. A second subtracter 36 subtracts the extracted noise from the input signal to perform noise reduction.

ブロック内の各サンプル点はアダマール変換されること
によって、信号は一部の変換成分に集中し、ノイズは各
成分に均等に振り分けられると考えられるので、信号と
ノイズの値の差が大きくなって区別が容易になる。この
ため、残像の発生が少ないノイズリデューサを構成でき
る。
By applying Hadamard transform to each sample point within a block, it is thought that the signal is concentrated in some transformed components and the noise is evenly distributed to each component, so the difference between the signal and noise values becomes large. It becomes easier to differentiate. Therefore, it is possible to configure a noise reducer with less occurrence of afterimages.

しかし、上記ノイズリデューサではサンプル点が重複し
ないようにブロックをとると、どうしてもブロックの境
界においてデータの不連続、いわゆるブロック歪を生じ
易くなる。第4図(A)を用いて説明すると、図中で破
線で示したブロックの境界であるが、各ブロック間に重
複するデータがないため、このブロックの境界は目につ
き易い。
However, in the noise reducer described above, if blocks are taken so that sample points do not overlap, data discontinuity, so-called block distortion, tends to occur at the boundaries of the blocks. Explaining this using FIG. 4A, the block boundaries indicated by broken lines in the figure are easily noticeable because there is no overlapping data between blocks.

なお、変換する際にデータを重複するようにとると、逆
変換されたデータも重複しているため、データ同士を平
均化するような処理が必要になり、回路規模が増えてし
まう。
Note that if the data is duplicated during conversion, the inversely converted data will also be duplicated, and processing such as averaging the data will be required, increasing the circuit size.

また、第6図かられかるように、アダマール変換器33
の前とアダマール逆変換器35の後にそれぞれIH遅延
素子37および39が必要になる。
Also, as shown in FIG. 6, the Hadamard transformer 33
IH delay elements 37 and 39 are required before and after Hadamard inverse transformer 35, respectively.

その上、アダマール逆変換器35によって求めた抽出ノ
イズと入力映像信号とのタイミングを合わせるために、
第2の減算器36の前にもIH遅延素子38が必要なの
で、システム全体で計3本必要になり、これも回路規模
の増大を招く。
Moreover, in order to match the timing of the extracted noise obtained by the Hadamard inverse transformer 35 and the input video signal,
Since an IH delay element 38 is also required before the second subtracter 36, a total of three elements are required for the entire system, which also increases the circuit scale.

本発明は上記従来の問題点を解決するもので、残像発生
が少なく、かつ、ブロック歪を抑えたノイズリデューサ
を提供することを目的とする。さらに、回路規模の増大
を最小限に抑えることも目的とする。
The present invention solves the above-mentioned conventional problems, and aims to provide a noise reducer that causes less afterimage generation and suppresses block distortion. Another purpose is to minimize the increase in circuit scale.

課題を解決するための手段 この目的を達成するために本発明のノイズ低減装置は、
映像信号を遅延させる遅延手段と、入力映像信号から前
記遅延手段の出力信号を減算する第1の減算器と、前記
第1の減算器の出力信号から、複数の要素で構成される
信号ブロックを形成する信号ブロック形成手段と、前記
信号ブロックを特徴成分に変換する変換手段と、前記変
換手段の出力信号を非線形処理する非線形処理部と、前
記非線形処理部の出力信号より、前記信号ブロックの1
要素のみを求める逆変換手段と、前記入力映像信号から
前記逆変換手段の出力を減算して前記遅延手段への入力
信号とする第2の減算器とを備えている。
Means for Solving the Problems To achieve this object, the noise reduction device of the present invention comprises:
A delay means for delaying a video signal, a first subtracter for subtracting an output signal of the delay means from an input video signal, and a signal block composed of a plurality of elements from the output signal of the first subtractor. a signal block forming means for forming a signal block, a conversion means for converting the signal block into a feature component, a nonlinear processing section for nonlinearly processing the output signal of the conversion means, and one of the signal blocks from the output signal of the nonlinear processing section.
The apparatus includes an inverse transformer that obtains only the elements, and a second subtracter that subtracts the output of the inverse transformer from the input video signal to provide an input signal to the delay means.

作用 本発明は上記した構成により、ブロックを1画素ずつ水
平方向にずらして順次変換、逆変換を行うことにより、
ブロック歪を目立ちにくくする。
Effect of the present invention With the above-described configuration, by shifting the block one pixel at a time in the horizontal direction and sequentially performing transformation and inverse transformation,
Make block distortion less noticeable.

また、遅延素子の本数の削減を可能にし、ハードウェア
を軽減する効果もある。
Furthermore, it is possible to reduce the number of delay elements, which has the effect of reducing hardware.

実施例 以下、本発明の実施例であるノイズリデューサについて
、図面を参照しながら説明する。
EXAMPLE Hereinafter, a noise reducer which is an example of the present invention will be described with reference to the drawings.

第1図は本発明の一実施例であるノイズリデューサのブ
ロック図を示すものである。また、第4図(B)は第1
図の■〜■の部分のデータの様子を表したものである。
FIG. 1 shows a block diagram of a noise reducer that is an embodiment of the present invention. In addition, Fig. 4 (B) shows the first
This figure shows the state of the data in the parts ■ to ■ in the figure.

第1の減算器1で入力映像信号からフィールドメモリ2
の出力を減算して得られたフィールド差信号はIH遅延
素子3およびアダマール変換器4に入力される(■)。
The first subtractor 1 subtracts the input video signal from the field memory 2.
The field difference signal obtained by subtracting the output of is input to the IH delay element 3 and the Hadamard transformer 4 (■).

アダマール変換器4では、第1の減算器1の出力のフィ
ールド差信号■と亀IH遅延素子3でそれをIH遅延さ
せた信号■より第2図のようにブロックを構成し、2X
4次の2次元アダマール変換が施される。その変換式は
、F ” Ha・X@H,・・・(1) と表される。ただし、Fはアダマール変換成分、Xは第
2図に示されるブロックN  H21H4はそれぞれ2
次および4次のアダマール行列であり、次式で表される
In the Hadamard transformer 4, a block is constructed as shown in FIG. 2 from the field difference signal (■) output from the first subtractor 1 and the signal (■) which is IH delayed by the turtle IH delay element 3, and a 2X
A four-dimensional two-dimensional Hadamard transformation is applied. The transformation formula is expressed as F '' Ha・X@H,...(1) where F is the Hadamard transform component, and X is the block N H21H4 shown in FIG.
It is a Hadamard matrix of the following order and the fourth order, and is expressed by the following equation.

アダマール変換された信号Fsi〜F、3は各々Fag
:2次元低周波成分 Fa+〜F13: 水平方向高周波成分F、@二垂面垂
直方向高周波 成分〜F+3:斜め方向成分 を表す。フィールド差信号はこのうちの少なくとも1つ
に集中する。例えば、フィールド間で動きが殆どないよ
うな部分を変換すれば、F■酸成分集中するし、横方向
に動きがあればFs+〜F’si成分に集中する。これ
に対し、ノイズはフィールド間の相関がなく、全ての成
分に均等に分かれるので信号とノイズとの区別が容易に
なる。
The Hadamard-transformed signals Fsi~F, 3 are each Fag
: Two-dimensional low frequency component Fa+~F13: Horizontal direction high frequency component F, @Two-dimensional vertical direction high frequency component~F+3: Represents oblique direction component. The field difference signal concentrates on at least one of them. For example, if a portion with almost no movement between fields is converted, the F2 acid component will be concentrated, and if there is movement in the lateral direction, the Fs+ to F'si components will be concentrated. In contrast, noise has no correlation between fields and is divided equally into all components, making it easy to distinguish between signals and noise.

変換された信号F(■)は、非線形処理部5で第3図に
示されるような入出力特性に従って非線形処理され出力
は抽出されたノイズとなる(■)。
The converted signal F (■) is subjected to nonlinear processing in the nonlinear processing section 5 according to the input/output characteristics shown in FIG. 3, and the output becomes extracted noise (■).

非線形処理部5の出力信号は、アダマール変換されたノ
イズであるからアダマール逆変換して時間軸上のノイズ
に戻す必要がある。2×4次のアダマール逆変換は(1
)式と同じF、X、H2,H4を用いて(2)式で表さ
れる。
Since the output signal of the nonlinear processing unit 5 is Hadamard-transformed noise, it is necessary to perform Hadamard inverse transformation to return it to noise on the time axis. The Hadamard inverse transform of order 2×4 is (1
) is expressed by formula (2) using the same F, X, H2, and H4 as in formula.

X” (1/8)”H2”F IIH−・=(2)この
うちX+@、すなわち X+a=1/8 ・(Faa+Fs++Fa2+Fa*
−F+a−F++  F+2−F+*)だけをアダマー
ル逆変換器6で求め(■)、第2の減算器7で入力映像
信号から差し引く。ブロックは1サンプルずつ水平方向
に移動させて順次変換、逆変換を行う。第4図(B)で
見ると、8サンプルずつ1ブロツクとしてS+  L 
 ・・・と変換し、非線形処理を施してS、  T、 
 ・・・とする。S、  T。
X” (1/8)”H2”F IIH-・=(2) Of these, X+@, that is, X+a=1/8・(Faa+Fs++Fa2+Fa*
-F+a-F++ F+2-F++) is obtained by the Hadamard inverse transformer 6 (■), and is subtracted from the input video signal by the second subtractor 7. The block is moved horizontally one sample at a time, and sequential transformation and inverse transformation are performed. Looking at Figure 4 (B), each block of 8 samples is S+L.
...and perform nonlinear processing to obtain S, T,
...and... S, T.

・・・からXl・に相当するサンプルだけを求めていく
. . . Only samples corresponding to Xl. are found.

このようにすれば、ブロックの境界は1画素ごとになる
ので目立ちにくくなる。さらに、アダマール逆変換器6
の出力も、入力映像信号もIH遅延素子を介することな
しに第2の減算器7に入力できる。
If this is done, the boundaries between blocks will be one pixel at a time, making them less noticeable. Furthermore, Hadamard inverse transformer 6
Both the output and the input video signal can be input to the second subtracter 7 without passing through the IH delay element.

なお、本実施例では、アダマール逆変換の際にX+aの
みを求めたが、かわりにX + +〜X + aを求め
るようにしても同様の効果が期待できる。また、アダマ
ール変換の際に水平方向に連続した4サンプルおよび垂
直方向に連続した2サンプルでブロックを構成している
が、サンプルは連続している必要はない。
In this embodiment, only X+a was obtained during the Hadamard inverse transformation, but the same effect can be expected even if X + + to X + a are obtained instead. Further, during the Hadamard transform, a block is formed of four consecutive samples in the horizontal direction and two consecutive samples in the vertical direction, but the samples do not need to be consecutive.

発明の効果 以上のように本発明は、映像信号を遅延させる遅延手段
と、入力映像信号から前記遅延手段の出力信号を減算す
る第1の減算器と、前記第1の減算器の出力信号から、
複数の要素で構成される信号ブロックを形成する信号ブ
ロック形成手段と、前記信号ブロックを特徴成分に変換
する変換手段と、前記変換手段の出力信号を非線形処理
する非線形処理部と、前記非線形処理部の出力信号より
前記信号ブロックの1要素のみを求める逆変換手段と、
前記入力映像信号から前記逆変換手段の出力を減算して
前記遅延手段への入力信号とする第2の減算器とを備え
、前記第2の減算器の出力信号または前記遅延手段の出
力信号を出力とすることにより、残像およびブロック歪
の発生が少なく、回路規模の増大を最小限に抑えたノイ
ズリデューサを実現することができ、その実用的効果は
太きい。
Effects of the Invention As described above, the present invention includes a delay means for delaying a video signal, a first subtracter for subtracting an output signal of the delay means from an input video signal, and a subtracter for subtracting an output signal of the first subtractor from the output signal of the first subtractor. ,
A signal block forming means for forming a signal block composed of a plurality of elements, a converting means for converting the signal block into a feature component, a nonlinear processing section for nonlinearly processing an output signal of the converting means, and the nonlinear processing section. inverse transformation means for obtaining only one element of the signal block from the output signal of;
a second subtracter that subtracts the output of the inverse conversion means from the input video signal to provide an input signal to the delay means, the output signal of the second subtractor or the output signal of the delay means; By using the output as an output, it is possible to realize a noise reducer with less generation of afterimages and block distortion and with minimal increase in circuit scale, and its practical effects are significant.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の実施例におけるノイズリデューサのブ
ロック図、第2図はアダマール変換の入力信号ブロック
を示す模式図、第3図は非線形処理部の入出力特性を示
す特性図、第4図は第1図す および第字図各部のデータの様子を表すタイミング図、
第5図は従来のノイズリデューサのブロック図、第6図
は従来のアダマール変換を用いたノイズリデューサのブ
ロック図である。 1・・・第1の減算器、  2・・・フィールドメモリ
、3・・・IH遅延素子(信号ブロック形成手段)、4
・・・アダマール変換器(変換手段)、  5・・・非
線形処理部、 6・・・アダマール逆変換器 (逆変換器 段)、 7・・・第2の減算器。
Fig. 1 is a block diagram of the noise reducer in the embodiment of the present invention, Fig. 2 is a schematic diagram showing the input signal block of Hadamard transform, Fig. 3 is a characteristic diagram showing the input/output characteristics of the nonlinear processing section, and Fig. 4 is a timing diagram showing the state of data in each part of Figure 1 and Figure 1,
FIG. 5 is a block diagram of a conventional noise reducer, and FIG. 6 is a block diagram of a conventional noise reducer using Hadamard transform. DESCRIPTION OF SYMBOLS 1... First subtractor, 2... Field memory, 3... IH delay element (signal block forming means), 4
... Hadamard transformer (conversion means), 5 ... nonlinear processing section, 6 ... Hadamard inverse transformer (inverse transformer stage), 7 ... second subtractor.

Claims (4)

【特許請求の範囲】[Claims] (1)映像信号を遅延させる遅延手段と、 入力映像信号から前記遅延手段の出力信号を減算する第
1の減算器と、 前記第1の減算器の出力信号から、複数の要素で構成さ
れる信号ブロックを形成する信号ブロック形成手段と、 前記信号ブロックを特徴成分に変換する変換手段と、 前記変換手段の出力信号を非線形処理する非線形処理部
と、 前記非線形処理部の出力信号より、前記信号ブロックの
1要素のみを求める逆変換手段と、前記入力映像信号か
ら前記逆変換手段の出力を減算して前記遅延手段への入
力信号とする第2の減算器とを備え、 前記第2の減算器の出力信号または前記遅延手段の出力
信号を出力とするノイズ低減装置。
(1) Consisting of a plurality of elements: a delay means for delaying a video signal; a first subtracter for subtracting the output signal of the delay means from the input video signal; and an output signal of the first subtractor. Signal block forming means for forming a signal block; Conversion means for converting the signal block into a feature component; A nonlinear processing section for performing nonlinear processing on the output signal of the conversion means; From the output signal of the nonlinear processing section, the signal comprising an inverse transformer for obtaining only one element of a block, and a second subtracter that subtracts the output of the inverse transformer from the input video signal to provide an input signal to the delay means, and the second subtractor A noise reduction device whose output is an output signal of the delay means or an output signal of the delay means.
(2)遅延手段の遅延量を1フレームまたは1フィール
ドまたはnライン(n:自然数)とした請求項1記載の
ノイズ低減装置。
(2) The noise reduction device according to claim 1, wherein the delay amount of the delay means is one frame, one field, or n lines (n: natural number).
(3)信号ブロック形成手段をn段シフトレジスタ(n
:自然数)とした請求項1記載のノイズ低減装置。
(3) The signal block forming means is an n-stage shift register (n
: natural number). The noise reduction device according to claim 1.
(4)信号ブロック形成手段をm段シフトレジスタおよ
びn本の1ライン遅延素子(m、n:自然数)とした請
求項1記載ののノイズ低減装置。
(4) The noise reduction device according to claim 1, wherein the signal block forming means includes an m-stage shift register and n one-line delay elements (m, n: natural numbers).
JP2269105A 1990-10-05 1990-10-05 Noise reduction device Expired - Fee Related JP2512224B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2269105A JP2512224B2 (en) 1990-10-05 1990-10-05 Noise reduction device
EP91917342A EP0504428B1 (en) 1990-10-05 1991-10-03 Noise reducing apparatus
PCT/JP1991/001332 WO1992006559A1 (en) 1990-10-05 1991-10-03 Noise reducing apparatus
DE69124087T DE69124087T2 (en) 1990-10-05 1991-10-03 NOISE REDUCTION DEVICE
US07/867,216 US5331415A (en) 1990-10-05 1991-10-03 Noise reduction apparatus for reducing noise in an input video signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2269105A JP2512224B2 (en) 1990-10-05 1990-10-05 Noise reduction device

Publications (2)

Publication Number Publication Date
JPH04145774A true JPH04145774A (en) 1992-05-19
JP2512224B2 JP2512224B2 (en) 1996-07-03

Family

ID=17467741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2269105A Expired - Fee Related JP2512224B2 (en) 1990-10-05 1990-10-05 Noise reduction device

Country Status (1)

Country Link
JP (1) JP2512224B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8365065B2 (en) 2007-12-07 2013-01-29 Roche Diagnostics Operations, Inc. Method and system for creating user-defined outputs
US9003538B2 (en) 2007-12-07 2015-04-07 Roche Diagnostics Operations, Inc. Method and system for associating database content for security enhancement

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8365065B2 (en) 2007-12-07 2013-01-29 Roche Diagnostics Operations, Inc. Method and system for creating user-defined outputs
US9003538B2 (en) 2007-12-07 2015-04-07 Roche Diagnostics Operations, Inc. Method and system for associating database content for security enhancement

Also Published As

Publication number Publication date
JP2512224B2 (en) 1996-07-03

Similar Documents

Publication Publication Date Title
US5642170A (en) Method and apparatus for motion compensated interpolation of intermediate fields or frames
JPH04220089A (en) Method and apparatus for reducing edge flicker of television picture
JPH04145774A (en) Noise reducer
EP0504428B1 (en) Noise reducing apparatus
JPH06217264A (en) Image signal converting circuit
JP2512226B2 (en) Noise reduction device
JP2002247529A (en) Sequential scanning converting device
KR20020068065A (en) Motion compensated upconversion for video scan rate conversion
JPS61125295A (en) Television system conversion system
JP2779007B2 (en) Noise reduction circuit
JP3157706B2 (en) Video signal processing device
JPH04227180A (en) Video field frequency converter
JPS60171878A (en) Video signal processing unit
JP3292233B2 (en) Interpolation processing circuit
Nojiri et al. Motion compensated standards converter for HDTV
JP2714251B2 (en) Field converter
JP2600884B2 (en) Television receiver
JPS6348970A (en) Cyclic type noise reduction device
JP2871402B2 (en) Contour correction circuit
JP2992385B2 (en) Motion detection circuit and video recording / reproducing device
JP3018384B2 (en) Video signal processing circuit
JP3385646B2 (en) Image processing circuit
KR950005648B1 (en) Interpolation circuit of muse decoder
JPH0522752A (en) Muse decoder
JPH0993547A (en) Motion detection circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees