JPH03195052A - Lead frame and manufacture thereof - Google Patents

Lead frame and manufacture thereof

Info

Publication number
JPH03195052A
JPH03195052A JP33574989A JP33574989A JPH03195052A JP H03195052 A JPH03195052 A JP H03195052A JP 33574989 A JP33574989 A JP 33574989A JP 33574989 A JP33574989 A JP 33574989A JP H03195052 A JPH03195052 A JP H03195052A
Authority
JP
Japan
Prior art keywords
die pad
lead frame
lead
leads
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33574989A
Other languages
Japanese (ja)
Inventor
Hideji Sagara
秀次 相楽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP33574989A priority Critical patent/JPH03195052A/en
Publication of JPH03195052A publication Critical patent/JPH03195052A/en
Pending legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

PURPOSE:To comply with the large size and the high-density mounting of a semiconductor element by a method wherein one part of a lead is extended to the lower part of a die pad and the electrical connection part of the lead protrudes to the outside from the die pad. CONSTITUTION:Parts 4a of inner leads 4 are extended in such a way that they are situated partially at the lower part of a die pad 2; the inner leads 4a and the die pad 2 do not come into geometrical contact with each other. The inner leads 4a are bent perpendicularly to two short-side directions of the die pad 2 at the lower-part position of the die pad 2; their tips 4b protrude to the outside of the die pad 2 from short sides of the die pad 2. Consequently, the degree of extraction freedom of a lead frame is enhanced, and a package is made small. Thereby, it is possible to comply with the large size by a large capacity of a semiconductor element and to comply with the small size of a semiconductor device by the high-density mounting of the element.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、半導体素子を搭載するリードフレームおよび
その製造方法に関し、特に半導体素子を搭載するダイパ
ッドを備えたリードフレームおよびその製造方法に関す
るものである。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a lead frame on which a semiconductor element is mounted and a method for manufacturing the same, and particularly relates to a lead frame equipped with a die pad on which a semiconductor element is mounted and a method for manufacturing the same. be.

[従来の技術] 現在、汎用LSIパッケージは、SMD(Surfac
e Mount Device)化とピンピッチシュリ
ンクによる小型化との二つの傾向にあるのに対し、一方
では汎用大容量メモリーを代表するD RAM (Dy
namic Random Access Memor
y)は、メモリー容量の増大により素子サイズが1.5
倍/世代の割合で大型化してきている。
[Prior art] Currently, general-purpose LSI packages are SMD (Surfac
On the other hand, there are two trends toward miniaturization using e-Mount devices and pin-pitch shrinkage, while on the other hand, DRAM (Dy
namic Random Access Memory
y), the element size is 1.5 due to an increase in memory capacity.
They are becoming larger at a rate of double/generation.

第8図は1Mビットの容量を有するDRAM素子を実装
した従来のプラスチックパッケージの構造を示した図で
ある。第8図に示すよう1こ このパッケージは、 リ
ードフレーム1のダイノくラド2にSt素子3を載せ、
このダイパッド2にほぼ等しい平面内にリードフレーム
1のインナーリード4を配設し、ボンディングワイヤ5
を用いてSt素子3上のポンディングパッド6とリード
フレーム1のインナーリード4との電気的接続を行い、
その後で封止樹脂によりモールドAした構造となってい
る。
FIG. 8 is a diagram showing the structure of a conventional plastic package in which a DRAM element having a capacity of 1 Mbit is mounted. As shown in Fig. 8, this package consists of mounting an ST element 3 on a die plate 2 of a lead frame 1, and
The inner leads 4 of the lead frame 1 are arranged in a plane approximately equal to this die pad 2, and the bonding wires 5
electrically connect the bonding pad 6 on the St element 3 and the inner lead 4 of the lead frame 1 using
The structure is then molded A with a sealing resin.

[発明が解決しようとする課題] しかしながら、メモリー容量がIMを超えると、素子面
積が更に大きくなるので、標準化されたノ(ッケージサ
イズにこのような面積の大きな素子を収納することは非
常に困難になってくる。すなわち、例えば第9図に示す
ように4MDRAM素子を幅300 mil、長さ67
5 milのSOJパッケージに収めた場合、パッケー
ジに占める素子面積の割合は54%〜85%にもなって
しまう。そして、前述のダイパッド2を有するリードフ
レーム1にこのような大面積の素子を収納しようした場
合、このリードフレーム1においては、インナーリード
4とダイパッド2とが同一平面内に配設されているので
、パッケージ内部におけるインナーリード4を配設する
面積が確保できない。したがって、従来のパッケージ構
造のように大面積の素子を実装すると、インナーリード
4の引き回しができなくなってしまう。
[Problem to be solved by the invention] However, when the memory capacity exceeds IM, the element area becomes even larger, and it becomes extremely difficult to accommodate such a large-area element in a standardized package size. That is, for example, as shown in FIG.
When housed in a 5 mil SOJ package, the ratio of the element area to the package is 54% to 85%. When such a large-area device is to be housed in the lead frame 1 having the die pad 2 described above, the inner leads 4 and the die pad 2 are arranged in the same plane in the lead frame 1. However, the area for arranging the inner leads 4 inside the package cannot be secured. Therefore, when a large-area element is mounted as in the conventional package structure, the inner leads 4 cannot be routed.

そこで、DRAM素子の大型化に対応させるために、ダ
イパッドのないダイパッドレスモールドパッケージ(S
OJ)などが開発されてきてしλる。
Therefore, in order to cope with the increase in the size of DRAM elements, a die padless mold package (S
OJ) etc. have been developed.

例えば、第10図に示すようにIMのDRAM用として
、Area wire device構造のパッケージ
が開発されており、このパッケージは素子の大型化に対
応でき、現在では実用段階に至っている。また、第11
図(a)に示すように、 リードフレーム1のインナー
リード4の上面にポリイミドもしくはポリエーテルアミ
ドイミド等の絶縁フィルム13を貼り付け、この絶縁フ
ィルム13の上に素子3を配したC OL (Chip
 On Lead)型のパッケージ構造、および第11
図(b)に示すように インナーリード4の下面に絶縁
性樹脂フィルム13を貼り合わせ、その下面に素子3を
配したL OG (Lead On Chip)型のパ
ッケージ構造なども開発されてきている(例えば、特公
昭63−232360号、昭63−293961号、昭
64−77152号等を参照)。
For example, as shown in FIG. 10, a package with an area wire device structure has been developed for IM DRAM, and this package can accommodate larger devices and has now reached the practical stage. Also, the 11th
As shown in Figure (a), an insulating film 13 made of polyimide or polyetheramideimide is pasted on the upper surface of the inner leads 4 of the lead frame 1, and the element 3 is placed on the insulating film 13.
On Lead) type package structure, and
As shown in Figure (b), an LOG (Lead On Chip) type package structure in which an insulating resin film 13 is bonded to the lower surface of the inner lead 4 and the element 3 is arranged on the lower surface has also been developed ( For example, see Japanese Patent Publications No. 63-232360, No. 63-293961, No. 77152-1982, etc.).

ところで、C−MOS等の高速デバイスにより高速アク
セスを保証するために#九 外部電源及びメモリー・ア
レイにともに高電圧(具体的には5゜Ov)を供給する
必要があるが、4M、16Mビットクラスのメモリー容
量の大きなりRAM素子になると、消費電力が500m
Wを超えてしまう。
By the way, in order to guarantee high-speed access using high-speed devices such as C-MOS, it is necessary to supply high voltage (specifically 5°Ov) to both the external power supply and the memory array. A RAM element with a large memory capacity in its class consumes 500m of power.
It exceeds W.

しかし、前述のようなダイパッドレスのリードフレーム
1で1上 素子から発生した熱は効果的に放散できない
ので、パッケージの熱抵抗が大きくなってしまう、この
ため、素子3の故障等を生じ易くなるという問題がある
。このように、ダイパッド2のないリードフレーム1に
おいては、DRAM素子の大型化に確実に対応すること
はきわめて難しい。
However, with the lead frame 1 without a die pad as described above, the heat generated from the element cannot be effectively dissipated, so the thermal resistance of the package increases, which makes the element 3 more likely to fail. There is a problem. As described above, it is extremely difficult for the lead frame 1 without the die pad 2 to reliably cope with the increase in the size of the DRAM element.

このようなことから、ダイパッド2のあるリードフレー
ム1の方が、DRAM素子の大型化に対応し易いが、ダ
イパッド2のあるリードフレーム1では、前述の問題を
解決しなければならない。
For this reason, the lead frame 1 with the die pad 2 can more easily cope with the increase in the size of the DRAM element, but the lead frame 1 with the die pad 2 must solve the above-mentioned problems.

本発明は、このような事情に鑑みてなされたものであり
、その目的は、リードフレームにダイパッドを備えても
、インナーリードの引き回しができるようにして、半導
体素子の大型化に確実に対応させることができるととも
に、しかもパッケージをより一層小型にして高密度実装
化に確実に対応することのできるリードフレームを提供
することである。
The present invention has been made in view of the above circumstances, and its purpose is to enable inner leads to be routed even if a lead frame is provided with a die pad, thereby reliably responding to the increase in size of semiconductor devices. It is an object of the present invention to provide a lead frame that can further reduce the size of the package and reliably respond to high-density packaging.

[課題を解決するための手段] 前述の課題を解決するために、本発明は、半導体素子が
搭載されるダイパッド及びこの半導体素子の電極パッド
に電気的接続されるリードを少なくとも備えたリードフ
レームにおいて、前記リードの一部が前記ダイパッドの
下に延在しているとともK そのリードの前記電気的接
続される接続端部が前記ダイパッドより外側に突出して
いることを特徴としている。
[Means for Solving the Problems] In order to solve the above-mentioned problems, the present invention provides a lead frame including at least a die pad on which a semiconductor element is mounted and a lead electrically connected to an electrode pad of the semiconductor element. , a part of the lead extends below the die pad, and a connection end of the lead to be electrically connected protrudes outward from the die pad.

また本発明は、半導体素子が搭載されるダイパッド及び
この半導体素子の電極パッドに電気的接続されるリード
を少なくとも備えたリードフレームの製造方法において
、前記ダイパッドを支持するタイバーをプレス成形する
ことによりそのダイパッドをアップセットし、その後前
記リードを支持するダムバーをプレス成形することによ
り、前記リードの一部を前記ダイパッドの下に延在させ
るととも飄 そのリードの前記電気的接続される接続端
部を前記ダイパッドより外側に突出させるようにしたこ
とを特徴としている。
The present invention also provides a method for manufacturing a lead frame comprising at least a die pad on which a semiconductor element is mounted and a lead electrically connected to an electrode pad of the semiconductor element, in which tie bars supporting the die pad are press-molded. By upsetting the die pad and then press-molding a dam bar that supports the leads, a portion of the leads can be extended under the die pad and the connecting ends of the leads to be electrically connected can be It is characterized in that it protrudes outward from the die pad.

[作用] このような構成をした本発明のリードフレームにおいて
i−L  前記リードの一部が前記ダイパッドの下に延
在しているとともへ そのリードの前記電気的接続され
る接続端部が前記ダイパッドより外側に突出するように
しているので、リードフレームの引き回し自由度が向上
することとなり、例えばDRAM素子等の半導体素子の
大容量化に伴う大型化に確実に対応することができるよ
うになる。
[Function] In the lead frame of the present invention having such a configuration, a part of the i-L lead extends below the die pad, and the connecting end of the lead to be electrically connected is Since the lead frame is designed to protrude outward from the die pad, the degree of freedom in routing the lead frame is improved, and for example, it is possible to reliably cope with the increase in size of semiconductor devices such as DRAM devices due to their increased capacity. Become.

また、前記リードの一部が前記ダイパッドの下に延在す
ることにより、パッケージが小さくなるので、高密度実
装化に伴う半導体素子の小型化に確実に対応できるよう
になる。
Further, since a part of the lead extends under the die pad, the package becomes smaller, so that it is possible to reliably respond to the miniaturization of semiconductor elements accompanying high-density packaging.

更に、消費電力に起因する素子の発熱量が増大しても、
発生した熱はダイパッドから効果的に放散するようにな
るので、半導体素子の故障率が低減する。
Furthermore, even if the amount of heat generated by the element due to power consumption increases,
Since the generated heat is effectively dissipated from the die pad, the failure rate of semiconductor devices is reduced.

更に本発明のリードフレームの製造方法において#上 
従来のリードフレームの製造方法に単にプレス工程を付
加するだけであるので、製造ラインをほとんど変更する
ことなく、簡単かつ安価にリードフレームを製造するこ
とができる。
Further, in the lead frame manufacturing method of the present invention, #
Since a pressing step is simply added to the conventional lead frame manufacturing method, the lead frame can be manufactured easily and at low cost without changing the manufacturing line.

[実施例] 以下、図面を用いて本発明の実施例について説明する。[Example] Embodiments of the present invention will be described below with reference to the drawings.

第1図は本発明にかかるリードフレームの一実施例を示
し、半導体素子の一例として、ダイナミック・ランダム
・アクセス・メモリー素子(DRAM素子)に対する3
 00 ll1ilもしくは350 mi1幅の樹脂封
止型D I P (Dual In1ine Pack
age)およびS OJ (Small 0utlin
e J−1eadPackage)用のリードフレーム
の平面図である。なお、前述の従来のリードフレームと
同じ構成要素には同じ符号を付すことにより、その説明
は省略する。
FIG. 1 shows an embodiment of a lead frame according to the present invention, and as an example of a semiconductor device, three
00 ll1il or 350 mil width resin-sealed DIP (Dual In1ine Pack)
age) and S OJ (Small 0utlin
FIG. 2 is a plan view of a lead frame for e. Note that the same components as those of the conventional lead frame described above are given the same reference numerals, and their explanations will be omitted.

第1図(a)に示されているリードフレームIIL  
矩形のダイパッド2、多数のインナーリード4.4.・
・・およびこのインナーリード4と同数のアウターリー
ド7.7.・・・からなっており、 42%N i −
F e合金、50%N i −F e合金または銅合金
等からなり、厚さ0 、1 m/m程度のものを、フォ
トリソグラフィー法によりレジスト製版した後、湿式エ
ツチング等により所定形状に形成されている。
Lead frame IIL shown in FIG. 1(a)
Rectangular die pad 2, many inner leads 4.4.・
...and this inner lead 4 and the same number of outer leads 7.7. It consists of 42%N i −
A material made of Fe alloy, 50% Ni-Fe alloy, copper alloy, etc. and having a thickness of about 0 to 1 m/m is made into a predetermined shape by photolithography, followed by wet etching or the like. ing.

インナーリード4,4.・・・の一部4 a、  4 
al・・・は部分的にダイパッド2の下方に位置するま
で延設されており、これらインナーリード4a、4a、
・・・とダイパッド2とは幾何学的に接触しなし1よう
に配置されている。これらのインナーリード4a、4a
、  ・・・はダイパッド2の下方位置でダイパッド2
の短辺方向に直角に曲がっていてそれらの先端4b、4
b、  ・・・がダイパッド2の短辺からダイパッド2
の外側へ突出している。
Inner lead 4,4. Part of...4 a, 4
al... are partially extended to be located below the die pad 2, and these inner leads 4a, 4a,
... and the die pad 2 are arranged so that they are not in geometric contact with each other. These inner leads 4a, 4a
, . . . are below the die pad 2.
The tips 4b, 4 are bent at right angles to the short side direction of the
b, ... is from the short side of die pad 2 to die pad 2
protrudes outside.

ダイパッド2は、一対のタイバー8により一対のフレー
ム9.9に支持されており、またインナーリード4およ
びアウターリード7は、これらリード4,7と平行に延
びる二対のダムバー10゜10、・・・によって支持さ
れている。
The die pad 2 is supported by a pair of frames 9, 9 by a pair of tie bars 8, and the inner leads 4 and outer leads 7 are supported by two pairs of dam bars 10.10 extending parallel to these leads 4, 7.・Supported by

各タイバー8には、折曲部8aが形成されており(第6
図に明瞭に示されている)、この折曲部8aにより、ダ
イパッド2はインナーリード4およびアウターリード7
より上方の位置にセットアツプされている。これにより
、前述のようにインナーリード4aとダイパッド2とは
幾何学的に接触しないようになっている。また、第1図
(b)に明瞭に示すように、各ダムバー10には、下方
に湾曲する湾曲部10 a、  10 a、  ・・・
が形成されている。
Each tie bar 8 is formed with a bent portion 8a (sixth
(as clearly shown in the figure), this bent portion 8a allows the die pad 2 to
It is set up in a higher position. This prevents the inner leads 4a and the die pad 2 from geometrically contacting each other as described above. Moreover, as clearly shown in FIG. 1(b), each dam bar 10 has curved portions 10a, 10a, . . . that curve downward.
is formed.

リードフレーム1の材料の硬さが軟らかい場合、もしく
は材料の板厚が薄い場合には、ダイパッド2の裏面の一
部または金離 もしくはインナーリード4の全域または
一部に絶縁処理を施すことにより絶縁層13を形成しく
第6図及び第7図に明瞭に示されている)、インナーリ
ード4a、絶縁層13およびダイパッド2の3層構造に
されている。これにより、インナーリード4とダイパッ
ド2との接触を回避するようにしているとともに、パッ
ケージ内部の定インピーダンス化を図れるようにしてい
る。第2図(a)〜(C)はこの絶縁処理の一例を示し
、同図(a)に示されているリードフレーム1では、ダ
イパッド2の裏面の4角の部分に絶縁処理a l  a
l  ・・・が施されており、同図(b)に示されてい
るリードフレーム1では、ダイパッド2裏面の全体に絶
縁処理aが施されている。また、同図(C)に示されて
いるリードフレーム1では、ダイパッド2の下に位置す
るインナーリード4の部分に相当する箇所に絶縁処理a
が施されている。
If the material of the lead frame 1 is soft or thin, insulation can be achieved by insulating a part of the back surface of the die pad 2 or by insulating the whole or part of the inner lead 4. It has a three-layer structure including a layer 13 (as clearly shown in FIGS. 6 and 7), an inner lead 4a, an insulating layer 13, and a die pad 2. This avoids contact between the inner leads 4 and the die pad 2, and also makes it possible to maintain a constant impedance inside the package. FIGS. 2(a) to 2(C) show an example of this insulation treatment. In the lead frame 1 shown in FIG. 2(a), the insulation treatment is applied to the four corners of the back surface of the die pad 2
In the lead frame 1 shown in FIG. 2B, the insulation treatment a is applied to the entire back surface of the die pad 2. In the lead frame 1 shown in FIG. In addition, in the lead frame 1 shown in FIG.
is applied.

絶縁層13を形成する方法としては、熱硬化性ポリイミ
ド系樹脂および熱硬化性ペースト等の液状絶縁性物質を
塗布して、熱処理を行うことにより形成する方法、ある
いは熱硬化性ポリイミド系樹脂等のフィルム状絶縁物質
、熱可塑性の接着剤および熱硬化性ポリイミド系樹脂の
接着剤のし1ずれか一つを貼付することにより形成する
方法がある。その場合、熱硬化性ポリイミド系樹脂等の
フィルム状絶縁物質をインナーリード4の部分シこ貼付
することにより、インナーリード4どうし力(テーピン
グ接続されるようになる。これにより、インナーリード
4が撓んで、インナーリード4どうしが互いに接触する
ことが防止される。
The insulating layer 13 can be formed by applying a liquid insulating material such as a thermosetting polyimide resin and a thermosetting paste, and then performing heat treatment, or by applying a liquid insulating material such as a thermosetting polyimide resin or a thermosetting paste, There is a method of forming by pasting any one of a film-like insulating material, a thermoplastic adhesive, and a thermosetting polyimide resin adhesive. In that case, by attaching a film-like insulating material such as a thermosetting polyimide resin to a portion of the inner leads 4, the inner leads 4 are connected to each other by force (taping). This prevents the inner leads 4 from coming into contact with each other.

このようなリードフレーム1を製造するには、まず第3
図に示すような従来のリードフレームとほぼ同じ大きさ
の平板状のリードフレーム1゛の原形を形成する。この
原形のリードフレーム1では、インナーリード4a、4
a、  ・・・の各先端4b、4b、・・・は、ダイパ
ッド2周囲の外側に位置していて、ダイパッド2の下方
には位置していない。次に、この原形のリードフレーム
1のタイバー8をプレス成形して折曲部8aを形成する
ことにより、ダイパッド2をインナーリード4およびア
ウターリード7よりも上方ヘアツブセットする。ダイパ
ッド2のアップセットを行った後、第4図(a)、(b
)に示すようにアウターリード7と水平方向に存在する
ダムバー10の片側2ケ所、計4ケ所(第3図にbで指
示)を、金型11,12を用いて所定の圧力にてプレス
成形を行う。第5図に示すように、金型11はダムバー
10の所定の4ケ所すのみをプレスできるようL  そ
れらの4ケ所bに対応する位置にほぼ断面半円形の4個
の突起11a、lla、  ・・・が設けられている。
To manufacture such a lead frame 1, first the third
The original shape of a flat lead frame 1'' having approximately the same size as a conventional lead frame as shown in the figure is formed. In this original lead frame 1, the inner leads 4a, 4
The tips 4b, 4b, . . . of a, . . . are located outside the periphery of the die pad 2, and are not located below the die pad 2. Next, the tie bars 8 of this original lead frame 1 are press-molded to form the bent portions 8a, and thereby the die pad 2 is set with hairs above the inner leads 4 and the outer leads 7. After performing the upset of the die pad 2, FIGS. 4(a) and (b)
), two locations on one side of the dam bar 10 that is horizontal to the outer lead 7, a total of four locations (indicated by b in FIG. 3), are press-formed at a predetermined pressure using molds 11 and 12. I do. As shown in FIG. 5, the mold 11 has four protrusions 11a, lla, approximately semicircular in cross section at positions corresponding to the four predetermined locations b of the dam bar 10 so as to be able to press only four predetermined locations. ... is provided.

このプレス成形によりダムバー10にリードフレーム1
の平面に直交して下方に湾曲する湾曲部10aを形成す
る。
Through this press forming, the lead frame 1 is attached to the dam bar 10.
A curved portion 10a is formed that curves downward perpendicular to the plane.

このよう)4  ダムバー10に湾曲部10aが形成さ
れると、その湾曲した分だけ1、ダムバー10が第3図
において左右方向の長さが縮小することになる。このた
め、左右のインナーリード4およびアウターリード7が
互いに接近する方向に移動するので、この結棗 第1図
に示すように一部のインナーリード4aが部分的にダイ
パッド2の下方に延在するとともに、それらの先端4b
がダイパッド2の短辺から外側に突出するようになる。
When the curved portion 10a is formed in the dam bar 10, the length of the dam bar 10 in the left-right direction in FIG. 3 is reduced by the amount of the curve. Therefore, the left and right inner leads 4 and outer leads 7 move toward each other, so that some of the inner leads 4a partially extend below the die pad 2, as shown in FIG. together with their tips 4b
comes to protrude outward from the short side of the die pad 2.

その場合、ダムバー10cの左右方向の長さが縮小する
ことにより、リードフレームの左右の寸法が縮小する。
In that case, the length of the dam bar 10c in the left-right direction is reduced, and thereby the left-right dimensions of the lead frame are reduced.

最後にリードフレーム1は、従来と同じようにダムバー
10のカット工程およびアウターリード7のフォーミン
グ工程を経て、第6図に部分的に示すように整形される
。このように形成されたリードフレーム1においては、
インナーリード4がダイパッド2の下方に位置すること
により、インナーリード4の引き回しが可能となる。
Finally, the lead frame 1 is shaped as partially shown in FIG. 6 through the cutting process of the dam bar 10 and the forming process of the outer leads 7 in the same manner as in the prior art. In the lead frame 1 formed in this way,
Since the inner leads 4 are located below the die pad 2, the inner leads 4 can be routed.

また、従来のリードフレーム1の製造方法に単にプレス
工程を付加するだけであるので、従来の製造ラインを変
更することなく、簡単かつ安価にリードフレーム1を製
造することができる。
Further, since a pressing step is simply added to the conventional manufacturing method of the lead frame 1, the lead frame 1 can be manufactured easily and inexpensively without changing the conventional manufacturing line.

インナーリード4の先端部4bのボンディングボスト4
CにI上  たとえばN i −F e合金系の場合、
Agめっき処理等を施すことにより、ダイパッド2上に
搭載されるLSI素子3との電気的接続を行うためのワ
イヤボンディング5が可能なようにされている。
Bonding post 4 at the tip 4b of the inner lead 4
For example, in the case of Ni-Fe alloy system,
By performing Ag plating or the like, wire bonding 5 for electrically connecting with the LSI element 3 mounted on the die pad 2 is made possible.

そして、このように形成されたリードフレーム1のダイ
パッド2の上にLSI素子3を搭載した後、LSI素子
3の電極パッドとそのパッドに対応するインナーリード
4とをボンディングワイヤ5により電気的に接続する。
After mounting the LSI element 3 on the die pad 2 of the lead frame 1 formed in this way, the electrode pads of the LSI element 3 and the inner leads 4 corresponding to the pads are electrically connected by bonding wires 5. do.

その場合、インナーリード4の先端部4bが素子3の電
極パッド近傍まで延在することになるのでボンディング
ワイヤ5長を短くできる。その後、所定部分を樹脂によ
りモールドAすることによりパッケージングが完了し、
第7図に示すようなパッケージ状態の樹脂封止型半導体
装置が得られる。このようにして得られた樹脂封止型半
導体装置は、リードフレーム1の左右の寸法が短縮する
ことにより、コンパクトなものとなる。
In this case, the tip portion 4b of the inner lead 4 extends to the vicinity of the electrode pad of the element 3, so that the length of the bonding wire 5 can be shortened. After that, packaging is completed by molding the predetermined part with resin,
A resin-sealed semiconductor device in a packaged state as shown in FIG. 7 is obtained. The resin-sealed semiconductor device thus obtained becomes compact because the left and right dimensions of the lead frame 1 are shortened.

なお、本発明は前述の実施例に限定されなく、種々の設
計変更が可能である。
Note that the present invention is not limited to the above-described embodiments, and various design changes are possible.

例えば前述の実施例においては、第1図に示すようにダ
イパッド2の下方に位置するインナーリード4の先端部
4bが他のインナーリードやアウターリード7と同一平
面内に形成する、すなわち先端部4bとダイパッド2と
は上下位置が異なるものとしているが、それらのダイパ
ッド2の下方に位置するインナーリード4の先端部4b
E、  ギャルウイング状の段差加工を施すことにより
、先端部4bがダイパッド2と上下位置がほぼ同じ、す
なわちダイパッド2とほぼ同一平面内に配設するように
することもできる。
For example, in the above-mentioned embodiment, as shown in FIG. 1, the tip portion 4b of the inner lead 4 located below the die pad 2 is formed in the same plane as the other inner leads and the outer lead 7, that is, the tip portion 4b Although the upper and lower positions of the die pad 2 and the die pad 2 are different from each other, the tip 4b of the inner lead 4 located below the die pad 2
E. By performing step processing in the shape of a gal wing, the tip portion 4b can be disposed at substantially the same vertical position as the die pad 2, that is, in substantially the same plane as the die pad 2.

また前述の実施例で曇九  半導体素子の一例として、
ダイナミック・ランダム・アクセス・メモリー素子に対
する3 00 mailもしくは35011i1幅の樹
脂封止型DIPまたはSOJ用のリードフレームを用い
て説明しているが、本発明は、例えばS −RAM(S
tatic Random Access Me+no
ry)、E P ROM (Elasable−Pro
gramable Read 0nly Memory
)E2ROM(Electrically Erasa
ble Programable Read 0nly
 Memory)等の半導体素子、ZIP(Zig−w
ag In1ine Package)、S OP (
Small 0utline Paekege)等のビ
ン挿入型及び表面実装型パッケージに対応するリードフ
レームに対しても同様に適用することができる。
In addition, in the above-mentioned embodiment, as an example of the semiconductor element,
Although the present invention has been described using a 300 mail or 35011i1 width resin-sealed DIP or SOJ lead frame for a dynamic random access memory device, the present invention is applicable to, for example, S-RAM (S-RAM).
tatic Random Access Me+no
ry), E P ROM (Erasable-Pro
gramable Read 0nly Memory
)E2ROM(Electrically Eraser)
ble Programmable Read 0nly
Semiconductor devices such as memory), ZIP (Zig-w
ag In1ine Package), S OP (
The present invention can be similarly applied to lead frames compatible with bottle insertion type and surface mount type packages such as small 0utline packages.

[発明の効果] 以上の説明から明らかなように、本発明のリードフレー
ムによれば、従来のダイパッドを有する形でのリードフ
レームの引き回しが可能となるので、半導体パッケージ
構造となしたとき、例えばDRAM素子等の半導体素子
の大容量化に伴う大型化に確実に対応することができる
ようになる。
[Effects of the Invention] As is clear from the above description, according to the lead frame of the present invention, it is possible to route the lead frame in a form having a conventional die pad. It becomes possible to reliably cope with the increase in size of semiconductor devices such as DRAM devices due to their increased capacity.

また、本発明によれば、大容量メモリーの半導体装置に
見られるような埋没深さが浅くしかも細いインナーリー
ドにおける耐湿性を向上することができるとともに、 
リードの引き抜き強度の低下を防止することができる。
Further, according to the present invention, it is possible to improve the moisture resistance of inner leads that are shallowly buried and thin, such as those found in large-capacity memory semiconductor devices, and
It is possible to prevent a decrease in the pull-out strength of the lead.

更に、リードの一部がダイパッドの下に延在する分、す
なわち、ダイパッドとインナーリードとが重なる分だけ
パッケージの小型化がなされるので、素子の高密度実装
化に伴う半導体装置の小型化に確実に対応できるように
なる。
Furthermore, the package can be made smaller by the amount that some of the leads extend under the die pad, that is, the overlap between the die pad and the inner leads, which contributes to the miniaturization of semiconductor devices due to higher density packaging of elements. You will be able to respond with certainty.

更に、消費電力に起因する素子の発熱量が増大しても、
発生した熱はダイパッドから効果的に放散するようにな
るので、半導体素子の故障率が低減する。すなわち、メ
モリーの高集積化に伴う発熱量の増大にも対処すること
ができるようになる。
Furthermore, even if the amount of heat generated by the element due to power consumption increases,
Since the generated heat is effectively dissipated from the die pad, the failure rate of semiconductor devices is reduced. In other words, it becomes possible to cope with an increase in heat generation due to higher integration of memory.

更に、リードの先端部が素子の電極パッド近傍まで延在
することになるのでボンディングワイヤ長を短くできる
とともに、パッケージ内部におけるリード断面積を一定
にすることができ、更に、リード、絶縁層およびダイパ
ッドの3層構造によリパッケージ内部の定インピーダン
ス化が図れるようになる。これにより、半導体装置の高
周波特性が良好となり、高速アクセスを実現することが
できるようになる。
Furthermore, since the tip of the lead extends to the vicinity of the electrode pad of the element, the length of the bonding wire can be shortened, and the cross-sectional area of the lead inside the package can be kept constant. The three-layer structure enables constant impedance inside the repackage. This improves the high frequency characteristics of the semiconductor device and enables high-speed access.

更に、本発明のリードフレームの製造方法によれば、従
来のリードフレームの製造方法に単にプレス工程を付加
するだけであるので、製造ラインをほとんど変更するこ
となく、簡単にかつ安価にリードフレームを製造するこ
とができる。
Furthermore, according to the lead frame manufacturing method of the present invention, a pressing process is simply added to the conventional lead frame manufacturing method, so lead frames can be easily and inexpensively manufactured without changing the manufacturing line. can be manufactured.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明に係るリードフレームの一実施例を示し
、 (a)はその実施例の平面図、 (b)は(a)に
おけるIB−IB線に沿う断面図、 (C)は(a)に
おけるIC−IC線に沿う断面図、第2図(a)、  
(b)、  (c)は絶縁処理を行う部分を示す図、第
3図(a)、  (b)、  (c)はこの実施例の原
形を示す第1図と同様の図、第4図(a)、  (b)
はプレス成形の工程を説明する図、第5図(a)、  
(b)、  (c)はこのプレス成形に使用される金型
を示すに 第6図はこの実施例のリードフレームの部分
拡大図、第7図はこの実施例のリードフレームを用いて
パッケージングして形成された半導体装置の断面図、第
8図は従来のSOJ (SOP)パッケージの構造を示
す部分拡大図、第9図は各半導体装置におけるパッケー
ジ中におけるDRAM素子の占有状態を示した図、第1
0図は従来のArea−wire device構造の
半導体装置を示す斜視図、第11図は従来のパッケージ
構造を示し、 (a)はCOL (Chip On L
ead)型のパッケージ構造を部分的に示す斜視図、 
(b)はL OG (Lead On Chip)型の
パッケージ構造を部分的に示す斜視図でる。 1・・・リードフレーム、 2・・・ダイパッド、 3
・・・絶縁層、4・・・インナーリード、 5・・・ボ
ンディングワイヤ、7・・・アウターリード、 8・・
・タイバー 10°°。 ダムバー、 11.12・・・プレス成形用金型、 1
3・・・絶縁層、A・・・樹脂モールド
FIG. 1 shows an embodiment of a lead frame according to the present invention, (a) is a plan view of the embodiment, (b) is a sectional view taken along line IB-IB in (a), and (C) is ( A cross-sectional view along the IC-IC line in a), FIG. 2(a),
(b) and (c) are diagrams showing the parts to be insulated, Figure 3 (a), (b), and (c) are diagrams similar to Figure 1 showing the original form of this embodiment, and Figure 4. (a), (b)
is a diagram explaining the press forming process, FIG. 5(a),
(b) and (c) show the molds used for this press molding. Figure 6 is a partially enlarged view of the lead frame of this example, and Figure 7 shows packaging using the lead frame of this example. 8 is a partially enlarged view showing the structure of a conventional SOJ (SOP) package, and FIG. 9 is a diagram showing the occupation state of the DRAM element in the package of each semiconductor device. , 1st
Figure 0 is a perspective view showing a semiconductor device with a conventional area-wire device structure, Figure 11 shows a conventional package structure, and (a) is a COL (Chip On L).
a perspective view partially showing a package structure of an ead) type;
(b) is a perspective view partially showing an LOG (Lead On Chip) type package structure. 1... Lead frame, 2... Die pad, 3
... Insulating layer, 4... Inner lead, 5... Bonding wire, 7... Outer lead, 8...
・Tie bar 10°°. Dam bar, 11.12... Press molding die, 1
3...Insulating layer, A...Resin mold

Claims (9)

【特許請求の範囲】[Claims] (1)半導体素子が搭載されるダイパッド及びこの半導
体素子の電極パッドに電気的接続されるリードを少なく
とも備えたリードフレームにおいて、前記リードの一部
が前記ダイパッドの下に延在しているとともに、そのリ
ードの前記電気的接続される接続端部が前記ダイパッド
より外側に突出していることを特徴とするリードフレー
ム。
(1) A lead frame including at least a die pad on which a semiconductor element is mounted and a lead electrically connected to an electrode pad of the semiconductor element, in which a part of the lead extends below the die pad, and A lead frame characterized in that a connecting end portion of the lead to be electrically connected protrudes outward from the die pad.
(2)前記リードの前記接続端部が、前記ダイパッドの
短辺より外側に突出していることを特徴とする請求項1
記載のリードフレーム。
(2) Claim 1, wherein the connection end of the lead protrudes outward from the short side of the die pad.
Lead frame listed.
(3)前記リードの前記接続端部が、前記ダイパッド面
に対してギャルウイング状に段差加工を施されているこ
とを特徴とする請求項1記載のリードフレーム。
(3) The lead frame according to claim 1, wherein the connection end portion of the lead is stepped into a gal wing shape with respect to the die pad surface.
(4)前記ダイパッドの裏面の一部又は全部に絶縁層が
形成されていることを特徴とする請求項1ないし3のい
ずれか1記載のリードフレーム。
(4) The lead frame according to any one of claims 1 to 3, wherein an insulating layer is formed on part or all of the back surface of the die pad.
(5)前記ダイパッドの下に延在する前記リードの部分
に絶縁層が形成されていることを特徴とする請求項1な
いし3のいずれか1記載のリードフレーム。
(5) The lead frame according to any one of claims 1 to 3, wherein an insulating layer is formed on a portion of the lead extending below the die pad.
(6)前記絶縁層は、熱硬化性ポリイミド系樹脂および
熱硬化性ペースト等の液状絶縁性物質を塗布して、熱処
理を行うことにより形成されることを特徴とする請求項
4または5記載のリードフレーム。
(6) The insulating layer is formed by applying a liquid insulating material such as a thermosetting polyimide resin and a thermosetting paste, and performing heat treatment. Lead frame.
(7)前記絶縁層は、熱硬化性ポリイミド系樹脂等のフ
ィルム状絶縁物質、熱可塑性の接着剤および熱硬化性ポ
リイミド系樹脂の接着剤のいずれか一つを貼付すること
により形成されることを特徴とする請求項4または5記
載のリードフレーム。
(7) The insulating layer is formed by applying any one of a film-like insulating material such as a thermosetting polyimide resin, a thermoplastic adhesive, and a thermosetting polyimide resin adhesive. The lead frame according to claim 4 or 5, characterized in that:
(8)前記絶縁層は、熱硬化性ポリイミド系樹脂等のフ
ィルム状絶縁物質を貼付することにより形成されるとと
もに、このフィルム状絶縁物質により隣合うリードどう
しがテーピング接続されていることを特徴とする請求項
5記載のリードフレーム。
(8) The insulating layer is formed by pasting a film-like insulating material such as a thermosetting polyimide resin, and adjacent leads are connected to each other by taping using the film-like insulating material. The lead frame according to claim 5.
(9)半導体素子が搭載されるダイパッド及びこの半導
体素子の電極パッドに電気的接続されるリードを少なく
とも備えたリードフレームの製造方法において、 前記ダイパッドを支持するタイバーをプレス成形するこ
とによりそのダイパッドをアップセットし、その後前記
リードを支持するダムバーをプレス成形することにより
、前記リードの一部を前記ダイパッドの下に延在させる
とともに、そのリードの前記電気的接続される接続端部
を前記ダイパッドより外側に突出させるようにしたこと
を特徴とするリードフレームの製造方法。
(9) A method for manufacturing a lead frame comprising at least a die pad on which a semiconductor element is mounted and a lead electrically connected to an electrode pad of the semiconductor element, wherein the die pad is formed by press-molding tie bars that support the die pad. By upsetting and then press-molding a dam bar that supports the leads, a portion of the leads are extended below the die pad, and the electrically connected connection ends of the leads are moved from the die pad. A method for manufacturing a lead frame, characterized in that the lead frame is made to protrude outward.
JP33574989A 1989-12-25 1989-12-25 Lead frame and manufacture thereof Pending JPH03195052A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33574989A JPH03195052A (en) 1989-12-25 1989-12-25 Lead frame and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33574989A JPH03195052A (en) 1989-12-25 1989-12-25 Lead frame and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH03195052A true JPH03195052A (en) 1991-08-26

Family

ID=18292035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33574989A Pending JPH03195052A (en) 1989-12-25 1989-12-25 Lead frame and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH03195052A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0714963A (en) * 1993-06-28 1995-01-17 Nec Corp Semiconductor device and lead frame thereof
US5907769A (en) * 1996-12-30 1999-05-25 Micron Technology, Inc. Leads under chip in conventional IC package
US7107378B1 (en) 2000-09-01 2006-09-12 Sandisk Corporation Cooperative interconnection and operation of a non-volatile memory card and an input-output card
JP2007208188A (en) * 2006-02-06 2007-08-16 Shindengen Electric Mfg Co Ltd Resin-sealed semiconductor device
US7612436B1 (en) * 2008-07-31 2009-11-03 Micron Technology, Inc. Packaged microelectronic devices with a lead frame

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0714963A (en) * 1993-06-28 1995-01-17 Nec Corp Semiconductor device and lead frame thereof
US6830961B2 (en) 1996-12-30 2004-12-14 Micron Technology, Inc. Methods for leads under chip in conventional IC package
US7084490B2 (en) 1996-12-30 2006-08-01 Micron Technology, Inc. Leads under chip IC package
US6271580B1 (en) 1996-12-30 2001-08-07 Micron Technology, Inc. Leads under chip in conventional IC package
US6277673B1 (en) 1996-12-30 2001-08-21 Micron Technology, Inc. Leads under chip in conventional IC package
US6445061B2 (en) 1996-12-30 2002-09-03 Micron Technology, Inc. Leads under chip in conventional IC package
US5907769A (en) * 1996-12-30 1999-05-25 Micron Technology, Inc. Leads under chip in conventional IC package
US6958528B2 (en) 1996-12-30 2005-10-25 Micron Technology, Inc. Leads under chip IC package
US6130474A (en) * 1996-12-30 2000-10-10 Micron Technology, Inc. Leads under chip IC package
US7107378B1 (en) 2000-09-01 2006-09-12 Sandisk Corporation Cooperative interconnection and operation of a non-volatile memory card and an input-output card
US7680974B2 (en) 2000-09-01 2010-03-16 Sandisk Corporation Cooperative interconnection and operation of a non-volatile memory card and an input-output card
JP2007208188A (en) * 2006-02-06 2007-08-16 Shindengen Electric Mfg Co Ltd Resin-sealed semiconductor device
US7612436B1 (en) * 2008-07-31 2009-11-03 Micron Technology, Inc. Packaged microelectronic devices with a lead frame
US7968376B2 (en) 2008-07-31 2011-06-28 Micron Technology, Inc. Packaged microelectronic devices and methods for manufacturing packaged microelectronic devices
US8283761B2 (en) 2008-07-31 2012-10-09 Micron Technology, Inc. Packaged microelectronic devices and methods for manufacturing packaged microelectronic devices

Similar Documents

Publication Publication Date Title
KR100302593B1 (en) Semiconductor package and fabricating method thereof
JP3680092B2 (en) Stack package
JP4195804B2 (en) Dual die package
JP3768744B2 (en) Semiconductor device and manufacturing method thereof
US5834691A (en) Lead frame, its use in the fabrication of resin-encapsulated semiconductor device
US6762079B2 (en) Methods for fabricating dual loc semiconductor die assembly employing floating lead finger structure
JP2509422B2 (en) Semiconductor device and manufacturing method thereof
US5252854A (en) Semiconductor device having stacked lead structure
JPH05109975A (en) Resin-sealed type semiconductor device
JPH0546045U (en) Semiconductor package
KR100514023B1 (en) Semiconductor device
JP2004153220A (en) Lead frame, its manufacturing method, plastic molding semiconductor device and its manufacturing device
US6552418B2 (en) Resin-encapsulated semiconductor device
JPH03195052A (en) Lead frame and manufacture thereof
JP5275019B2 (en) Semiconductor device
KR100227120B1 (en) Semiconductor chip package having combinational structure of lead-on-chip leads and standard normal leads
JP2005167292A (en) Lead frame and manufacturing method of the same and resin sealed semiconductor device and manufacturing method of the same
KR20020054475A (en) Semiconductor Chip Stack Package And Fabrication Method Thereof
US7964940B2 (en) Chip package with asymmetric molding
KR100422608B1 (en) Stack chip package
JPH02143449A (en) Semiconductor sealing vessel
CN2465327Y (en) Double-chip top package device
KR950014116B1 (en) Semiconductor device and the manufacture method
KR100379092B1 (en) semiconductor package and its manufacturing method
JP3082561U (en) Multi-chip package