JPH03102458A - Multiprocessor control system - Google Patents
Multiprocessor control systemInfo
- Publication number
- JPH03102458A JPH03102458A JP1239373A JP23937389A JPH03102458A JP H03102458 A JPH03102458 A JP H03102458A JP 1239373 A JP1239373 A JP 1239373A JP 23937389 A JP23937389 A JP 23937389A JP H03102458 A JPH03102458 A JP H03102458A
- Authority
- JP
- Japan
- Prior art keywords
- cluster
- system storage
- storage device
- error
- main processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000013500 data storage Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
Abstract
Description
【発明の詳細な説明】
（概 要］
密結合マルチプロセッサを構或してなるクラスタが互い
に相結合されてなるデータ処理システムにおいて クラ
スタ間で共有されるシステム記憶装置をもうけた場合に
おけるマシンチェックを有効に実行するためのマルチプ
ロセッザ制御方弐に関し２
システム記憶装置に対するアクセスに当たってエラーが
生じた旨を他クラスタ側にも認識せしめて誤った制御が
発生することを防止することを目的とし，
複数のクラスタがデータベースを介して粗結合されると
共に．夫々のクラスタが共通にアクセスするシステム記
憶装置をもうけたデータ処理システムにおいて，夫々の
クラスタにもうけたシステム記憶ムーバが，自己の属す
るクラスタ内の主処理装置からの上記システム記憶装置
に対する排他制御命令によるアクセスに対応してエラー
が発生した際に，他クラスタ側にもこの旨を通知する信
号通知手段をそなえるよう構或する。[Detailed Description of the Invention] (Summary) A machine check is performed when a system storage device shared between the clusters is provided in a data processing system in which clusters each configured as a tightly coupled multiprocessor are interconnected. Concerning multiprocessor control method 2 for effective execution 2 The purpose of this multiprocessor control method is to prevent incorrect control from occurring by making other clusters aware that an error has occurred when accessing the system storage device. In a data processing system in which clusters of clusters are loosely coupled via a database and each cluster has a system storage device that is commonly accessed, a system storage mover provided in each cluster connects the main system storage device in the cluster to which it belongs. When an error occurs in response to access from the processing device to the system storage device by an exclusive control command, a signal notification means is provided for notifying other clusters to this effect as well.
（産業上の利用分野〕
本発明は，マルチプロセッサ制御方式，特に密結合マル
チプロセッサを構威してなるクラスタが互いに粗結合さ
れてなるデータ処理システムにおいて，クラスタ間で共
有されるシステム記憶装置をもうけた場合におけるマシ
ンチェックを有効に実行するためのマルチプロセッサ制
御方式に関する。(Industrial Application Field) The present invention is directed to a multiprocessor control system, particularly a data processing system in which clusters of tightly coupled multiprocessors are loosely coupled to each other, and a system storage device shared between the clusters. This invention relates to a multiprocessor control method for effectively executing a machine check when a profit is made.
データベースなどを介して相結合される複数のクラスタ
が共有するシステム記憶装置（ＳＳＵ）をもうけ．当該
システム記憶装置が，高速の一時記憶手段としてやシス
テム間の排他情報格納手段としてなどに用いられる。A system storage unit (SSU) is created that is shared by multiple clusters that are interconnected via a database. The system storage device is used as a high-speed temporary storage means or as a means for storing exclusive information between systems.
第１図は本発明の原理構或図であるが，従来の構或にお
いては第ｌ図図示の信号通知手段９が存在しない構或に
対応していることから，第１図を参照して従来の構戒を
説明する。Although FIG. 1 is a diagram of the principle structure of the present invention, it corresponds to a structure in which the signal notification means 9 shown in FIG. 1 does not exist in the conventional structure, so please refer to FIG. Explain the traditional structure.
図中の符号１はクラスタ，２はデータベース３ばシステ
ム記憶装置，４は主処理装置．５はチャネル・プロセッ
ザ，６は記憶制御装置 ７は主記憶装置，８はシステム
記憶ムーバを表している。In the figure, 1 is a cluster, 2 is a database 3 is a system storage device, and 4 is a main processing unit. 5 represents a channel processor, 6 represents a storage controller, 7 represents a main storage device, and 8 represents a system storage mover.
各クラスタ１−ｉ内で主処理装？ｔ４ｉｊが密結合マル
チプロセッサを構戒しており，記憶制御装置６−ｉを介
して主記憶装置を７−ｉｊをアクセスしつつ処理を進め
る。また各クラスタ１−ｉはチャネル・プロセッサ５−
ｉを介してデータベース２をアクセスする。Main processing unit in each cluster 1-i? t4ij is in charge of a tightly coupled multiprocessor, and proceeds with processing while accessing the main storage device 7-ij via the storage control device 6-i. Each cluster 1-i also has a channel processor 5-i.
Access database 2 via i.
そして，各クラスタ１−ｉ間で共有されるシステム記憶
装Ｗ１−ｋがもうけられる。各クラスタｌ−ｉに属する
システム記憶ムーハ８−ｉは，夫々のクラスタ１−ｉに
属する主処理装置４−ｉｊなどが上記システム記憶装ｉ
３−ｋをアクセスする上での制御を実行する。Then, a system storage device W1-k is created which is shared between each cluster 1-i. The system storage device 8-i belonging to each cluster l-i is configured so that the main processing unit 4-ij, etc. belonging to each cluster 1-i is connected to the system storage device i.
3-k.
上記システム記憶装置３−ｋは，半導体記憶装置によっ
て構威されており， い）データベースの排他情報，（
ｉｉ）常駐データヘース／データセット，（ｉｉｉ）ト
ランザクション情報などが設定される。The system storage device 3-k is composed of a semiconductor storage device, and includes (a) database exclusive information, (
ii) resident data base/data set, (iii) transaction information, etc. are set.
このようなシステム記憶装置３−ｋをもつことによって
，高速アクセスが可能でトランザクシゴン処理能力が向
上ずるのみでなく．１つのクラスタ１−０がダウンした
場合に当該クラスタ１−０が処理していたトランザクシ
ョンを他クラスタ１１によって高速にリカバリできるな
ど大きい利点が生しる。システム記憶装置３−ｋは，こ
のような目的のために用いられることから一般に２重化
される。またシステム記憶装置３−ｋ自身に対する排他
制御のために，主記憶装置７の排他制御命令として一般
に用いられるＣＤＳ命令（コンベア・ダブル・アンド・
スヮップ命令）と同様のアクセス方法が採用される。Having such a system storage device 3-k not only enables high-speed access and improves transaction processing capacity. There are great advantages, such as when one cluster 1-0 goes down, the transactions being processed by that cluster 1-0 can be quickly recovered by the other clusters 11. Since the system storage device 3-k is used for this purpose, it is generally duplicated. In addition, for exclusive control of the system storage device 3-k itself, a CDS instruction (conveyor double and
An access method similar to the swap instruction is used.
第３図は従来のシステム記憶装置マシンチェック回路の
概要図である。図中の符号８一〇はシステム記憶ムーバ
．１−００はクラスタ１−ｏ内の１つの主処理装置．１
０はマシンチェック・インタセプシゴン・コード，１１
は割込み発生に対応するステート・コントロール用論理
回路を表すステート・マシン，１１−００，１！−０１
は夫々アンド論理部，ＣＰＵＯＯは主処理装？ｌｉ４−
００ｃｐｕｏ ｉは主処理装置４−０１を表している。FIG. 3 is a schematic diagram of a conventional system storage machine check circuit. The symbol 810 in the figure is a system storage mover. 1-00 is one main processing unit in cluster 1-o. 1
0 is machine check interception code, 11
is a state machine representing a state control logic circuit corresponding to interrupt occurrence, 11-00,1! -01
are the AND logic section and CPUOO is the main processing unit, respectively? li4-
00cpuo i represents the main processing unit 4-01.
また１３．１４．１５は夫々フラグを表す。Further, 13, 14, and 15 represent flags, respectively.
今，主処理装置４−００がシステム記憶装置（ＳＳＵ）
３−ｋをアクセスしたとして，その際にシステム記憶装
！（ＳＳＵ）においてエラーが生したとする。この場合
には，フラグｌ３とフラグ１４とが立っており，アンド
論理部１ ２−０ ０を介して．主処理装置４−００に
対してエラーを報告する。これによってマシンチェック
・インタセプション・コード１０が作威され，ステート
・マシン１１を起動してマシンチェック割込みを発生さ
せる。主処理装置４−００は，割込み処理の中で上記コ
ード１０を読出して主記憶装置７の固定番地に格納する
ようにし，ソフトウエアに対してマシンチェック割込み
の原因を認識させる。ソフトウエアは，これに対応して
，システム記憶装ｉ （ＳＳＵ）３−ｋのエラーを認識
すると，当該システム記憶装置（ＳＳＵ）３−ｋの切り
離しを行う。Now, the main processing unit 4-00 is the system storage unit (SSU)
3-k is accessed, at that time the system storage device! Suppose that an error occurs in (SSU). In this case, flag l3 and flag 14 are set, and . The error is reported to the main processing unit 4-00. This triggers machine check interception code 10, which activates state machine 11 to generate a machine check interrupt. The main processing unit 4-00 reads the code 10 during interrupt processing and stores it at a fixed address in the main storage device 7, thereby causing the software to recognize the cause of the machine check interrupt. Correspondingly, when the software recognizes an error in the system storage unit i (SSU) 3-k, it disconnects the system storage unit (SSU) 3-k.
上記の如きデータ処理システムの場合．即ち第１図にお
いて図示の信号通知手段９が存在しないシステムの場合
には，次のような不都合が生じることが判明した。即ち
，例えばクラスタ１−０がシステム記憶装置３−ｋに対
して上記ＣＤＳ命令を実行した際に，主系のｉ置ａ−ｏ
への書き込みがエラーとなったが従系の装置３−１への
書き込みが或功したとする。第４図のはこの状態を図示
したものである。なお第４図において「０」は空き状態
．「４」はクラスタ１−０がリザーブする状態．「８Ｊ
はクラスタ１−１がリザーブする状態を表している。In the case of a data processing system like the one above. That is, in the case of a system in which the signal notification means 9 shown in FIG. 1 is not present, it has been found that the following inconvenience occurs. That is, for example, when cluster 1-0 executes the above CDS command on system storage device 3-k,
Suppose that writing to the slave device 3-1 resulted in an error, but writing to the slave device 3-1 was successful. FIG. 4 illustrates this state. In Fig. 4, "0" indicates an empty state. "4" is a state in which clusters 1-0 reserve. “8J
represents a state in which cluster 1-1 reserves.
第４図■の状態の下では，クラスタ１−０はマシンチェ
ック処理の結果でシステム記憶装置３０を切り離し，割
込みが発生した処理はシステム記憶装置３−１を使用し
て続行される。Under the state shown in FIG. 4, the cluster 1-0 disconnects the system storage device 30 as a result of the machine check process, and the process in which the interrupt occurred continues using the system storage device 3-1.
このとき１第４図■図示の状態の如く３他方のクラスタ
Ｉ−１から同一アドレスに対してＣＤＳ命令が発行され
て，それが，クラスタ１−０によるＣＤＳ命令の直後で
あってシステム記憶装置３０が切り離される前に実行さ
れ．当該クラスタ１−０によるＣＤＳ命令が主系のシス
テム記憶装置３−０へのアクセスも成υノしたとする。At this time, 1 As shown in Fig. 4, a CDS command is issued to the same address from the other cluster I-1, and it is immediately after the CDS command by cluster 1-0 that the system storage 30 is executed before it is detached. Assume that the CDS command by the cluster 1-0 also succeeds in accessing the main system storage device 3-0.
この場合には，第４図図示の如く，クラスタ１ｌによる
システム記憶装ｉｉｆ３−ｋにおけるリザーブ情報が非
所望なものとなる。そして，この時点では，クラスタｌ
−０もクラスタ１−１も当該アドレス領域への排他制御
が行われたものとみて動作してしまうこととなる。この
結果，二重化しているシステム記憶装ｆｆｌ−ｋの等価
性が崩れてしまう。In this case, as shown in FIG. 4, the reserve information in the system storage device iif3-k by the cluster 1l becomes undesirable. And at this point, cluster l
Both cluster -0 and cluster 1-1 operate under the assumption that exclusive control has been applied to the address area. As a result, the equivalence of the duplicated system storage devices ffl-k collapses.
本発明は，システム記憶装置に対するアクセスに当たっ
てエラーが生じた旨を他クラスタ側にも認識せしめて誤
った制御が発生ずることを防止することを目的としてい
る。An object of the present invention is to prevent erroneous control from occurring by making other clusters aware that an error has occurred when accessing a system storage device.
（課題を解決するための手段〕 第１図は本発明の原理構戒図を示す。(Means for solving problems) FIG. 1 shows the principle structure of the present invention.
図中の符号１はクラスタ，２はデータベース３はシステ
ム記憶装置．４は主処理装置，５はチャネル・プロセッ
サ．６は記憶制御装置，７は主記憶装置．８はシステム
記憶ムーバ，９は信号通知手段であって本発明において
もうけられ，現にアクセスしていない主処理装置に対し
てもシステム記憶装置３−ｋに対ずるアクセス・エラー
があった旨を通知するものを表している。In the figure, numeral 1 is a cluster, 2 is a database 3 is a system storage device. 4 is a main processing unit, and 5 is a channel processor. 6 is a storage control device, and 7 is a main storage device. 8 is a system storage mover, and 9 is a signal notification means provided in the present invention, which notifies even the main processing unit which is not currently accessing that there has been an access error to the system storage device 3-k. It represents what you do.
各クラスタ１−ｉ内で主処理装ｉｆ−ｉ，ｉが密結合マ
ルチプロセッサを構戒しており１記憶制御装置６−ｉを
介して主記憶装置７−ｉｊをアクセスしつつ処理を進め
る。また各クラスタ１−ｉはチャネル・プロセッサ５−
ｊを介してデータベース２をアクセスする。In each cluster 1-i, the main processing unit if-i, i operates as a tightly coupled multiprocessor and proceeds with processing while accessing the main storage unit 7-ij via one storage control unit 6-i. Each cluster 1-i also has a channel processor 5-i.
Access database 2 via j.
そして，各クラスタ１−１間で共有されるシステム記憶
装置３−ｋがもうけられる。各クラスタ１−ｉに属ずる
システム記憶ムーバ８−ｉば，夫々のクラスタ１−ｉに
属する主処理装置４−ｉｊなどが上記システム記憶装ｆ
ｆ３−ｋをアクセスする上での制御を実行する。Then, a system storage device 3-k is created which is shared between each cluster 1-1. The system storage mover 8-i belonging to each cluster 1-i, the main processing unit 4-ij belonging to each cluster 1-i, etc.
Executes control over accessing f3-k.
本発明においては，システム記憶ムーバ８−ｉが，信号
通知千段９−ｉをもつようにされる。即ち 従来から．
システム記憶ムーハ８−ｔにおいては， （ｉ）自己の
クラスタ１−ｉに属する主処理装置４−ｉｊからのシス
テム記憶装ｉ１Ｚ３−ｋに対するアクセスに対応してフ
ラグを立て，（ｉｉ）当該システム記憶装置１−ｋに対
するアクセスに対応してエラーが発生するとシステム記
憶装置エラーに関するフラグを立て，（ｉｉｉ）当該現
にアクセスを行った主処理装ｉｔＥ４−ｉｊに対して．
エラーが生じた旨を通知するようにしているが，本発明
においては，更に，（ｉｖ）当該現にアクセスを行った
主処理装置例えば４−００に対してのみでなく．信号通
知手段９−０を介してクラスタｌＯ内の他の主処理装ｆ
ｆ４０１に対しても，上記エラーを通知するようにされ
る。またクラスタ１１内においても，システム記憶ムー
バ８−１は，上記エラーを知り，信号通知手段９−１を
介して現にアクセスしていない主処理装置４−１０や４
１工に対しても，上記エラーを通知するようにする。In the present invention, the system storage mover 8-i is provided with a thousand signaling stages 9-i. That is, from the past.
The system storage device 8-t (i) sets a flag in response to an access to the system storage device i1Z3-k from the main processing device 4-ij belonging to its own cluster 1-i, and (ii) sets a flag in response to an access to the system storage device i1Z3-k. When an error occurs in response to an access to the device 1-k, a flag related to the system storage device error is set, and (iii) a .
Although the present invention notifies the user that an error has occurred, the present invention also provides (iv) not only the main processing unit that is currently accessing, for example 4-00. Other main processing devices f in the cluster IO via the signal notification means 9-0
The above error is also notified to f401. Also within the cluster 11, the system storage mover 8-1 learns of the above error and sends the main processing unit 4-10 or 4 which is not currently accessed via the signal notification means 9-1.
The above error will be notified to the first engineer as well.
本発明の場合には．夫々のシステム記憶ムーパ８−０，
８−１が，夫々，システム記憶装置３ｋに対するアクセ
スが行われた際にエラーが生したことを知り．信弓通知
千段９−０．９−１を介して，自己のクラスタに属ずる
ずべての主処理装置４−（）ｊ，４−１ｊに通知する。In the case of the present invention. respective system storage movers 8-0,
8-1 learn that an error has occurred when accessing the system storage device 3k. The notification is sent to all the main processing units 4-()j, 4-1j belonging to its own cluster via the Shinyumi notification 9-0.9-1.
この結果．従来の場合のように，二重化されたシステム
記憶装置の等価性に崩れを生しることがない。As a result. Unlike the conventional case, the equivalence of the duplicated system storage devices is not disrupted.
第２図は本発明の場合のシステム記憶装置マシンチェッ
ク回路の概要図を示す。図中の符号は第３図に対応して
おり．１６−００，１６−０１夫々１つの入力信号が論
理「０」の場合に論理「１」を出力するアンド論理部を
表している。FIG. 2 shows a schematic diagram of the system storage machine check circuit for the present invention. The symbols in the figure correspond to those in Figure 3. 16-00 and 16-01 each represent an AND logic unit that outputs logic "1" when one input signal is logic "0".
図示の主処理装置４−００がシステム記憶装置（ＳＳＵ
）３−ｋを例えばＣＤＳ命令にもとづいてアクセスした
結果において，エラーが発生した場合を考える。この場
合においては，図示のフラグ１３とフラグｌ４とが共に
論理「１」となりアンド論理部１２−００から．当該主
処理装置４００に通知されることは，従来の場合（第３
図〕と同様である。しかし，本発明の場合には図示フラ
グ１５が論理「０」であることから，アンド論理部１
６−０ １を介して，現にアクセスしていない他の主処
理装ｉｃＰＵＯ１即ち４−０１に対しても，エラーが生
した旨が通知される。即ち図示を省略したが主処理装置
４−０１においても第２図図示のマシンチェック・イン
タセブション・コード（ＭＣＩＣ）１０中の本印に対応
する位置に論理「１」が立てられる。The illustrated main processing unit 4-00 is a system storage device (SSU).
) Consider the case where an error occurs as a result of accessing 3-k based on, for example, a CDS instruction. In this case, the illustrated flag 13 and flag l4 both become logic "1" and are output from the AND logic section 12-00. The main processing unit 400 is notified in the conventional case (third
Figure]. However, in the case of the present invention, since the illustrated flag 15 is logic "0", the AND logic section 1
6-01, the other main processing unit icPUO1, ie, 4-01, which is not currently being accessed, is also notified that an error has occurred. That is, although not shown, in the main processing unit 4-01, a logic "1" is set at the position corresponding to the main mark in the machine check interruption code (MCIC) 10 shown in FIG.
勿論，図示を省略しているが．システム記憶ムーバ８−
１においても，第２図図示のフラグ１３に対応するフラ
グが論理ｒ ］． Ｊとなる。この結果，第２図図示の
アンド論理部１６−００，１６−０１に対応するアンド
論理部１６−１０．１６−１１ （図示せず）から，ク
ラスタ１−１内の各主処理装置４−１０．４．−１１に
対しても，上記エラーの発生が通知される。Of course, illustration is omitted. System storage mover 8-
1, the flag corresponding to flag 13 shown in FIG. 2 is logical r ]. It becomes J. As a result, from the AND logic units 16-10 and 16-11 (not shown) corresponding to the AND logic units 16-00 and 16-01 shown in FIG. 10.4. -11 is also notified of the occurrence of the above error.
ベての主処理装置において，システム記憶装置に対する
例えばＣＤＳ命令によるアクセスに際してエラーが発生
したことを知ることができ，二重化されたシステム記憶
装置における等価性が崩れることがない。In all main processing units, it is possible to know that an error has occurred when accessing the system storage device by, for example, a CDS command, and the equivalence in the duplicated system storage devices is not destroyed.
第１図は本発明の原理構或図．第２図は本発明の場合の
システム記憶装置マシンチェック回路の概要図，第３図
は従来のシステム記憶装置マシンチェック回路の概要図
．第４図は発明の課題を説明する説明図を示す。
図中．１はクラスタ．２はデータ・ヘース，３ぱシステ
ム記憶装置，４ぱ主処理装置，５ぱチャネル・プロセッ
サ、６は記憶制御装置，７は主記憶装置，８はシステム
記憶ムーバ，９は信号通知手段を表す。
［発明の効果］Figure 1 shows the basic structure of the present invention. FIG. 2 is a schematic diagram of a system storage device machine check circuit according to the present invention, and FIG. 3 is a schematic diagram of a conventional system storage device machine check circuit. FIG. 4 shows an explanatory diagram for explaining the problem to be solved by the invention. In the figure. 1 is a cluster. 2 represents a data storage, 3 a system storage device, 4 a main processing unit, 5 a channel processor, 6 a storage control device, 7 a main storage device, 8 a system storage mover, and 9 a signal notification means. [Effect of the invention]
Claims (1)
）と、チャネル・プロセッサ（５）と、上記主記憶装置
（７）と、上記主処理装置（４）との間のデータ転送に
関する仲介を行う記憶制御装置（６）とを少なくとも有
するクラスタ（１）をそなえると共に、 当該クラスタ（１）が複数個もうけられてデータベース
（２）を介して粗結合されてなるデータ処理システムに
おいて、 上記夫々のクラスタ（１）が夫々アクセスできるクラス
タ間で共有のシステム記憶装置（３）をもうけると共に
、 上記夫々のクラスタ（１）が上記システム記憶装置（３
）をアクセスする上での制御を実行するシステム記憶ム
ーバ（８）をそなえてなり、かつ上記システム記憶ムー
バ（８）は、上記クラスタ（１）内の上記主処理装置（
４−０）が上記システム記憶装置（３）に対して行った
排他制御命令によるアクセスに対応してエラーが発生し
た際に、当該アクセスを行ったクラスタ（１）内の主処
理装置（４−０）にこの旨を通知すると共に、他クラス
タ（１）内の主処理装置（４−１）にもこの旨を通知す
る信号通知手段（９）をもうけたことを特徴とするマル
チプロセッサ制御方式。[Claims] A main storage device (7) and one or more main processing devices (4).
), a channel processor (5), and a storage control device (6) that mediates data transfer between the main storage device (7) and the main processing device (4). ), and in a data processing system in which a plurality of said clusters (1) are created and are loosely coupled via a database (2), a shared system between the clusters that each of the above clusters (1) can access individually. A storage device (3) is provided, and each of the clusters (1) is connected to the system storage device (3).
), and the system storage mover (8) is configured to control access to the main processing unit ( ) in the cluster (1).
4-0) to the system storage device (3) by an exclusive control instruction, the main processing unit (4-0) in the cluster (1) that made the access A multiprocessor control system characterized by having a signal notification means (9) for notifying the main processing unit (4-1) in the other cluster (1) as well as for notifying the main processing unit (4-1) in the other cluster (1). .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1239373A JP2877374B2 (en) | 1989-09-14 | 1989-09-14 | Multiprocessor control unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1239373A JP2877374B2 (en) | 1989-09-14 | 1989-09-14 | Multiprocessor control unit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03102458A true JPH03102458A (en) | 1991-04-26 |
| JP2877374B2 JP2877374B2 (en) | 1999-03-31 |
Family
ID=17043810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1239373A Expired - Fee Related JP2877374B2 (en) | 1989-09-14 | 1989-09-14 | Multiprocessor control unit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2877374B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06214969A (en) * | 1992-09-30 | 1994-08-05 | Internatl Business Mach Corp <Ibm> | Method and equipment for information communication |
-
1989
- 1989-09-14 JP JP1239373A patent/JP2877374B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06214969A (en) * | 1992-09-30 | 1994-08-05 | Internatl Business Mach Corp <Ibm> | Method and equipment for information communication |
| US5600791A (en) * | 1992-09-30 | 1997-02-04 | International Business Machines Corporation | Distributed device status in a clustered system environment |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2877374B2 (en) | 1999-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5287523A (en) | Method for servicing a peripheral interrupt request in a microcontroller | |
| US5742792A (en) | Remote data mirroring | |
| US5901327A (en) | Bundling of write data from channel commands in a command chain for transmission over a data link between data storage systems for remote data mirroring | |
| US6052797A (en) | Remotely mirrored data storage system with a count indicative of data consistency | |
| JP2505928B2 (en) | Checkpoint mechanism for fault tolerant systems | |
| JP2644780B2 (en) | Parallel computer with processing request function | |
| EP0446077B1 (en) | A control system for multi-processor system | |
| US7318120B2 (en) | Hardware assisted communication between processors | |
| JPH03102458A (en) | Multiprocessor control system | |
| EP1214651A2 (en) | Semaphore control of shared-memory | |
| US5737509A (en) | Method and apparatus for restoring data coherency in a duplex shared memory subsystem | |
| JP3102380B2 (en) | Online control storage exchange | |
| US20050097208A1 (en) | Node removal using remote back-up system memory | |
| JP2575828B2 (en) | Interrupt control method | |
| JP2664197B2 (en) | Synchronization assurance processing method for duplicated volumes | |
| JPS5947908B2 (en) | Failure handling method | |
| JP3903688B2 (en) | Bank switching system | |
| JPS5834858B2 (en) | Data exchange control method | |
| JPS6223895B2 (en) | ||
| JPH02202663A (en) | Multiprocessor system | |
| JPS59173864A (en) | Control system of main memory | |
| JPH0415496B2 (en) | ||
| JP2876676B2 (en) | Communication control method between processors | |
| JP2604056B2 (en) | System bus expansion unit | |
| JPS6143739B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |