JPH0241269A - Detecting system for control signal - Google Patents

Detecting system for control signal

Info

Publication number
JPH0241269A
JPH0241269A JP63193223A JP19322388A JPH0241269A JP H0241269 A JPH0241269 A JP H0241269A JP 63193223 A JP63193223 A JP 63193223A JP 19322388 A JP19322388 A JP 19322388A JP H0241269 A JPH0241269 A JP H0241269A
Authority
JP
Japan
Prior art keywords
signal
control signal
period
time
printer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63193223A
Other languages
Japanese (ja)
Inventor
Kenji Miwa
健次 三輪
Keiichi Ikoma
生駒 恵一
Shizuo Nakai
中井 静雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP63193223A priority Critical patent/JPH0241269A/en
Publication of JPH0241269A publication Critical patent/JPH0241269A/en
Pending legal-status Critical Current

Links

Landscapes

  • Dot-Matrix Printers And Others (AREA)

Abstract

PURPOSE:To obtain a detecting system for a control signal for improving its noise resistance by inhibiting the input of the control signal in a period term over a predetermined third time shorter than a first time after the control signal is established. CONSTITUTION:A print data signal D is led to a line l16 toward a printer 11, which receives it, inputs print data D and prints it. A MPU 14 sets a mask T signal MSKT during this period. Accordingly, the level of the input terminal i1 of an interrupt request circuit 16 is varied, and the level of a line l14 is fixed to a nonactive level of an interrupt signal INTT. The MPU 14 thereafter inhibits the generation of the signal INTT, simultaneously extracts from an interrupt program and executes other operation. This inhibiting period is continued for a predetermined specific time, after the specific time is elapsed, the signal MSKT is reset, and the generation of the signal INTT is allowed. Accordingly, a noise signal invaded during this inhibiting period is all removed, thereby completely preventing the state for disturbing the operation of the printer 11.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は制御n信号の検出方式に関し、さらに詳しくは
印字装置などの制御に好適に実施される制御信号の検出
方式に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a control signal detection method, and more particularly to a control signal detection method suitable for controlling a printing device or the like.

従来の技術 たとえば電子式金銭登録器(エレクトロニクスキャッシ
ュレジスタ、以下、ECRという)には、数量、金類な
どを印字するためのシリアルドツトマトリクスグリンタ
(以下、プリンタという)が出力装置として使用され、
プリンタはマイクロプロセッサや複数個のゲートアレイ
、メモリなどで実現される制御部により制御され駆動さ
れる。
BACKGROUND OF THE INVENTION For example, an electronic cash register (hereinafter referred to as ECR) uses a serial dot matrix printer (hereinafter referred to as printer) as an output device for printing quantities, cash, etc.
The printer is controlled and driven by a control unit realized by a microprocessor, multiple gate arrays, memory, etc.

第5図は、従来の技術によるプリンタの構成を示すブロ
ック図であり、第6図はその動作を示ずタイムチャート
である。第5図および第6図を参照して、制御部1とプ
リンタ2とは、相互にライン11〜12で結ばれ、プリ
ンタ2は印字するタイミングが発生した時点でタイミン
グ信号Tを立下げ、制御部1にタイミングを告知する。
FIG. 5 is a block diagram showing the configuration of a conventional printer, and FIG. 6 is a time chart that does not show its operation. Referring to FIG. 5 and FIG. 6, the control unit 1 and the printer 2 are connected to each other by lines 11 to 12, and the printer 2 lowers the timing signal T when the timing for printing occurs and controls the printer 2. Notify Department 1 of the timing.

制御部1から印字データDがプリンタ2I\出力され印
字が行なわれる。たとえば1文字分の印字が終了して次
の印字データDを受は入れる時刻t1で、前記タイミン
グ信号Tをローレベルとしてプリンタ2を能動とし、ラ
イン12を介して制御部1へ通知する。Mfj1部1は
これによって次の印字データDを出力し、以下同様にし
て順次的に印字動作が行われる。このようにタイミング
信号Tはプリンタ2が制御部1と同期して印字動作を行
うための制御信号であり、タイミング信号Tの周期は印
字速度などプリンタ2の性能により予め規定されている
Print data D is output from the control section 1 to the printer 2I\ and printing is performed. For example, at time t1 when printing for one character is completed and the next print data D is received, the timing signal T is set to a low level to activate the printer 2 and notify the controller 1 via the line 12. The Mfj1 section 1 then outputs the next print data D, and printing operations are sequentially performed in the same manner. As described above, the timing signal T is a control signal for the printer 2 to perform a printing operation in synchronization with the control unit 1, and the period of the timing signal T is predefined by the performance of the printer 2, such as the printing speed.

III御部1からプリンタ2八、の印字データDの伝送
は高速であるが、これを受けて印字動作を実行するプリ
ンタ2の処理は時間を要する。したが−)で効率化を図
るために、第7図に示されるデータDの出力からタイミ
ング信号Tが立ち下がるまでの時刻t2〜し3の期間M
即ち印字期間中は、制御部1内のマイクロ10センサ(
図示せず)は曲の動fIPを実行し、タイミング信号T
の立ち下がりを検出した時刻t4で、次の印字データD
をプリンタ2に出力する。
Although the transmission of the print data D from the III control unit 1 to the printer 28 is fast, the process of the printer 2 receiving the data and executing the print operation takes time. However, in order to improve efficiency in (-), the period M from time t2 to time t3 from the output of data D to the fall of timing signal T shown in FIG.
That is, during the printing period, the micro 10 sensor (
(not shown) executes the movement fIP of the song, and the timing signal T
At time t4 when the falling edge of D is detected, the next print data D
is output to printer 2.

従来の技術では、第6[2ff(3)に示されるタイミ
ング信号Tの波形の立下がり時の縁部(以下、エツジと
いう)eを制御部1が検出し、検出時刻t3から一定期
間Δを後におけるタイミング信号Tのレベルを予め定め
られたレベルと比較し、タイミング信号Tであるかない
かを判断する制御信号の検出方式を採用していた。
In the conventional technology, the control unit 1 detects the falling edge (hereinafter referred to as edge) e of the waveform of the timing signal T shown in the sixth [2ff(3)], and controls Δ for a certain period of time from the detection time t3. A control signal detection method is used in which the level of the timing signal T is later compared with a predetermined level to determine whether the timing signal T is present or not.

発明が解決しようとする課題 しかしながら従来の技術によるこのような検出及び処理
方式では、たとえば第6図に示される印字データDの出
力が終わった時刻t2から、前記タイミング信号Tが立
ち下がる時刻t3までの、タイミング信号Tが非能動で
ある期間Nでも検出動作が行われていた。このため上記
期間N内に発生した雑音によって、タイミング信3Tの
波形にいわゆるr vIれ」や「ひげ」などが発生して
誤動作の原因となり、また本来検出すべきでない期間N
に発生した雑音波形をタイミング信号と誤認したりする
工具りが発生していた。このような工具きによってさら
に全体的な処理時間の損失を招き、性能を低下させる一
因となっていた。
Problems to be Solved by the Invention However, in such a detection and processing method according to the conventional technology, for example, from time t2 when the output of print data D is finished to time t3 when the timing signal T falls, as shown in FIG. The detection operation was performed even during the period N in which the timing signal T was inactive. Therefore, due to the noise generated within the above period N, so-called "rvI distortion" or "whiskers" occur in the waveform of the timing signal 3T, causing malfunctions, and also during the period N, which should not be detected in the first place.
The noise waveform generated during the process was sometimes mistakenly recognized as a timing signal. Such tooling further led to a loss in overall processing time, contributing to a reduction in performance.

本発明の目的は、上述の技術的課題を解決し、耐雑音性
を格段に向上させた制御信号の検出方式を提供すること
である。
An object of the present invention is to provide a control signal detection method that solves the above-mentioned technical problems and significantly improves noise resistance.

課題を解決するための手段 本発明は、予め定められた第1時間の周期で入力される
制御信号の立下りエツジまたは立上りエツジの少なくと
もいずれかを検出するエツジ検出手段と、 上記エツジ検出後、予め定められた第2時間後に再度前
記制御信号を検出することにより制御信号のレベルを確
定する信号確定手段と、制(鐸信号確定後、第1時間よ
り短い予め定められる第3時間に亘って上記周期期間内
における該制御信号の入力を禁止する禁止手段とを含む
ことを特徴とする制御信号の検出方式である。
Means for Solving the Problems The present invention provides edge detection means for detecting at least either a falling edge or a rising edge of a control signal input at a predetermined first time period; and after detecting the edge, a signal determining means for determining the level of the control signal by detecting the control signal again after a predetermined second time; The control signal detection method is characterized in that it includes a prohibition means for prohibiting input of the control signal within the periodic period.

作  用 本発明による制御信号の検出方式は、予め定められた第
1時間の周期で入力される制御信号の波形のエツジを検
出後、予め定められた第2時間後に再度前記制御信号を
検出することにより制御信号を確定する。制御信号確定
後、一定の第3時間を限って該制御信号に基づく動作の
実行などを実現させ、その凌の上記周期期間中は制御信
号の入力を禁止し、雑音とその影響を防止する。
Function: The control signal detection method according to the present invention detects the edge of the waveform of a control signal input at a predetermined first time period, and then detects the control signal again after a predetermined second time period. This establishes the control signal. After the control signal is determined, an operation based on the control signal is executed for a certain third period of time, and the input of the control signal is prohibited during the above-mentioned cycle period, thereby preventing noise and its influence.

実施例 第1図は、本発明の一実施例の制御信号の検出方式の電
気的構成を示すブロック図である。プリンタ11の印字
速度などの性能に基づいて予め定められた周期の制御信
号である第1タイミング信号T+は、ライン111を介
してフィルタ12に入力され、第2タイミング信号T2
に波形整形された俺、ライン/12を介してflll 
fj1部13に入力される。本実施例においては以下、
第1タイミング信号T、の立ち下がりでプリンタ11へ
の印字データ入力可とする。また第1タイミング信号T
以下後述する第2、第3タイミング信号T、、T。
Embodiment FIG. 1 is a block diagram showing the electrical configuration of a control signal detection method according to an embodiment of the present invention. The first timing signal T+, which is a control signal with a predetermined period based on the performance of the printer 11 such as the printing speed, is input to the filter 12 via the line 111, and the second timing signal T2
I was waveform-shaped through line/12
The signal is input to the fj1 section 13. In this example, the following:
Print data can be input to the printer 11 at the falling edge of the first timing signal T. Also, the first timing signal T
Second and third timing signals T, , T, which will be described later.

を総称するときはう照rrTを用いる。When referring to the general term, we use ``rrT''.

制(1部13は、マイクロ10セツサなどで実現される
中央処理装置14、論理判定回路15、夕1込み要求回
路16などで構成されており、上記中央処理装置(以下
、MPUと記す)14を含む制(1部13の動作は、図
示しないクロック信号で規定される。
The first part 13 is composed of a central processing unit 14 realized by a micro 10 setter, a logic judgment circuit 15, a request circuit 16, etc. The operation of the first part 13 is defined by a clock signal (not shown).

第2タイミング信号T2は2分岐し、一方は論理判定回
路15に、他方は割り込み要求回路16にそれぞれ入力
される。論理判定回路15は、前記予め定められた周期
で入力される制御信号である第2タイミング信号T2の
波形の縁部(エツジ)を検出する手段であって、図示さ
れない複数のゲートアレイやメモリなどで実現され、第
2タイミング信号T2はここでその論理が検出されて、
MPU 14の記憶領域(I21示せず)などにストア
された擾、一定周期期間内読み出され、いわゆる「2度
読み」によるレベルチエツクが行われる。
The second timing signal T2 branches into two branches, one of which is input to the logic determination circuit 15 and the other to the interrupt request circuit 16. The logic determination circuit 15 is a means for detecting the edge of the waveform of the second timing signal T2, which is a control signal inputted at the predetermined period, and includes a plurality of gate arrays, memories, etc. (not shown). The logic of the second timing signal T2 is detected here, and
The data stored in the storage area (I21 not shown) of the MPU 14 is read out within a certain period of time, and a level check is performed by so-called "twice reading".

したが−)て通常、上記一定周期よりも短い期間の雑音
信号Zは上記2度読みによって除去され、2度読み筏に
導出された信号が第3タイミング信号T、としてライン
/13を介してMPU 14のタイミング信号入力端子
TIに入力され、タイミング信号Tの論理が確定する。
However, normally, the noise signal Z having a period shorter than the above-mentioned fixed period is removed by the above-mentioned twice reading, and the signal led out to the twice-reading raft is sent as the third timing signal T via the line /13. The signal is input to the timing signal input terminal TI of the MPU 14, and the logic of the timing signal T is determined.

このように論理判定回路15は雑音信号Z仁対するフィ
ルタとして機能する。
In this way, the logic determination circuit 15 functions as a filter for the noise signal Z.

MPU14と割り込み要求回路と16は、上記制御信号
であるタイミング信号Tの周期に基づき、そのエツジ検
出後、上記一定周期期間内は前記タイミング信号入力端
子TIへの入力を禁止する手段を構成し、次にその動作
を説明する。
The MPU 14 and the interrupt request circuit 16 constitute means for prohibiting input to the timing signal input terminal TI within the fixed period after detecting an edge of the timing signal T, which is the control signal, based on the period of the timing signal T, which is the control signal; Next, its operation will be explained.

M P U 14は、前記入力された第3タイミング信
Q、 T□を受けて、タイミング信号Tによる割り込み
許可/禁止信号(以下、マスクT信号という)M S 
K Tを、ライン115を介して割り込み要求回路16
の一方の入力端子11に入力する。マスクT信号MSK
Tは、クロック信号に基づき、MPU14によってその
時間幅と周期が予め設定されており、たとえばその立ち
上がり期間中は割り込み可、立ち下がりjlj1間中は
割り込み禁止期間である。
The MPU 14 receives the input third timing signals Q and T□ and generates an interrupt enable/disable signal (hereinafter referred to as mask T signal) based on the timing signal T.
K T via line 115 to interrupt request circuit 16
is input to one input terminal 11 of the . Mask T signal MSK
The time width and period of T are set in advance by the MPU 14 based on the clock signal, and for example, during the rising period, interrupts are allowed, and during the falling period jlj1, interrupts are prohibited.

割り込み要求回路16の他方の入力端子10には、前記
第2タイミング信号T2が入力されており、第2タイミ
ング信号T2とマスクT信号MsKTによって、ライン
7!14にタイミング信号Tによる割り込み信号I N
TTが導出される。これによってM P U 14は現
在実行中の動作を一時中断し、印字プログラノ、の割り
込み動(jを実行する。
The second timing signal T2 is input to the other input terminal 10 of the interrupt request circuit 16, and the second timing signal T2 and the mask T signal MsKT cause an interrupt signal I N based on the timing signal T to be sent to the line 7!14.
TT is derived. As a result, the MPU 14 temporarily suspends the operation currently being executed and executes the interrupt operation (j) of the print programmer.

即ちラインt’16には印字データ信号りがプリンタ1
1に向けて導出され、プリンタ11はこれを受けて印字
データDを取り込んで印字動作を行う。
In other words, the print data signal is on line t'16.
1, and the printer 11 receives this, takes in the print data D, and performs a printing operation.

この間M P [114は、前記マスクT信号M S 
KTをセットする。したがって割り込み要求回路16の
入力端T−11のレベルが変化し、ライン11・lのレ
ベルが割り込み信号I NTTの非能動レベルに固定さ
れる。
During this time, M P [114 is the mask T signal M S
Set KT. Therefore, the level of the input terminal T-11 of the interrupt request circuit 16 changes, and the level of the line 11.l is fixed at the inactive level of the interrupt signal INTT.

M PU 14は以後、割り込み信号I NTTの発生
を禁止すると同時に、割り込み10グラノ、がら抜は出
して池の動(ヤを実行する。この禁止期間は予め定めら
れた規定時間継続され、規定時間経過f★マスク信号M
SKTをリセットし、割り込み信号INTTの発生を許
可する。したがってこの禁止期間中に侵入する雑音信号
はすべて除去され、プリンタ11の動作に支障をきたす
事態が完全に防止される。
Thereafter, the MPU 14 prohibits the generation of the interrupt signal INTT, and at the same time removes the interrupt signal 10 times and performs the same operation. This prohibition period continues for a predetermined period of time, and Progress f★Mask signal M
Reset SKT and enable generation of interrupt signal INTT. Therefore, all noise signals that enter during this prohibition period are removed, and a situation that interferes with the operation of the printer 11 is completely prevented.

第2図は、本実施例の動作を示すフローチャートである
。第1図をあわせて参照しつつ、説明する。印字動作が
スタートすると、ステップr+ lでは割り込み要求回
路16による、プリンタ11がら出力されるタイミング
信号Tのエツジの検出の有無が判断さ”れる。エツジが
検出されると割り込み要求信号I NTTが割り込み要
求回路16がらMPU 14に与えられステ111皿2
へ進み、論理判定回路15によってタイミング信号Tが
2度読みされる。2度読みの結果、タイミング信号Tの
レベルが確定すればステップrI3へ進み、M P U
14はマスクT信号MSKTを出力し、これによって割
り込み要求信号INTが、割り込み要求回路16により
禁止される。ステップn4では印字データDがプリンタ
11に出力されて、プリンタ11が駆動され、印字動作
が行われる。この間、MPUL4は前記マスクT信号M
SKTを計数している。
FIG. 2 is a flowchart showing the operation of this embodiment. This will be explained with reference to FIG. When the printing operation starts, in step r+l, the interrupt request circuit 16 determines whether an edge is detected in the timing signal T output from the printer 11. If an edge is detected, the interrupt request signal INTT is issued. The request circuit 16 is given to the MPU 14.
The timing signal T is read twice by the logic determining circuit 15. As a result of the second reading, if the level of the timing signal T is determined, the process advances to step rI3, and MPU
14 outputs a mask T signal MSKT, whereby the interrupt request signal INT is inhibited by the interrupt request circuit 16. In step n4, the print data D is output to the printer 11, the printer 11 is driven, and a printing operation is performed. During this time, MPUL4 outputs the mask T signal M.
SKT is being counted.

ステップ口5でマスクT信号の時間幅が規定時間に達し
たと判断されると、ステップrI6でMPU14はマス
クT信号M S K Tをリセットする。
When it is determined at step 5 that the time width of the mask T signal has reached the specified time, the MPU 14 resets the mask T signal M S K T at step rI6.

これによってステップr16以後はタイミング信号Tの
入力が許可され、ステップr+ 7で印字プログラムの
全部が実行され、印字動作は終了かどうかが判断される
。未了であればステ7グr11へ戻り、同様動作により
印字が継続される。
As a result, input of the timing signal T is permitted from step r16 onwards, and at step r+7, the entire printing program is executed, and it is determined whether the printing operation is finished. If the printing has not been completed, the process returns to step 7 and r11, and printing continues in the same manner.

上述の説明における論理判定回路15と割り込み要求回
路16の動fヤはすべてMPU14のプログラム、即ち
ソフl−ウエアタ5埋によ−)て実現されるものである
が、本実施例の動作の理解のために、これをハードウェ
ア構成によ−)で表現すると、たとえば第3図または第
4図で等価的に示される。
Although the operations of the logic judgment circuit 15 and the interrupt request circuit 16 in the above explanation are all realized by the program of the MPU 14, that is, by the software software 5, it is important to understand the operation of this embodiment. Therefore, if this is expressed by the hardware configuration, it is equivalently shown in, for example, FIG. 3 or FIG. 4.

第3図は論理判定回路15をハードウェア構成で示した
一例であって、波形整形j支の第2タイミング信号T2
は、複数段のラッチ回路LL、L2・・・、Ln中をク
ロック信号CKに規制されつつ順次的に転送され、最終
段のラッチ回路L rrの出力端子Q nには時間rl
だけ遅れたタイミング信号Trlが導出される0時間n
はたとえば10μsである。この時間II遅れのタイミ
ング信号T oと、−方で時間遅れのない第2タイミン
グT2とをNANDゲートAに入力すれば、両者の一致
によ−)て第3タイミング信号T、を得ることができる
。即ちタイミング信号Tが確定するとともに、前記時間
n (たとえば10μs)中の雑音信号の影響を除去す
ることができる。
FIG. 3 is an example of the hardware configuration of the logic decision circuit 15, in which the second timing signal T2 of the waveform shaping j branch is shown in FIG.
is sequentially transferred through the multiple stages of latch circuits LL, L2, .
0 time n at which the timing signal Trl delayed by
is, for example, 10 μs. By inputting this timing signal To with a delay of time II and the second timing T2 with no time delay on the - side to the NAND gate A, it is possible to obtain the third timing signal T by the coincidence of the two. can. That is, the timing signal T is determined, and the influence of noise signals during the time n (for example, 10 μs) can be removed.

同様の手段はまた第4121でも表現される。第4図は
前述のラッチ回路L1〜L nの動作をシフトレジスタ
回路Sによって実現したものであって、ジフトレジスタ
回路Sの入力端子りに入力された第2タイミング信号T
2は、クロック信号CKによって順次シフトされ、最終
出力端子Qには、第3図と同様に時間nだけ遅れたタイ
ミング信号Trlが導出されるので、ANDゲートAに
よ−)て第2タイミング信号T2とのANDをとれば、
所望の第3タイミング信号T、を得ることができる。
Similar means are also expressed in item 4121. FIG. 4 shows the operation of the latch circuits L1 to Ln described above realized by a shift register circuit S, in which the second timing signal T input to the input terminal of the shift register circuit S is shown in FIG.
2 is sequentially shifted by the clock signal CK, and the timing signal Trl delayed by the time n is derived from the final output terminal Q as in FIG. If you AND with T2,
A desired third timing signal T can be obtained.

発明の効果 以上のように本発明による制御信号の検出方式は、予め
定められた周期で入力される制御信号の波形のエツジを
検出し、制御信号を確定する。次いで一定の時間を限っ
て該制御信号に基づく所望の動作を実行させ、制御信号
に同期して、上記周期期間中は以後の制御信号入力端子
への入力を禁止し、雑音とその影響を防止する。
Effects of the Invention As described above, the control signal detection method according to the present invention determines the control signal by detecting the edges of the waveform of the control signal input at a predetermined period. Next, a desired operation based on the control signal is executed for a certain period of time, and in synchronization with the control signal, further input to the control signal input terminal is prohibited during the period, thereby preventing noise and its effects. do.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明の一実施例の制御信号の検出方式の電
気的構成を示すブロック図、第2図は本実施例の動作を
示すフローチャー1・、第311Jは本実施例における
論理判定回路を説明するためにハードウェア構成で示し
た等価回路図、第4図はハードウェア構成の他の例を示
した等価回路図、第5I2Iは従来の技術による従来の
技術によるプリンタの構成を示すブロック図、第6I2
Iはその動1ヤを示すタイムチャートである。 11・・・プリンタ、13・・・制御部、14・・・中
央処理装置(MPU>、15・・・論理判定回路、16
・・・割り込み要求回路 代理人  弁理士 西教 圭一部 第1図 ]3 鎖 4 :
FIG. 1 is a block diagram showing the electrical configuration of a control signal detection method according to an embodiment of the present invention, FIG. FIG. 4 is an equivalent circuit diagram showing another example of the hardware configuration, and FIG. 5I2I is an equivalent circuit diagram showing a hardware configuration to explain the determination circuit. Block diagram shown, No. 6I2
I is a time chart showing the movement. DESCRIPTION OF SYMBOLS 11... Printer, 13... Control unit, 14... Central processing unit (MPU>, 15... Logic judgment circuit, 16
... Interrupt request circuit agent Patent attorney Kei Saikyo Figure 1] 3 Chain 4:

Claims (1)

【特許請求の範囲】  予め定められた第1時間の周期で入力される制御信号
の立下りエッジまたは立上りエッジの少なくともいずれ
かを検出するエッジ検出手段と、上記エッジ検出後、予
め定められた第2時間後に再度前記制御信号を検出する
ことにより制御信号のレベルを確定する信号確定手段と
、 制御信号確定後、第1時間より短い予め定められる第3
時間に亘って上記周期期間内における該制御信号の入力
を禁止する禁止手段とを含むことを特徴とする制御信号
の検出方式。
[Claims] Edge detection means for detecting at least either a falling edge or a rising edge of a control signal input at a predetermined first time period; a signal determining means for determining the level of the control signal by detecting the control signal again after two hours;
A method for detecting a control signal, comprising: prohibiting means for prohibiting input of the control signal within the period period over time.
JP63193223A 1988-08-01 1988-08-01 Detecting system for control signal Pending JPH0241269A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63193223A JPH0241269A (en) 1988-08-01 1988-08-01 Detecting system for control signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63193223A JPH0241269A (en) 1988-08-01 1988-08-01 Detecting system for control signal

Publications (1)

Publication Number Publication Date
JPH0241269A true JPH0241269A (en) 1990-02-09

Family

ID=16304365

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63193223A Pending JPH0241269A (en) 1988-08-01 1988-08-01 Detecting system for control signal

Country Status (1)

Country Link
JP (1) JPH0241269A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009210553A (en) * 2008-02-07 2009-09-17 Denso Corp Periodic signal processing apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009210553A (en) * 2008-02-07 2009-09-17 Denso Corp Periodic signal processing apparatus
JP4591580B2 (en) * 2008-02-07 2010-12-01 株式会社デンソー Periodic signal processor
US8151098B2 (en) 2008-02-07 2012-04-03 Denso Corporation Periodic signal processing apparatus

Similar Documents

Publication Publication Date Title
KR100660448B1 (en) Microprocessing device having programmable wait states
KR940001273B1 (en) Micro-system and method controlling bus-cycle
US5564027A (en) Low latency cadence selectable interface for data transfers between busses of differing frequencies
EP0273642B1 (en) Apparatus for reading data from memory
US5305277A (en) Data processing apparatus having address decoder supporting wide range of operational frequencies
JPH0241269A (en) Detecting system for control signal
US5003286A (en) Binary magnitude comparator with asynchronous compare operation and method therefor
EP0903650B1 (en) Timer device comprising a timer counter, a register and a coincidence detecting circuit, and method for controlling an output terminal using such timer device
US5307500A (en) Integrated circuit device with stand-by cancellation
JP3093374B2 (en) Interrupt controller
JP3300016B2 (en) Communication interface, recording device, and communication control method
JPH0317755A (en) Microprocessor application circuit
JPH01209556A (en) Data processing system
JPS58159132A (en) Key input discriminating method
JPH0850567A (en) Data transfer device
JP2584205B2 (en) Data output circuit
JPH0799434A (en) Low power consumption circuit
JPH05151156A (en) Scsi controller
JPH1185684A (en) I/o access control circuit
JPH04369064A (en) Method and device for controlling interruption processing
JPH11272644A (en) Microcontroller
JPH02280263A (en) Microprocessor
JPH07230413A (en) Ready signal control circuit
JPH06274406A (en) Memory wait generating circuit
JPH04270441A (en) Data processor