JPH0235492A - Liquid crystal display device - Google Patents
Liquid crystal display deviceInfo
- Publication number
- JPH0235492A JPH0235492A JP18591688A JP18591688A JPH0235492A JP H0235492 A JPH0235492 A JP H0235492A JP 18591688 A JP18591688 A JP 18591688A JP 18591688 A JP18591688 A JP 18591688A JP H0235492 A JPH0235492 A JP H0235492A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- shift register
- field
- register
- flip flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 46
- 238000001514 detection method Methods 0.000 claims abstract description 11
- 102100027152 Dihydrolipoyllysine-residue acetyltransferase component of pyruvate dehydrogenase complex, mitochondrial Human genes 0.000 abstract description 4
- 101001122360 Homo sapiens Dihydrolipoyllysine-residue acetyltransferase component of pyruvate dehydrogenase complex, mitochondrial Proteins 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 10
- 101100134883 Caenorhabditis elegans dlat-1 gene Proteins 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 101100115705 Mus musculus Stfa1 gene Proteins 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明はドツトマトリクスタイプの液晶表示器を有する
機器に適応される液晶表示装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a liquid crystal display device adapted to equipment having a dot matrix type liquid crystal display.
従来の技術
近年、液晶表示器及びその制御装置がパソコン、ワープ
ロ等の機器に利用されている。2. Description of the Related Art In recent years, liquid crystal displays and their control devices have been used in devices such as personal computers and word processors.
第5図は、従来の液晶表示装置のブロック構成を示す図
である。第5図において1は液晶コントローラで、11
は表示データ(以降DATAIII)とその表示データ
をシフトするデータシフトクロック(以降DSHC11
2)を出力するデータ出力部、12はカウンタを内蔵し
水平方向1ライン毎にアクティブになるデーターラッチ
(以降DLAT113)を出力する水平制御部、14は
カウンターを内蔵し1フイールドごとにアクティブにな
るスタートフレーム信号(以降5TF114)を出力す
る垂直制御部、2は各ライン中の表示データに対応した
液晶素子を駆動するセグメントドライバーで、21は表
示データDATA111をDSHC112によってシフ
トするXビットのセグメントシフトレジスタ、22はセ
グメントシフトレジスタ21に蓄えられたデータをDL
AT113によってラッチするXビットのセグメントラ
ッチ22.23は液晶素子に電圧を印加して液晶素子を
駆動するセグメント液晶駆動回路、3は表示するライン
を選択し液晶を駆動するコモンドラバ−で、DLAT1
13によってスタートフレ−ム信号(以降5TF114
)をシフトするYビットのコモンシフトレジスタ31と
、液晶素子を駆動させるコモン液晶駆動回路32とから
なっている。4は実際の表示画面となるドツトマトリク
ス液晶素子で構成された液晶パネルである。第6図は前
記セグメントシフトレジスタ21の内部回路図でDSH
C112の立ち下がりでDATAlllを順にシフトす
ることを示す。第7図は前記コモンシフトレジスタ31
の内部回路図でDLAT113の立ち下がりで5TF1
14を順にシフトする。第8図は従来例の動作のタイミ
ングチャートを示す。FIG. 5 is a diagram showing a block configuration of a conventional liquid crystal display device. In Fig. 5, 1 is a liquid crystal controller;
is display data (hereinafter referred to as DATAIII) and a data shift clock (hereinafter referred to as DSHC11) that shifts the display data.
2), 12 is a horizontal control unit that outputs a data latch (hereinafter referred to as DLAT113) that has a built-in counter and becomes active for every horizontal line; 14 has a built-in counter and becomes active for every 1 field. A vertical control unit outputs a start frame signal (hereinafter referred to as 5TF114), 2 is a segment driver that drives a liquid crystal element corresponding to display data in each line, and 21 is an X-bit segment shift register that shifts display data DATA111 by DSHC112. , 22 DL the data stored in the segment shift register 21.
Segment latches 22 and 23 of the X bits latched by AT113 are segment liquid crystal drive circuits that drive the liquid crystal element by applying a voltage to the liquid crystal element. 3 is a common driver that selects a line to display and drives the liquid crystal; DLAT1
13, the start frame signal (hereinafter 5TF114
), and a common liquid crystal drive circuit 32 that drives a liquid crystal element. Reference numeral 4 denotes a liquid crystal panel composed of dot matrix liquid crystal elements, which serves as an actual display screen. FIG. 6 is an internal circuit diagram of the segment shift register 21.
The falling edge of C112 indicates that DATA All will be shifted in order. FIG. 7 shows the common shift register 31.
In the internal circuit diagram of 5TF1 at the falling edge of DLAT113.
14 in order. FIG. 8 shows a timing chart of the operation of the conventional example.
第8図のタイミングチャートを基に説明すると、入力デ
ータDATAI 11は、DSHC112の立ち下がり
でセグメントシフトレジスタ21に順に転送される。1
行分の人力データの転送が終了した後、DLAT113
の立ち下がりでセグメントシフトレジスタ21のデータ
がセグメントラッチ22にラッチされる。そしてラッチ
されたデータに応じて駆動回路は液晶パネルをドライブ
する。また、このときコモンドライバー3では、各フィ
ールドの最初のラインでアクティブになる5TF114
がDLA、T113の立ち下がりで第7図の先頭のフリ
ップ70ツブにラッチされ、液晶パネルの第1行がコモ
ン液晶回路によって駆動される。さらに、第1行が表示
されている間に第2行のデータが第1行の場合と同様に
セグメントシフトレジスタ21に順に転送されて行く、
またこのときコモンシフトレジスタ31はDLAT11
3の立ち下がりで2番目のフリップフロップにデータ(
STF 114)が転送され、液晶パネルの第2行がコ
モン液晶回路によって駆動される。以降、垂直制御部内
のカウンターが設定値、すなわち液晶パネル4の垂直表
示行数になるまで上記の動作を繰り返したのち、次のフ
ィールドに移行し、さらに上記の動作を繰り返す。Explaining based on the timing chart of FIG. 8, input data DATAI 11 is sequentially transferred to the segment shift register 21 at the falling edge of DSHC 112. 1
After the manual data transfer for a row is completed, DLAT113
At the falling edge of , the data in the segment shift register 21 is latched into the segment latch 22. The drive circuit then drives the liquid crystal panel according to the latched data. Also, at this time, in the common driver 3, 5TF114 becomes active on the first line of each field.
is latched to the top flip 70 block in FIG. 7 at the falling edge of DLA, T113, and the first row of the liquid crystal panel is driven by the common liquid crystal circuit. Further, while the first row is being displayed, the data on the second row is sequentially transferred to the segment shift register 21 in the same way as the first row.
Also, at this time, the common shift register 31 is DLAT11.
At the falling edge of 3, the data (
STF 114) is transferred and the second row of the liquid crystal panel is driven by the common liquid crystal circuit. Thereafter, the above operation is repeated until the counter in the vertical control section reaches the set value, that is, the number of vertical display lines on the liquid crystal panel 4, and then the process moves to the next field and the above operation is repeated.
発明が解決しようとする課題
しかしながら上記の構成では、液晶コントローラ内に垂
直カウンターが必要となり、回路規模が増大するという
欠点を有していた。Problems to be Solved by the Invention However, the above configuration has the disadvantage that a vertical counter is required within the liquid crystal controller, increasing the circuit scale.
本発明は上記の問題を解決するもので最小回路構成で液
晶表示システムを構築することを可能とする液晶表示装
置を提供することを目的とする。An object of the present invention is to provide a liquid crystal display device that solves the above problems and makes it possible to construct a liquid crystal display system with a minimum circuit configuration.
課題を解決するための手段
この目的を達成するために本発明の液晶表示装置は、コ
モンドライバーのシフトレジスタをリセットする回路と
その最終段のフリップフロップの出力を表示コントロー
ラにフィードバックし、それを検出するフィールドエン
ド検出部を有している。Means for Solving the Problems To achieve this object, the liquid crystal display device of the present invention feeds back the output of a circuit that resets the shift register of the common driver and the flip-flop at its final stage to the display controller, and detects it. It has a field end detection section.
作用
この構成によって、コモンドライバーのシフトレジスタ
の最終段のフリップフロップにデータがラッチされると
、すなわち、フィールドが終了すると、それを液晶コン
トローラが検出し、つぎのフィールドを開始するための
信号を出力する。これにより、液晶コントローラでフィ
ールドの終わりを検出するためのカウンターの必要がな
くなり、従来の垂直制御部が不要になる。With this configuration, when data is latched into the final stage flip-flop of the common driver's shift register, that is, when a field ends, the LCD controller detects this and outputs a signal to start the next field. do. This eliminates the need for a counter in the liquid crystal controller to detect the end of the field, and eliminates the need for a conventional vertical control section.
実施例
以下、本発明の実施例について、図面を参照しながら説
明する。第1図は本発明の液晶表示制御装置を示すもの
である。第1図の1は液晶コントローラで、第5図の従
来例の垂直制御部14がなくなり、フィールドエンド検
出部13になる。その他は従来例と同様である。第1図
の2はセグメントドライバーで従来例と同様である。第
1図の3はセグメントドライバーで、31はリセット付
きのシフトレジスタで最終段の出力(第2図のQY31
1 )を液晶コントローラlのフィールドエンド検出部
13に供給し、32はコモン液晶駆動回路で従来例と同
様である。また、第1図の4は液晶パネルで従来例と同
様である。第2図はコモンセグメントシフトレジスタ3
1の回路図でRESET115がハイレベルでフリップ
フロップ出力がロウレベルになることを除いて従来例と
同様である。第3図は、フィールドエンド検出部13の
回路図を示し、DLAT’131はDLAT113と同
じ周期で1.5DSHC112周期スキューした信号で
あり、RESETI 15がハイレベルで、STF 1
14がロウレベルとなる。第4図は動作のタイミングチ
ャートを示す。以下に、その動作について上記の第4図
に基づいて説明する。EXAMPLES Hereinafter, examples of the present invention will be described with reference to the drawings. FIG. 1 shows a liquid crystal display control device of the present invention. Reference numeral 1 in FIG. 1 is a liquid crystal controller, which replaces the vertical control section 14 of the conventional example shown in FIG. 5 and becomes a field end detection section 13. The rest is the same as the conventional example. 2 in FIG. 1 is a segment driver, which is the same as the conventional example. 3 in Figure 1 is a segment driver, and 31 is a shift register with reset that outputs the final stage (QY31 in Figure 2).
1) is supplied to the field end detection section 13 of the liquid crystal controller l, and 32 is a common liquid crystal drive circuit, which is similar to the conventional example. Further, 4 in FIG. 1 is a liquid crystal panel, which is the same as the conventional example. Figure 2 shows common segment shift register 3.
The circuit diagram in No. 1 is the same as the conventional example except that RESET 115 is at high level and the flip-flop output is at low level. FIG. 3 shows a circuit diagram of the field end detection unit 13, in which DLAT'131 is a signal skewed by 1.5 DSHC112 cycles with the same cycle as DLAT113, RESETI 15 is high level, and STF 1
14 is the low level. FIG. 4 shows a timing chart of the operation. The operation will be explained below based on FIG. 4 above.
セグメントドライバー2の動作は従来例と全(同様であ
るので説明は省略する。まず、リセット状態(RESE
TI 15)がハイレベル、第4図のAにおいてフィー
ルド検出部13のフリップフロップにセットが掛かり5
TF114がハイレベルとなり、それをコモンシフトレ
ジスタ31に出力する。コモンシフトレジスタ31は前
記5TF114を受けて従来例と同様にしてDLAT1
13の立ち下がりで順に転送していくことにより駆勤行
を順に進め、コモン液晶駆動回路32によって液晶パネ
ル4を表示する。そして、コモンシフトレジスタの最終
段の7リツプフロツブまでデータが転送されるとその出
力(QY311 )はフィールドエンド検出部のフリッ
プフロップの入力となりDLAT’131の立ち上がり
によって(第4図のB)ライ1ルドの終わりを検出し、
再び5TF114をハイレベルとし次のフィールドを開
始する。以下同様にこの動作を繰り返す。The operation of the segment driver 2 is the same as that of the conventional example, so the explanation will be omitted. First, the reset state (RESE
TI15) is at a high level, and the flip-flop of the field detector 13 is set at A in FIG.
The TF 114 becomes high level and outputs it to the common shift register 31. The common shift register 31 receives the 5TF 114 and transfers DLAT1 in the same manner as in the conventional example.
By sequentially transferring the data at the falling edge of signal 13, the driving operation progresses in order, and the common liquid crystal drive circuit 32 displays the liquid crystal panel 4. When the data is transferred to the final stage of the common shift register, the 7th flip-flop, its output (QY311) becomes the input to the flip-flop of the field end detection section, and when DLAT'131 rises (B in Figure 4) detect the end of
The 5TF 114 is set to high level again to start the next field. This operation is repeated in the same way.
発明の効果
以上、述べてきたように、本発明によれば、コモンシフ
トレジスタ31にリセットを付け、その最終段のフリッ
プフロップの出力を液晶コントローラに設けたフィール
ドエンド検出フリップフロップに供給することにより、
従来液晶コントローラに必要であった垂直方向の行数を
カウントするカウンタ、及び垂直方向の行数を設定して
おくレジスタが不要となり回路の大幅な削減を計ること
ができる。Effects of the Invention As described above, according to the present invention, by attaching a reset to the common shift register 31 and supplying the output of the final stage flip-flop to the field end detection flip-flop provided in the liquid crystal controller. ,
A counter for counting the number of vertical lines and a register for setting the number of vertical lines, which were required in conventional liquid crystal controllers, are no longer required, and the number of circuits can be significantly reduced.
第1図は本発明の一実施例における液晶表示装置の構成
ブロック図、第2図は第1図実施例におけるコモンシフ
トレジスタの回路図、第3図は第1図実施例におけるフ
ィールドエンド検出回路図、第4図は第1図の実施例に
おける動作のタイミングチャート、第5図は従来例にお
ける液晶表示装置の構成ブロック図、第6図は第5図実
施例におけるセグメントシフトレジスタの回路図、第7
図は第5図実施例におけるコモンシフトレジスタの回路
図、第8図は第5図の従来例における動作のタイミング
チャートである。
1・・・・・・液晶コントローラ、2・・・・・・セグ
メントドライバー、3・・・・・・コモンドライバー、
4・・・・・・液晶パネル、11・・・・・・データ出
力部、12・・・・・・水平制御部、13・・・・・・
フィールドエンド検出部、14・・・・・・垂直制御部
、21・・・・・・セグメントシフトレジスタ、22・
・・・・・セグメントラッチ、23・・・・・・セグメ
ント液晶駆動回路、31・・・・・・コモンシフトレジ
スタ、32・・・・・・コモン液晶駆動回路。
代理人の氏名 弁理士 粟野重孝 ほか1多筒、2図
第3図
第
図
シフト方向
第
図FIG. 1 is a block diagram of the configuration of a liquid crystal display device in an embodiment of the present invention, FIG. 2 is a circuit diagram of a common shift register in the embodiment of FIG. 1, and FIG. 3 is a field end detection circuit in the embodiment of FIG. 1. 4 is a timing chart of the operation in the embodiment of FIG. 1, FIG. 5 is a block diagram of the configuration of a liquid crystal display device in the conventional example, and FIG. 6 is a circuit diagram of a segment shift register in the embodiment of FIG. 7th
5 is a circuit diagram of the common shift register in the embodiment shown in FIG. 5, and FIG. 8 is a timing chart of the operation in the conventional example shown in FIG. 1...Liquid crystal controller, 2...Segment driver, 3...Common driver,
4...Liquid crystal panel, 11...Data output section, 12...Horizontal control section, 13...
Field end detection section, 14... Vertical control section, 21... Segment shift register, 22.
... Segment latch, 23 ... Segment liquid crystal drive circuit, 31 ... Common shift register, 32 ... Common liquid crystal drive circuit. Name of agent Patent attorney Shigetaka Awano et al.
Claims (1)
示行を順に駆動する液晶コモンドライバーと、前記シフ
トレジスタの最終出力によりフィールドの終わりを検出
し、その後、次のフィールドの開始信号を出力するフィ
ールドエンド検出部とから構成されたことを特徴とする
液晶表示装置。A liquid crystal common driver that sequentially drives the display rows of a liquid crystal panel equipped with a shift register with a reset, and a field end detection device that detects the end of a field based on the final output of the shift register and then outputs a start signal for the next field. A liquid crystal display device comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18591688A JPH0235492A (en) | 1988-07-26 | 1988-07-26 | Liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18591688A JPH0235492A (en) | 1988-07-26 | 1988-07-26 | Liquid crystal display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0235492A true JPH0235492A (en) | 1990-02-06 |
Family
ID=16179123
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18591688A Pending JPH0235492A (en) | 1988-07-26 | 1988-07-26 | Liquid crystal display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0235492A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5684527A (en) * | 1992-07-28 | 1997-11-04 | Fujitsu Limited | Adaptively controlled multipoint videoconferencing system |
WO2002047061A1 (en) * | 2000-12-06 | 2002-06-13 | Sony Corporation | Timing generating circuit for display and display having the same |
JP2006309020A (en) * | 2005-04-28 | 2006-11-09 | Toshiba Microelectronics Corp | Scanning line drive circuit |
-
1988
- 1988-07-26 JP JP18591688A patent/JPH0235492A/en active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5684527A (en) * | 1992-07-28 | 1997-11-04 | Fujitsu Limited | Adaptively controlled multipoint videoconferencing system |
WO2002047061A1 (en) * | 2000-12-06 | 2002-06-13 | Sony Corporation | Timing generating circuit for display and display having the same |
US6894674B2 (en) | 2000-12-06 | 2005-05-17 | Sony Corporation | Timing generation circuit for display apparatus and display apparatus incorporating the same |
US7432906B2 (en) | 2000-12-06 | 2008-10-07 | Sony Corporation | Timing generation circuit for display apparatus and display apparatus incorporating the same |
KR100865542B1 (en) * | 2000-12-06 | 2008-10-27 | 소니 가부시끼 가이샤 | Timing generating circuit for display and display having the same |
CN100433100C (en) * | 2000-12-06 | 2008-11-12 | 索尼公司 | Timing generating circuit for display and display having the same |
JP2006309020A (en) * | 2005-04-28 | 2006-11-09 | Toshiba Microelectronics Corp | Scanning line drive circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100477624B1 (en) | Liquid crystal display control circuit | |
US7791579B2 (en) | Automatic reset circuit | |
US5926173A (en) | Circuit for driving liquid crystal display having power saving feature | |
US20090201274A1 (en) | Timing Signal Generating Circuit, Electronic Apparatus, Display Apparatus, Image-Reception Apparatus, and Driving Method | |
US8248344B2 (en) | Method and apparatus for driving a liquid crystal display panel in a dot inversion system | |
JPH05150749A (en) | Device and method for driving liquid crystal display unit | |
JP2815311B2 (en) | Driving device and method for liquid crystal display device | |
JP2003337574A (en) | Display device | |
US8823626B2 (en) | Matrix display device with cascading pulses and method of driving the same | |
JP3593448B2 (en) | Liquid crystal display device and data signal line driver | |
JP2001282170A (en) | Row electrode driving device for picture display device | |
JP2003084721A (en) | Drive circuit device for display device and display device using the drive circuit device | |
JPH0235492A (en) | Liquid crystal display device | |
JP2578996B2 (en) | Liquid crystal display | |
JPH0572992A (en) | Control circuit | |
JP3521658B2 (en) | Driving method of liquid crystal element, driving circuit of liquid crystal element, semiconductor integrated circuit device, display device, and electronic equipment | |
JP3484431B2 (en) | Display device and display method | |
JP2604750Y2 (en) | Display drive | |
JPH0413180A (en) | Lcd display control system | |
JP3604403B2 (en) | Liquid crystal display | |
KR100848952B1 (en) | Liquid crystal display and driving method thereof | |
JP2571924B2 (en) | Interface circuit for display device | |
JPH05323899A (en) | Display controller | |
JPH07295745A (en) | Tablet device with integrated display | |
JPS6244797A (en) | Dot matrix lcd driver control system |