JPH02257676A - Wavelength selective photodetector - Google Patents

Wavelength selective photodetector

Info

Publication number
JPH02257676A
JPH02257676A JP1079800A JP7980089A JPH02257676A JP H02257676 A JPH02257676 A JP H02257676A JP 1079800 A JP1079800 A JP 1079800A JP 7980089 A JP7980089 A JP 7980089A JP H02257676 A JPH02257676 A JP H02257676A
Authority
JP
Japan
Prior art keywords
substrate
light
region
spacer
wavelength
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1079800A
Other languages
Japanese (ja)
Other versions
JPH0766982B2 (en
Inventor
Masanori Watanabe
昌規 渡辺
Masayuki Katagiri
片桐 真行
Yasuhiko Inami
井波 靖彦
Noburo Hashizume
橋爪 信郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP1079800A priority Critical patent/JPH0766982B2/en
Publication of JPH02257676A publication Critical patent/JPH02257676A/en
Publication of JPH0766982B2 publication Critical patent/JPH0766982B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/001Optical devices or arrangements for the control of light using movable or deformable optical elements based on interference in an adjustable optical cavity
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01JMEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J3/00Spectrometry; Spectrophotometry; Monochromators; Measuring colours
    • G01J3/12Generating the spectrum; Monochromators
    • G01J3/26Generating the spectrum; Monochromators using multiple reflection, e.g. Fabry-Perot interferometer, variable interference filters

Landscapes

  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Spectrometry And Color Measurement (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)
  • Optical Filters (AREA)
  • Light Receiving Elements (AREA)

Abstract

PURPOSE:To drastically miniaturize a photodetector, and to lower electrostatic driving voltage by forming a groove through etching in a region between a light-receiving layer forming region and a spacer disposing region on the rear of a semiconductor substrate. CONSTITUTION:When the spacer 30 of a silicon substrate 10 is faced so as to be brought into contact with a glass substrate 20, electrodes 27 are superposed to the spacer 30 through outer peripheral sections 27a. The Si substrate 10 is anisotropic-etched, and a groove 80 having an approximately trapezoid longitudinal section shape is formed in a region 200 between a light-receiving region 100 and a spacer disposing region 300 on the rear 10b of the Si substrate 10. Consequently, the thickness of a substrate 10 section can be thinned down only by an etching amount, thus easily curving the substrate. Accordingly, a photodetector is drastically miniaturized, and low-voltage driving can be attained.

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は、2枚の基板を接合により一体化したファプリ
ーベロー型可変干渉フィルターを基にした波長選択性受
光素子に関し、小型の分光器・色識別器、波長多重通信
における受光素子、カラー時分割検出型イメージセンサ
などに利用可能な、波長選択性受光素子に関するもので
ある。
Detailed Description of the Invention (a) Industrial Application Field The present invention relates to a wavelength-selective photodetector based on a Fapley-Bello type variable interference filter in which two substrates are integrated by bonding. The present invention relates to a wavelength-selective light-receiving element that can be used as a color discriminator, a light-receiving element in wavelength multiplex communication, a color time-division detection type image sensor, and the like.

(ロ)従来の技術 一般に、この種の可変干渉フィルターでは、2枚のガラ
ス基板上にそれぞれ反射膜を形成してそれらを対向さ仕
、両基板を薄膜スペーサを介して接合することにより、
ファブリーペロー干渉を生じる空隙が形成される。そし
てその空隙間隔に応じて光の干渉が生じ、特定波長のみ
を透過するフィルター作用を生じる。また一方の基板に
力を印加して湾曲させ空隙間隔を可変することによって
、透過波長を変化させることが可能である。
(b) Conventional technology Generally, in this type of variable interference filter, reflective films are formed on two glass substrates, they are placed facing each other, and both substrates are bonded via a thin film spacer.
A void is formed that causes Fabry-Perot interference. Light interference occurs depending on the spacing between the gaps, creating a filtering effect that transmits only specific wavelengths. Furthermore, by applying force to one substrate and bending it to change the gap distance, it is possible to change the transmission wavelength.

この可変干渉フィルターは光路を曲げずに波長選択を行
うことができるため、回転機構などの機械的動作部分か
不要であり、また発光素子あるいは受光素子、を可変干
渉フィルターに接して設置することができるため、シス
テム全体を小型化できる。
This variable interference filter can select wavelengths without bending the optical path, so there is no need for mechanically moving parts such as a rotating mechanism, and the light emitting element or light receiving element can be installed in contact with the variable interference filter. This makes it possible to downsize the entire system.

ここで、可変干渉フィルターの一方のガラス基板を半導
体フォトディテクタに置き換えた一体型の波長選択性受
光素子が、従来、提案されている(特願昭61−102
989号参照)。
Here, an integrated wavelength-selective light-receiving element in which one glass substrate of the variable interference filter is replaced with a semiconductor photodetector has been proposed (Japanese Patent Application No. 61-102
(See No. 989).

すなわち、これは、受光素子とファブリーペロー型可変
フィルターを一体型とすることにより両者の位置合わせ
が不要となり取り扱いが容易になるとともに、素子間の
界面が減ることにより光量ロスが減少するなどの利点を
有する。
In other words, by integrating the light receiving element and the Fabry-Perot variable filter, there is no need to align them, making handling easier, as well as reducing light loss by reducing the number of interfaces between the elements. has.

(ハ)発明が解決しようとする課題 受光素子と透光性基板とを接合し、両基板間に形成され
る微細空洞において生じるファプリーベロー干渉を利用
して波長遣択を行う素子におし)で重要な点は、空洞間
隔を適当な駆動力で制御できるかどうか、空洞の平行性
が良好かどうか、および素子を小型化できるかどうかで
ある。
(c) Problems to be Solved by the Invention A light-receiving element and a light-transmitting substrate are bonded together, and an element is created that performs wavelength selection by utilizing Fapley Bellows interference that occurs in a microscopic cavity formed between the two substrates. ), the important points are whether the cavity spacing can be controlled with an appropriate driving force, whether the cavities have good parallelism, and whether the device can be miniaturized.

しかし、上記従来の素子においては、以下の理由により
、スペーサ間隔をある程度以上に狭めることができず、
素子を有効受光面積に対し著しく大きなものとせざるを
得なかった。
However, in the conventional element described above, the spacer interval cannot be narrowed beyond a certain level due to the following reasons.
The device had to be made significantly larger than its effective light-receiving area.

第1の理由は空洞の平行度を確保するためである。空洞
間隔を変化さ仕るために、一方の基板をスペーサに囲ま
れた領域内でそのまま湾曲させている。この場合、受光
領域上において空洞の良好な平行度を保つためには基板
の湾曲曲率を小さく設定して基板の平面度を確保しなけ
ればならないので、スペーサ間隔を広く取る必要があり
、必然的に素子が有効受光面積に対してかなり大きなも
のとなる。
The first reason is to ensure parallelism of the cavity. In order to change the cavity spacing, one of the substrates is simply curved within the area surrounded by the spacers. In this case, in order to maintain good parallelism of the cavity on the light-receiving area, the curvature of the substrate must be set small to ensure flatness of the substrate, so the spacer interval must be wide, which inevitably results in In this case, the element becomes considerably large compared to its effective light-receiving area.

第2の理由は空洞間隔の制御に要する力を小さくするた
めである。特に静電駆動法(後述)を用いて空洞間隔を
制御する場合には、力を増加させると電界強度が強くな
り、絶縁破壊の危険性が生じる。力を小さくするために
は他にも基板の厚さを薄くすることが考えられるが、基
板の平面度を維持するためには基板にある程度の厚さが
必要である。必要な力はスペーサ間隔の3乗に反比例し
て小さくなるので、スペーサ間隔を広く取ることによっ
て力を小さく抑えるしかない。
The second reason is to reduce the force required to control the cavity spacing. Particularly when controlling cavity spacing using electrostatic drive methods (described below), increasing force increases electric field strength, creating a risk of dielectric breakdown. Another way to reduce the force is to reduce the thickness of the substrate, but in order to maintain the flatness of the substrate, the substrate needs to be thick to a certain extent. Since the required force decreases in inverse proportion to the cube of the spacer interval, the only way to keep the force small is to widen the spacer interval.

(ニ)課題を解決するための手段 この発明は、一方の面に受光部を有する半導体基板と、
その半導体基板にスペーサを介して上記一方の面に対向
して接合され、それによってファプリーベロー干渉を生
じる空洞を形成しうる透光性基板と、両基板間の空洞間
隔を可変にしうる空洞間隔可変手段とを備え、半導体基
板は、他方の面において、受光層形成領域とスペーサ配
設領域との間の領域に、エツチングにより形成されてな
る溝を有することを特徴とする波長選択性受光素子であ
る。
(d) Means for Solving the Problems This invention provides a semiconductor substrate having a light receiving section on one surface;
A light-transmitting substrate that is bonded to the semiconductor substrate so as to face the above-mentioned one surface via a spacer, thereby forming a cavity that causes Fabry Bellows interference, and a cavity spacing that allows the cavity spacing between both substrates to be made variable. a wavelength-selective light-receiving element, characterized in that the semiconductor substrate has, on the other surface thereof, a groove formed by etching in a region between the light-receiving layer formation region and the spacer arrangement region. It is.

すなわち、この発明は、一方の面に受光部を有する半導
体基板と、これにスペーサを介して上記一方の面に対向
して接合された透光性基板とを備えた波長選択性受光素
子において、半導体基板における受光領域とスペーサ領
域間の他方の面の基板部分をエツチングして溝を形成し
たしのである。
That is, the present invention provides a wavelength-selective light-receiving element comprising a semiconductor substrate having a light-receiving portion on one surface, and a light-transmitting substrate bonded to the semiconductor substrate to face the one surface via a spacer. A groove is formed by etching a portion of the semiconductor substrate on the other side between the light-receiving region and the spacer region.

その際、エツチングした分だけ基板部分の厚さを薄くで
きるから、基板の湾曲を容易にできる。特に、受光素子
を構成する半導体基板としてシリコンを用い、それを異
方性エツチングすることにより得られる溝の形状を良好
に制御できるとともに、再現性の向上を図ることができ
る。
At this time, since the thickness of the substrate portion can be reduced by the amount of etching, the substrate can be easily bent. In particular, by using silicon as the semiconductor substrate constituting the light-receiving element and anisotropically etching it, the shape of the groove obtained can be well controlled and the reproducibility can be improved.

(ホ)作用 受光領域においては、基板の平面度および空洞の平行度
を確保するため基板をエツチングせずにそのまま用い、
スペーサ領域と受光領域の間の部分において堪阪をエツ
チングすることにより、基板の湾曲が容易となり、素子
の大幅な小型化および低電圧駆動化を図る事ができる。
(e) In the working light-receiving area, the substrate is used as it is without being etched to ensure flatness of the substrate and parallelism of the cavity;
By etching the etching layer between the spacer region and the light-receiving region, the substrate can be easily bent, making it possible to significantly downsize the device and drive it at a lower voltage.

(へ)実施例 以下、実施例に基づいて本発明の詳細な説明する。なお
、それによってその発明は限定されるものではない。
(f) Examples The present invention will now be described in detail based on examples. Note that the invention is not limited thereby.

第1図に本発明の一実施例による波長選択性受光素子の
概略構成図を示す。素子の作製法および各構成要素につ
いて第2.3.4図にもとづいて説明する。
FIG. 1 shows a schematic configuration diagram of a wavelength selective light receiving element according to an embodiment of the present invention. The manufacturing method of the device and each component will be explained based on FIG. 2.3.4.

第2図(a)は接合直前の素子断面図である。FIG. 2(a) is a sectional view of the element immediately before bonding.

第2図(a、 )において、基板10は面方位が(10
0)、比抵抗率が4Ω’ cm、厚さWが300メ1m
のn型シリコン基板である。この表面10aおよび裏面
t o b +:熱酸化S t O2層13.14をそ
れぞれ形成し、5iOz層13をパターンニングしてボ
ロン拡散を行うことによりp型シリコン層16,17.
18をそれぞれ受光層、静電駆動・静電容量モニタ用電
極層、エツチングストップ層として形成する。ここでp
型シリコン層18は必ずしも必要でなく、もしこれがな
い場合にはStow層13自体がSiエツチング時のス
トップ層としての機能を果たす。さらに、5102層1
3上にスペーサ膜兼静電接合陽極(2,0μmの厚さを
有するA1層)30を形成する。そのほかに、スペーサ
30に接続する電極35およびp型ンリコン層16.1
7にそれぞれ接続する電極(500人の厚さを有するA
1層) 165.175を形成する(第1図参照)。
In FIG. 2(a, ), the substrate 10 has a plane orientation of (10
0), specific resistivity is 4Ω'cm, thickness W is 300mm and 1m
This is an n-type silicon substrate. Front surface 10a and back surface tob+: thermally oxidized S t O2 layers 13, 14 are formed, respectively, and p-type silicon layers 16, 17 . are formed by patterning the 5iOz layer 13 and performing boron diffusion.
18 are formed as a light-receiving layer, an electrostatic drive/capacitance monitoring electrode layer, and an etching stop layer, respectively. Here p
The mold silicon layer 18 is not necessarily necessary, and if it is not present, the Stow layer 13 itself functions as a stop layer during Si etching. Furthermore, 5102 layer 1
A spacer film-cum-electrostatic bonding anode (A1 layer having a thickness of 2.0 μm) 30 is formed on the substrate 3. In addition, the electrode 35 connected to the spacer 30 and the p-type silicon layer 16.1
Connect each electrode to 7 (A with a thickness of 500
1 layer) 165.175 (see Figure 1).

基板20は厚さEが0.5R肩のガラスである。このガ
ラスはSiに熱膨張率が近いパイレックスガラスとした
。基板20のシリコン基板10に対向する面20aの裏
面20bにアルミニウム薄膜の静電接合陽極40を形成
する。一方、シリコン基板10に対向する面20aの表
面上に静電駆動・静電容量モニタ用電極(500人の厚
さを存するA1層)27を形成する。この際、電極27
は接合時に外周縁部27aがスペーサ30とわずかに重
なるようになっており、接合後はシリコン基板側のパッ
ドを介して外部と接続する。
The substrate 20 is made of glass with a thickness E of 0.5R. This glass was Pyrex glass, which has a coefficient of thermal expansion close to that of Si. An electrostatic bonding anode 40 of an aluminum thin film is formed on the back surface 20b of the surface 20a of the substrate 20 facing the silicon substrate 10. On the other hand, on the surface of the surface 20a facing the silicon substrate 10, an electrostatic drive/capacitance monitoring electrode 27 (A1 layer having a thickness of 500 layers) is formed. At this time, the electrode 27
When bonded, the outer peripheral edge 27a slightly overlaps the spacer 30, and after bonding, it is connected to the outside via a pad on the silicon substrate side.

すなわち、シリコン基板10上には受光層【6から引き
出された電極165と、p型拡散層17から引き出され
た電極175と、スペーサ30に接続する電極35のそ
れぞれのパッドが配設されている[第1図参照]。
That is, on the silicon substrate 10, pads are provided for electrodes 165 drawn out from the light-receiving layer 6, electrodes 175 drawn out from the p-type diffusion layer 17, and electrodes 35 connected to the spacers 30. [See Figure 1].

接合後は、電極27とp−9i層17との間に空洞コン
デンサが形成されるので、両層27および17の間に電
圧を印加して静電引力を発生することにより空間間隔を
制御し、また両′r4極27および17間の静電容量よ
り空間間隔dをモニタする。
After bonding, a cavity capacitor is formed between the electrode 27 and the p-9i layer 17, so the spatial spacing can be controlled by applying a voltage between both layers 27 and 17 to generate electrostatic attraction. , and also monitors the spatial distance d from the capacitance between the two 'r4 poles 27 and 17.

なお、本実施例では電極165.175と対向する領域
については静電駆動・静電容量モニタ用電極27を形成
せず、該電極27を一部切欠いた空間Sを設け[第7図
(a)参照]、これによりショートなどのトラブルを未
然に防止できる。
In this example, the electrostatic drive/capacitance monitoring electrode 27 is not formed in the area facing the electrodes 165 and 175, and a space S is provided by partially cutting out the electrode 27 [see FIG. )], this can prevent problems such as short circuits.

Si基板lOの受光領域100の表面50上およびガラ
ス基板20のその領域100に対向する表面51上にそ
れぞれ反射膜11.21を形成する。
Reflective films 11.21 are formed on the surface 50 of the light-receiving region 100 of the Si substrate IO and on the surface 51 of the glass substrate 20 facing the region 100, respectively.

この反射膜は、本実施例ではT i 01. S i 
Otの9層交互多層膜としたが、M gF t、ZnS
などよりなる誘電体多層膜、あるいはAg5Al、Au
などの金属膜でもよい。
In this example, this reflective film is T i 01. Si
A nine-layer alternating multilayer film of Ot, M gF t, ZnS
Dielectric multilayer film consisting of Ag5Al, Au, etc.
A metal film such as may also be used.

以下、素子の作成方法について説明する。The method for manufacturing the element will be described below.

(1)両層tfiElO,20を以下のようにして接合
する。
(1) Both layers tfiElO, 20 are joined as follows.

まず、第2図(b)に示すように、シリコン基板10の
スペーサ30かガラス基板20と接するように対向させ
る。この際、上述したように、電極27はその外周縁部
27aを介してスペーサ30と重なる。続いて、加熱雰
囲気(400°C)でスペーサ30および基板lO全全
体接地し、静電接合陰極40に一300Vを10分間印
加することにより、静電接合を行う。これに上り両層板
10゜20間にファプリーベロー干渉を生じる空洞99
が形成される。
First, as shown in FIG. 2(b), the spacer 30 of the silicon substrate 10 is opposed to the glass substrate 20 so as to be in contact with it. At this time, as described above, the electrode 27 overlaps the spacer 30 via its outer peripheral edge 27a. Subsequently, the spacer 30 and the substrate 1O are entirely grounded in a heated atmosphere (400° C.), and -300 V is applied to the electrostatic bonding cathode 40 for 10 minutes to perform electrostatic bonding. A cavity 99 that rises above this causes fapley bellow interference between the two layered plates 10° and 20°.
is formed.

(11)次に、SF基反10の異方性エツチングを行う
(11) Next, the SF base film 10 is anisotropically etched.

すなわち、Si基板10の裏面tabにおいて、受光領
域100とスペーサ配設領域300との間の領域200
に縦断面略台形状の溝80を形成する。
That is, on the back surface tab of the Si substrate 10, a region 200 between the light receiving region 100 and the spacer arrangement region 300
A groove 80 having a substantially trapezoidal longitudinal section is formed in the groove 80 .

その準備として、Si異方性エツチングのマスク層とし
て働< S r Oを層【4のパターニングを行う。ス
ペーサ30の内側、受光部の外側に2つの正方形を描き
、これらの小さな正方形、大きな正方形の間で囲まれた
領域゛の5iOz層14を除去する。正方形の各辺は<
ito>または< lot>方向を向くように設定した
。このパターニングの形状は正方形に限らず、円形であ
ってもよい。なお、この作業は接合前に行ってもよい。
In preparation for this, patterning of a layer [4] of SrO is performed, which serves as a mask layer for Si anisotropic etching. Two squares are drawn inside the spacer 30 and outside the light receiving section, and the 5iOz layer 14 in the area surrounded by these small squares and large squares is removed. Each side of the square is <
It was set to face in the <ito> or <lot> direction. The shape of this patterning is not limited to a square, but may be circular. Note that this work may be performed before joining.

もう一つの準備として、巴ツチング液が、接合によって
形成された空隙99に侵入するのを阻止するため、接合
された両層板to、20の端面にシール材を塗るのが好
ましい。
As another preparation, it is preferable to apply a sealing material to the end faces of the two-layer plates to, 20 that have been bonded, in order to prevent the sealing liquid from entering the gap 99 formed by the bonding.

続いて、上記のように接合された両層[1020をSi
異方性エツチング液に浸す。ただし、異方性エツチング
とは結品方位によってエツチングレートが少なくとも2
倍以上達うものを指し、一般には(100)面などでの
エツチング速度が早<、(lit)面でのエツチング速
度が遅いため、−旦形成された(111)面がエツチン
グストップ層18として働き、エツチング時間依存性の
ほとんどない高精度のエツチング形状が得られるととい
う特徴がある。
Subsequently, both layers bonded as described above [1020 are Si
Soak in anisotropic etching solution. However, anisotropic etching means that the etching rate is at least 2 depending on the crystal orientation.
In general, the etching rate is faster on the (100) plane and slower on the (lit) plane, so the (111) plane that is formed once acts as the etching stop layer 18. It is characterized by the ability to obtain highly accurate etched shapes with almost no dependence on etching time.

ここで異方性エツチング液としてEPW (エチレンジ
アミン・ピロカテコール水溶液)を用い、115℃で3
00分エツチングを行った。
Here, EPW (ethylenediamine/pyrocatechol aqueous solution) was used as an anisotropic etching solution, and
Etching was performed for 00 minutes.

なお、異方性エツチング液としてはK OH水溶液、ヒ
ドラジン水溶液などを用いてもよい。エツチング液とし
てKOHを用いる場合にはStowを若干エツチングす
るので、sio、膜i4をやや厚く形成することが望ま
しい。また、エツチング形状の精変をさほど要求しない
場合などにはSiの等方性エツチング液(ぶつ酸・哨酸
混合液など)を用いてもよい。
Note that as the anisotropic etching solution, a KOH aqueous solution, a hydrazine aqueous solution, or the like may be used. When KOH is used as the etching solution, Stow is slightly etched, so it is desirable to form the sio and film i4 somewhat thickly. Furthermore, if the etched shape is not required to change so precisely, an isotropic Si etching solution (such as a mixed solution of butic acid and acidic acid) may be used.

なお、本実施例では接合後にStエツチングを行う方法
を示したが、その順序を逆にして、S+エツチング後に
接合を行ってもよい。
Although this embodiment shows a method in which St etching is performed after bonding, the order may be reversed and bonding may be performed after S+ etching.

(iii)次に電極を形成する。(iii) Next, form electrodes.

すなわち、Siエツチング終了後、Si基板10の裏面
tobの5ift層14を除去し、その面に電極19を
形成する。なお、5ift層14を除去しなくても電極
19はSiのエツチング部分でSi基板IOと電気的コ
ンタクトを取ることができるので、この除去は必須条件
ではない。
That is, after the Si etching is completed, the 5ift layer 14 on the back surface tob of the Si substrate 10 is removed, and the electrode 19 is formed on that surface. Note that even if the 5ift layer 14 is not removed, the electrode 19 can make electrical contact with the Si substrate IO at the etched portion of Si, so this removal is not an essential condition.

(iv)さらに、基板をダイシングする。(iv) Furthermore, the substrate is diced.

すなわち、ガラス基板20をダイシングして基板20を
分割し、各素子を取り出す。ダイシング時の素子は、第
3図(1)に示すように、素子分割に必要なダイシング
溝81に加え、電極165゜175、a、sを外部に接
続するためのパッド部分91の上のガラスを除去するた
めのダイシング溝82も形成する。
That is, the glass substrate 20 is diced to divide the substrate 20, and each element is taken out. As shown in FIG. 3 (1), the device during dicing is made by forming a glass plate on the pad portion 91 for connecting the electrodes 165, 175, a, and s to the outside, in addition to the dicing grooves 81 necessary for dividing the device. Dicing grooves 82 are also formed for removing.

第3図(b)は、ダイシング時に空隙に水が浸入するの
を防ぐために、両面から空隙を突き抜けないようにダイ
シング溝61および62を入れた場合を示す。溝62は
、Si基板lOの異方性エツチング時に同時に形成する
こともできる。
FIG. 3(b) shows a case in which dicing grooves 61 and 62 are formed from both sides so as not to penetrate through the gaps in order to prevent water from entering the gaps during dicing. The groove 62 can also be formed simultaneously with the anisotropic etching of the Si substrate IO.

(v)素子をステムに装着する。(v) attaching the element to the stem;

素子を装着するステム83を第4図に示す。このステム
は素子装着部の中央が図のよう(こえぐられており、S
i基板10の受光部16下部の領域とは接触しないよう
になっている。スペーサ30下部のSi基板10のみが
導電性ペーストによってステム83に装着される。
The stem 83 on which the element is mounted is shown in FIG. The center of the element mounting part of this stem is hollowed out as shown in the figure, and S
It is designed not to come into contact with the area below the light receiving section 16 of the i-board 10. Only the Si substrate 10 below the spacer 30 is attached to the stem 83 using conductive paste.

なお、ステムの形状を、受光部16下部のSi基板10
がステム83に装着され、スペーサ30直下のSt基板
がステム83に接触しないものであってもよい。
Note that the shape of the stem is similar to that of the Si substrate 10 at the bottom of the light receiving section 16.
may be attached to the stem 83, and the St substrate immediately below the spacer 30 may not contact the stem 83.

この後、電極35 、165.175のパッドとステム
上のリード線バヅド84をワイヤ86でボンディングし
、透明ウィンドウ85をステム83に取れ付はハーメチ
ックシールを行う。
Thereafter, the pads of the electrodes 35, 165, 175 and the lead wire pad 84 on the stem are bonded with a wire 86, and the transparent window 85 is attached to the stem 83 for hermetic sealing.

この際、パッケージ内は真空とするか、乾燥空気、窒素
あるいは放電抑止ガス(SF、あるいはC2F eなど
)を封入する。ハーメチックシールは信頼性の確保およ
び湿度の影響を除去する目的で行うことが望ましいか、
必須条件ではない。なお、素子のガラス基原20自体が
パッケージのウィンドウ85の代わりをするよう素子を
ステム83の上部に接着してもよく、これにより界面で
の反射が減少する利点がある。この場合、パッドに配線
してからステムに接着するなどの工夫が必要である。
At this time, the inside of the package is vacuumed or filled with dry air, nitrogen, or discharge suppressing gas (SF, C2Fe, etc.). Is it desirable to perform hermetic sealing for the purpose of ensuring reliability and eliminating the influence of humidity?
Not a necessary condition. It should be noted that the device may be glued to the top of the stem 83 so that the glass substrate 20 of the device itself takes the place of the window 85 of the package, which has the advantage of reducing reflections at the interface. In this case, it is necessary to devise measures such as wiring to the pad and then bonding to the stem.

このようにして素子が作成される。In this way, the element is created.

本実施例は、さらに以下のように変形することが可能で
ある。
This embodiment can be further modified as follows.

まず、基板IOには拡散型(PN型)シリコンフォトダ
イオードを用いたが、低容屑拡散型、PNN”型、PI
N型、アバランシェ型のものなどを用いてひよい。シリ
コン基板はn型でなくp型であっても通常の不純物濃度
であれば特に問題なく異方性エツチングを行うことがで
きる。更には、基板lOがGe、SiC,GaAs。
First, a diffused type (PN type) silicon photodiode was used for the substrate IO, but low volume diffusion type, PNN" type, PI
You can use N-type, avalanche-type, etc. Even if the silicon substrate is p-type rather than n-type, anisotropic etching can be performed without any particular problem as long as the impurity concentration is normal. Furthermore, the substrate IO is Ge, SiC, or GaAs.

GaAlAs、GaAsP、GaP、InP。GaAlAs, GaAsP, GaP, InP.

[nAsP、[nGaAIPなどの半導体であって乙よ
い。
Semiconductors such as [nAsP, [nGaAIP, etc.] are preferable.

次に、基板20は透光性かある材料ならばガラス以外の
もの、例えば、石英、サファイアあるいは透光性アルミ
ナ、L i N b O3、L iT a O3、M 
g O、アクリル、ポリカーボネートなどであってもよ
い。ただし、静電接合のできない材料の場合には、接合
方法を変更する必要がある。
Next, the substrate 20 is made of a light-transmitting material other than glass, such as quartz, sapphire, or transparent alumina, L i N b O3, L iT a O3, M
g O, acrylic, polycarbonate, etc. may be used. However, in the case of materials that cannot be electrostatically bonded, it is necessary to change the bonding method.

また、基板20の外側には反射防止膜をコートすること
が望ましい。これには反射膜11・21と同じような誘
電体多層膜を用いることができる。
Further, it is desirable to coat the outside of the substrate 20 with an antireflection film. A dielectric multilayer film similar to the reflective films 11 and 21 can be used for this purpose.

さらに、接合方法は静電接合に限定されない。Furthermore, the bonding method is not limited to electrostatic bonding.

例えば、低融点ガラスあるいは鉛・すず・はんだ等の低
融点金属を基板lOもしくは基板20上に塗布し、融点
以上に加熱して接合してもよい。
For example, a low melting point glass or a low melting point metal such as lead, tin, or solder may be coated on the substrate 1O or the substrate 20, and may be bonded by heating it above the melting point.

駆動方法は静電駆動法に限定されない。例えば素子外部
に圧電素子またはコイルなどを設置し、そこで発生した
力を基板10の受光部分に加え、空隙間隔を可変にする
ようにしてもよい。また静電容量モニタは必ずしも行わ
なくてもよい。静電駆動および静電容量モニタを両方と
も行わない場合には、N■27およびp型拡故層17は
不要となる。
The driving method is not limited to the electrostatic driving method. For example, a piezoelectric element or a coil may be installed outside the element, and the force generated therein may be applied to the light-receiving portion of the substrate 10 to make the gap interval variable. Further, capacitance monitoring does not necessarily have to be performed. If neither electrostatic driving nor capacitance monitoring is performed, the N2 27 and the p-type spreading layer 17 are unnecessary.

一方、電極27およびp型拡散層17の間の放電を抑止
するために、これらの少なくとも一方に5iOyなどの
絶縁膜を形成してもよい。ただし絶縁膜を電極17上に
形成する場合には、スペーサ30と電極27との電気的
導通を保つために、スペーサ30と重なる領域には絶縁
膜を形成しないようにしなければならない。
On the other hand, in order to suppress discharge between the electrode 27 and the p-type diffusion layer 17, an insulating film such as 5iOy may be formed on at least one of them. However, when an insulating film is formed on the electrode 17, in order to maintain electrical continuity between the spacer 30 and the electrode 27, the insulating film must not be formed in a region overlapping with the spacer 30.

そして、本実施例では電極27およびp型拡散層17は
静電駆動と静電容量モニタの異なる働きを同時に行って
いるが、これを分けてもよい。例えば電極27は共通と
し、p型拡散層は静電駆動と静電容量モニタについて別
個に設けてもよい。
In this embodiment, the electrode 27 and the p-type diffusion layer 17 perform different functions of electrostatic drive and capacitance monitoring at the same time, but they may be separated. For example, the electrode 27 may be shared, and the p-type diffusion layer may be provided separately for the electrostatic drive and capacitance monitor.

また、電極35 、165.175から取り出すパッド
を基板10上でなく、基板20上に設けてもよい。
Further, the pads taken out from the electrodes 35 and 165 and 175 may be provided on the substrate 20 instead of on the substrate 10.

ただしそのためにはスペーサ30を素子化後圧いに電気
的に独立となる幾つかの領域に分け、それぞれか基板i
O上の各電気要素(拡散層16゜17など)からの電気
を基板20に中継する必要がある。
However, in order to do this, the spacer 30 is divided into several electrically independent regions after device formation, and each region is separated from the substrate i.
It is necessary to relay electricity from each electrical element (diffusion layer 16, 17, etc.) on the substrate 20 to the substrate 20.

使用波長領域については後程述べるが、700〜160
0nmの近赤外光(光通信の短波長領域)以外であって
もよい。受光素子基板にSi、透光性基板にガラスを用
いる場合には、0,3〜1.0μmの領域の光は単にス
ペーサ間隔および反射膜厚を若干変更するだけで波長識
別・検出可能である。また、1.0〜1.6μmの波長
領域(光通信の長波長領域)で使用するためには、基1
flOの材料をGeあるいはrn−Ga−A1・As−
Pのうちの幾つかを組み合わせた化合物半導体(前述)
などにする必要がある。さらに0.3μm以下の紫外領
域、1.6μm以上の遠赤外領域においても、その波長
で感度を有する受光素子基板およびその基板のエツチン
グ方法、その波長で透光性を有する基板の組み合わせを
工夫することにより、本発明を適用することができる。
The wavelength range used will be described later, but it is 700 to 160.
It may be other than near-infrared light of 0 nm (short wavelength region for optical communication). When using Si for the light-receiving element substrate and glass for the light-transmitting substrate, wavelength identification and detection of light in the range of 0.3 to 1.0 μm is possible simply by slightly changing the spacer spacing and reflective film thickness. . In addition, in order to use it in the wavelength region of 1.0 to 1.6 μm (long wavelength region of optical communication), base 1
The material of flO is Ge or rn-Ga-A1・As-
Compound semiconductor that combines some of P (described above)
etc. Furthermore, in the ultraviolet region of 0.3 μm or less and the far infrared region of 1.6 μm or more, we devised a combination of a photodetector substrate that is sensitive at that wavelength, an etching method for that substrate, and a substrate that is transparent at that wavelength. By doing so, the present invention can be applied.

 以下、本素子の動作について述べる。The operation of this device will be described below.

対向する反射膜11および21のそれぞれの領域50お
よび51において、反射膜間隔dに応じてファプリーベ
ロー干渉が生じ、その拮果この領域の透過スペクトル及
び反射スペクトルに顕著な波長依存性が生じる。とくに
反射膜の反射率が高い場合には、分光透過率が極大とな
る波長の近傍の波長の光のみを透過し、その池の波長の
光をほとんど遮断する。この分光透過率の極大波長(選
択波長と呼ぶ)は複数存在し、 として与えられる。ここにmは共鳴次数(m=1゜2.
3,4  、、、)、nは反射膜間の媒質の屈折率、φ
は反射膜での反射の際に生ずる位相シフトである。φの
波長依存性を無視すると、1mはdに比例するものとみ
なせる。本素子ではこの原理を利用して、干渉領域の空
洞間隔を可変とすることにより波長選択受光素子を実現
している。
In the regions 50 and 51 of the opposing reflective films 11 and 21, respectively, Fabry-Bello interference occurs depending on the reflective film spacing d, and as a result, significant wavelength dependence occurs in the transmission spectrum and reflection spectrum of this region. In particular, when the reflectance of the reflective film is high, only light with wavelengths near the wavelength at which the spectral transmittance is maximum is transmitted, and most of the light with wavelengths in that range is blocked. There are multiple maximum wavelengths of this spectral transmittance (referred to as selected wavelengths), which are given as follows. Here, m is the resonance order (m=1°2.
3,4,,,), n is the refractive index of the medium between the reflective films, φ
is the phase shift that occurs during reflection on a reflective film. Ignoring the wavelength dependence of φ, 1 m can be considered to be proportional to d. In this device, a wavelength-selective light-receiving device is realized by making use of this principle and making the cavity spacing of the interference region variable.

そして、波長分解能を良くするためには、反射膜の反射
率を上げ、共鳴次数mを高く設定すればよい。本実施例
では反射膜としてTie、膜とS iOを膜を交互に9
層積層したちのを用いており、その反射率は使用波長領
域全体で95%以上、位相ンフトφは約180’である
。共鳴次数は使用波長領域に唯一の透過ピークが存在す
るという条件から決定される。使用波長範囲を、例えば
、光通信の短波長領域である780〜g90nmと設定
すると、共鳴次数mが4以下であれば、この選択波長り
月二記近赤外領域内のどの波長となるように走査されて
も、それより高次もしくは低次の選択波長はこの領域に
は含まれない。従って、本実施例においてはm=4とし
た。また媒質として真空を用いているためn=1である
。以上の条件下で選択波長λ4を780〜g90nmの
範囲において走査するためには、計算上dをおよそ15
60〜1780nmの範囲で可変とすればよい。
In order to improve the wavelength resolution, it is sufficient to increase the reflectance of the reflective film and set the resonance order m high. In this example, a Tie film and a SiO film were alternately used as the reflective film.
A laminated material is used, and its reflectance is 95% or more over the entire wavelength range used, and the phase shift φ is approximately 180'. The resonance order is determined based on the condition that a unique transmission peak exists in the wavelength range used. For example, if the wavelength range to be used is set to 780 to 90 nm, which is the short wavelength region for optical communication, and the resonance order m is 4 or less, the selected wavelength can be determined at any wavelength within the near-infrared region described in Section 2. Even if the wavelength is scanned, higher or lower order wavelengths are not included in this region. Therefore, in this example, m=4. Further, since vacuum is used as a medium, n=1. Under the above conditions, in order to scan the selection wavelength λ4 in the range of 780 to g90nm, d should be calculated to be approximately 15
What is necessary is just to make it variable in the range of 60-1780 nm.

なお、一般にはより広い波長領域で用いようとするとm
を小さく設定する必要がある。例えば可視光領域(40
0〜750nm)で使用可能な素子はm−1とする必要
があり、また反射膜もこの広い波長全域でほぼ一定の反
射膜を有するAg、AQなどにする必要がある。
Generally speaking, if you try to use it in a wider wavelength range, m
needs to be set small. For example, visible light region (40
The device that can be used in the wavelength range (0 to 750 nm) needs to be m-1, and the reflective film needs to be made of Ag, AQ, etc., which has a substantially constant reflective film over this wide range of wavelengths.

本実施例においては、空洞間隔を可変とするための手段
として、ii極17・27間に電圧を加えたときに生じ
る静電引力を利用している。この方法は、干渉フィルタ
ー外部に圧電素子等の駆動素子を必要としないため、素
子全体の構造を単純・小型化でき、また素子の耐振動性
が向上する。
In this embodiment, the electrostatic attraction generated when a voltage is applied between the ii poles 17 and 27 is used as a means for making the cavity interval variable. Since this method does not require a driving element such as a piezoelectric element outside the interference filter, the overall structure of the element can be simplified and miniaturized, and the vibration resistance of the element can be improved.

電極17・27間に生じる静電力は次式で与えられる。The electrostatic force generated between the electrodes 17 and 27 is given by the following equation.

ここに、■は電極間に印加した電圧、ε。は真空の誘電
率、ε、は電極間媒質の比誘電率である。
Here, ■ is the voltage applied between the electrodes, and ε. is the permittivity of vacuum, and ε is the relative permittivity of the interelectrode medium.

なお、dはFの増加に伴い減少するため、Vとdの関係
はかなり複雑なものとなる。
Note that since d decreases as F increases, the relationship between V and d becomes quite complicated.

さらに本実施例では、選択波長を所定値に渫つために、
電極17・27間の静電容量Cを検出している。この静
電容量Cは、反射膜間隔dに反比例するため、Cとλ4
とは一対一の関係にある。
Furthermore, in this embodiment, in order to adjust the selected wavelength to a predetermined value,
The capacitance C between the electrodes 17 and 27 is detected. This capacitance C is inversely proportional to the reflective film spacing d, so C and λ4
There is a one-to-one relationship.

従って、静電容!!icが一定となるように静電駆動電
圧を制御することにより、選択波長を安定化することが
できる。
Therefore, capacitance! ! By controlling the electrostatic drive voltage so that ic is constant, the selected wavelength can be stabilized.

本実施例では、電極17・27を静電容量モニタと静電
駆動の両方に用いるために、静電容量検出信号に静電駆
動信号の最高周波数よりも高い周波数の交流を用い、カ
ップリングコンデンサを用いて2信号を分離している。
In this embodiment, in order to use the electrodes 17 and 27 for both capacitance monitoring and electrostatic drive, an alternating current with a frequency higher than the highest frequency of the electrostatic drive signal is used as the capacitance detection signal, and the coupling capacitor is is used to separate the two signals.

なお、これらの信号を電極上で混合しびくでもよいよう
に、素子内部に静電容量検出専用電極と静電駆動専用電
極を独立に配設してもよい。
Note that an electrode dedicated to capacitance detection and an electrode dedicated to electrostatic drive may be independently provided inside the element so that these signals may be mixed on the electrode.

次に、本実施例の波長可変受光素子の特性について述べ
る。
Next, the characteristics of the variable wavelength light receiving element of this example will be described.

本素子の最大の特徴は、基板10としてエツチングが容
易なシリコンを用い、それを精密に異方性エツチング加
工することによって、反射面の面精度を保ちながら、空
隙間隔の制御性を飛躍的に高めたことである。
The greatest feature of this device is that silicon, which is easy to etch, is used as the substrate 10, and by precisely anisotropically etching it, the controllability of the gap distance is dramatically improved while maintaining the surface precision of the reflective surface. It is something that has been raised.

第5図に本実施例に係る素子の駆動時の断面図を示す。FIG. 5 shows a cross-sectional view of the element according to this example when it is driven.

第5図において、基板lOの中でエツチングによって薄
くなった部分77が大きく変形し、それによって中央の
受光部分100の全体にわたり空隙間隔が一様に小さく
なっていることが分かる。本素子は、第7図に示すよう
に、Lが縦31m−溝Rが4+uの矩形状であり、シリ
コン基板IOがエツチングされ最ら薄くなっている部分
77は、厚さHが1μm・長さFが160μm1幅の内
周がK = 2 μm角の正方形であり、静電駆動電極
の面積は3.7511である。また、i*80の開口長
Jは600gmである。
In FIG. 5, it can be seen that the thinned portion 77 of the substrate 10 due to etching is greatly deformed, and as a result, the gap distance is uniformly reduced throughout the central light-receiving portion 100. As shown in FIG. 7, this device has a rectangular shape with length L of 31 m and groove R of 4+u, and the thinnest part 77 where the silicon substrate IO is etched has a thickness H of 1 μm and a length. It is a square with a length F of 160 μm and a width of K = 2 μm square, and the area of the electrostatic drive electrode is 3.7511. Further, the opening length J of i*80 is 600 gm.

このときの駆動電圧と空隙間隔の関係を第6図に示す。The relationship between the driving voltage and the gap distance at this time is shown in FIG.

16〜2QVの駆動電圧で必要な全波長領域を走査でき
ることがわかる。なお、電圧印加前の電極間隔を1.7
8μmにすれば、さらに低電圧駆動化を図ることかでき
るが、電極間隔Mの作製ばらつきを考慮して設計値を2
μmとした。なお、第7図において、Mのみ「μm」の
単位を有し、残りのものはr zyt jの単位を有す
る。
It can be seen that the entire required wavelength range can be scanned with a driving voltage of 16 to 2 QV. Note that the electrode spacing before voltage application is 1.7
If it is set to 8 μm, it is possible to drive at an even lower voltage, but considering manufacturing variations in the electrode spacing M, the design value is changed to 2.
It was set as μm. In FIG. 7, only M has the unit of "μm", and the rest have the unit of r zyt j.

比較のため、特にエツチング加工しないシリコン基板1
10を用いた波長可変受光素子の駆動時の断面図を第8
図に示す。この素子の大きさは、縦Qが2rtrx−’
f11rが20π肩と細長くなっており、スペーサ13
0は横方向の両端部にのみ形成されている。スペーサ間
内径nは+6xmである。駆動時に基板110のスペー
サ130に挟まれた部分400の全体が湾曲し、そのた
め空隙401の間隔が一定と見な什る領域は中央部40
1aのごく一部となる。更に、基板厚が厚く、湾曲に大
きな力が必要なため、スペーサ間隔を広くすることによ
って静電駆動印加電圧が著しく大きくなることを避けて
いる。しかしそのために、素子全体が大型化し、パッケ
ージ(好ましくはハーメチックシール)のコストが非常
に大きくなる。駆動電圧と空隙間隔の関係を第6図に示
す。このとき、印加電圧が70〜88Vの範囲で走査が
できる。ただし電圧が高いため多くの素子で放電による
絶縁破壊が生じている。
For comparison, silicon substrate 1 without any particular etching process
8 is a cross-sectional view of the wavelength variable light receiving element when driven using 10.
As shown in the figure. The size of this element is that the vertical Q is 2rtrx-'
f11r is elongated with a 20π shoulder, and spacer 13
0 is formed only at both ends in the lateral direction. The inner diameter n between the spacers is +6xm. During driving, the entire portion 400 of the substrate 110 sandwiched between the spacers 130 is curved, so that the area where the gap 401 is considered constant is the central portion 40.
It becomes a small part of 1a. Furthermore, since the substrate is thick and requires a large force for bending, the spacer spacing is widened to avoid a significant increase in the electrostatic drive applied voltage. However, this increases the size of the entire device and increases the cost of the package (preferably hermetic seal). FIG. 6 shows the relationship between drive voltage and gap distance. At this time, scanning can be performed within the applied voltage range of 70 to 88V. However, due to the high voltage, many elements suffer from dielectric breakdown due to discharge.

(ト)発明の効果 以上詳説した如く、本発明に係る波長選択性受光素子に
よれば、素子の大幅な小型化が達成されるため低コスト
化が図れ、また静電駆動電圧の低電圧化か図れるので絶
縁破壊問題を解決できる。
(G) Effects of the Invention As explained in detail above, according to the wavelength-selective light-receiving element of the present invention, the element can be significantly miniaturized, resulting in cost reduction, and the electrostatic drive voltage can be reduced. This can solve the dielectric breakdown problem.

従って、本発明は今後、小型・ポータプル分光計・色識
別器、カラー時分割検出型イメージセンサ、光通信用波
長可変受光素子等に広く用いられることが期待される。
Therefore, the present invention is expected to be widely used in small-sized portable spectrometers, color discriminators, color time-division detection type image sensors, wavelength variable light receiving elements for optical communication, and the like.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例に係る波長選択性受光素子を
示す要部分解構成図、第2図(a)、(b )はそれぞ
れ上記実施例に係る波長選択性受光素子の製作中におけ
る構成説明図、第3図(a)、(b)はそれぞれ上記実
施例に係る波長選択性受光素子のダイシング方法を説明
するための要部構成説明図、第4図は上記実施例に係る
波長選択性受光素子をステムに装着した状況を示す構成
説明図、第5図は上記実施例に係る波長選択性受光素子
の駆動時における構成説明図、第6図は上記実施例に係
る波長選択性受光素子およびその比較例の印加電圧−選
択波長特性を示す特性図、第7図(aXb)はそれぞれ
上記実施例における素子の要部説明図、第8図(aXb
Xc)はそれぞれ従来例を示す要部構成説明図である。 10・・・シリコン基板、  20・・・ガラス基板、
l!・21・・・反射膜、 16・・・受光層(p型拡散層)、 17・・・静電駆動・静電容量モニタ用導電層(p型拡
散層)、 18・・・異方性エツチングストップ層(p型拡散層)
、 27・・・静電駆動・静電容量モニタ用電極、30・・
・スペーサ、 40・・・静電接合用電極。 筒 2図(a) 筺4 図 笥 図 (a) 梃 図
FIG. 1 is an exploded configuration diagram of a main part of a wavelength-selective light-receiving element according to an embodiment of the present invention, and FIGS. 2(a) and (b) respectively show the wavelength-selective light-receiving element during manufacture according to the above embodiment. FIGS. 3(a) and 3(b) are explanatory diagrams of the main part configuration for explaining the dicing method of the wavelength-selective light-receiving element according to the above embodiment, respectively, and FIG. A configuration explanatory diagram showing a situation in which a wavelength-selective light-receiving element is attached to a stem, FIG. 5 is an explanatory diagram of the configuration when the wavelength-selective light-receiving element according to the above embodiment is driven, and FIG. 6 is a diagram showing wavelength selection according to the above embodiment. FIG. 7 (aXb) is a characteristic diagram showing the applied voltage-selective wavelength characteristics of a photodetector and its comparative example, and FIG.
Xc) is an explanatory diagram of a main part configuration showing a conventional example. 10... Silicon substrate, 20... Glass substrate,
l!・21... Reflective film, 16... Light-receiving layer (p-type diffusion layer), 17... Conductive layer for electrostatic drive/capacitance monitoring (p-type diffusion layer), 18... Anisotropy Etching stop layer (p-type diffusion layer)
, 27... Electrostatic drive/capacitance monitoring electrode, 30...
・Spacer, 40...electrode for electrostatic bonding. Tube Diagram 2 (a) Chassis 4 Diagram of the drawer (a) Lever diagram

Claims (1)

【特許請求の範囲】[Claims] 1、一方の面に受光部を有する半導体基板と、その半導
体基板にスペーサを介して上記一方の面に対向して接合
され、それによってファブリーペロー干渉を生じる空洞
を形成しうる透光性基板と、両基板間の空洞間隔を可変
にしうる空洞間隔可変手段とを備え、半導体基板は、他
方の面において、受光層形成領域とスペーサ配設領域と
の間の領域に、エッチングにより形成されてなる溝を有
することを特徴とする波長選択性受光素子。
1. A semiconductor substrate having a light-receiving portion on one surface, and a light-transmitting substrate that is bonded to the semiconductor substrate to face the one surface via a spacer, thereby forming a cavity that causes Fabry-Perot interference. and a cavity interval variable means capable of varying the cavity interval between both substrates, the semiconductor substrate being formed by etching in a region between the light-receiving layer forming region and the spacer disposing region on the other surface. A wavelength-selective light-receiving element characterized by having a groove.
JP1079800A 1989-03-29 1989-03-29 Wavelength selective light receiving element Expired - Fee Related JPH0766982B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1079800A JPH0766982B2 (en) 1989-03-29 1989-03-29 Wavelength selective light receiving element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1079800A JPH0766982B2 (en) 1989-03-29 1989-03-29 Wavelength selective light receiving element

Publications (2)

Publication Number Publication Date
JPH02257676A true JPH02257676A (en) 1990-10-18
JPH0766982B2 JPH0766982B2 (en) 1995-07-19

Family

ID=13700295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1079800A Expired - Fee Related JPH0766982B2 (en) 1989-03-29 1989-03-29 Wavelength selective light receiving element

Country Status (1)

Country Link
JP (1) JPH0766982B2 (en)

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08278249A (en) * 1994-10-31 1996-10-22 Valtion Teknillinen Tutkimuskeskus Spectrometer
JP2001235369A (en) * 1999-12-22 2001-08-31 Xerox Corp Fabry-perot cavity spectrophotometer and its manufacturing method
JP2004530926A (en) * 2001-04-12 2004-10-07 イエノプティック エルデーテー ゲーエムベーハー Resonance scanner
WO2008059892A1 (en) * 2006-11-17 2008-05-22 Olympus Corporation Variable spectral element
WO2008072727A1 (en) * 2006-12-14 2008-06-19 Olympus Corporation Variable spectroscopic element, spectroscopic device, and endoscope system
WO2008099817A1 (en) * 2007-02-13 2008-08-21 Olympus Corporation Variable spectral element
JP2012504762A (en) * 2008-10-02 2012-02-23 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Spectrum detector
CN102466516A (en) * 2010-11-12 2012-05-23 精工爱普生株式会社 Optical device
JP2012147007A (en) * 2003-09-15 2012-08-02 Nuvotronics Llc Device package and methods for fabrication and test thereof
JP2012234208A (en) * 2012-08-23 2012-11-29 Seiko Epson Corp Wavelength variable filter
JP2012238008A (en) * 2012-07-06 2012-12-06 Seiko Epson Corp Wavelength variable filter
JP2012247800A (en) * 2012-08-23 2012-12-13 Seiko Epson Corp Wavelength variable filter
JP2013033257A (en) * 2012-08-23 2013-02-14 Seiko Epson Corp Optical tunable filter
WO2013051372A1 (en) * 2011-10-04 2013-04-11 浜松ホトニクス株式会社 Spectroscopic sensor
CN103245998A (en) * 2012-02-14 2013-08-14 精工爱普生株式会社 Optical filter device and manufacturing method for the optical filter device
JP2013178392A (en) * 2012-02-28 2013-09-09 Seiko Epson Corp Wavelength variable interference filter, optical filter device, optical module, and electronic apparatus
JP2014186199A (en) * 2013-03-25 2014-10-02 Seiko Epson Corp Optical filter device, optical module, and electronic equipment
JP2015066611A (en) * 2013-09-27 2015-04-13 セイコーエプソン株式会社 Actuator drive system, optical module, and electronic equipment
JP2015092257A (en) * 2014-12-08 2015-05-14 セイコーエプソン株式会社 Wavelength variable filter
JP2016071039A (en) * 2014-09-29 2016-05-09 セイコーエプソン株式会社 Optical filter device, optical module, and electronic equipment
US9448176B2 (en) 2011-09-29 2016-09-20 Seiko Epson Corporation Variable wavelength interference filter, optical filter device, optical module, and electronic apparatus
US9588333B2 (en) 2013-01-07 2017-03-07 Seiko Epson Corporation Wavelength tunable interference filter, method for manufacturing wavelength tunable interference filter, optical module, and electronic apparatus
CN109814246A (en) * 2017-11-21 2019-05-28 精工爱普生株式会社 Variable-wavelength interference filter, optical device, optical module and electronic equipment
US10746909B2 (en) 2017-02-28 2020-08-18 Seiko Epson Corporation Wavelength variable interference filter and optical module

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6290594B2 (en) 2013-10-31 2018-03-07 浜松ホトニクス株式会社 Photodetector
JP6467346B2 (en) * 2013-10-31 2019-02-13 浜松ホトニクス株式会社 Photodetector

Cited By (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08278249A (en) * 1994-10-31 1996-10-22 Valtion Teknillinen Tutkimuskeskus Spectrometer
JP2001235369A (en) * 1999-12-22 2001-08-31 Xerox Corp Fabry-perot cavity spectrophotometer and its manufacturing method
JP2004530926A (en) * 2001-04-12 2004-10-07 イエノプティック エルデーテー ゲーエムベーハー Resonance scanner
JP2012147007A (en) * 2003-09-15 2012-08-02 Nuvotronics Llc Device package and methods for fabrication and test thereof
US7961335B2 (en) 2006-11-17 2011-06-14 Olympus Corporation Variable spectroscopy device
JP2008129149A (en) * 2006-11-17 2008-06-05 Olympus Corp Tunable spectroscopic element
WO2008059892A1 (en) * 2006-11-17 2008-05-22 Olympus Corporation Variable spectral element
WO2008072727A1 (en) * 2006-12-14 2008-06-19 Olympus Corporation Variable spectroscopic element, spectroscopic device, and endoscope system
JP2008151544A (en) * 2006-12-14 2008-07-03 Olympus Corp Variable spectrometric element, spectrometric apparatus and endoscopic system
WO2008099817A1 (en) * 2007-02-13 2008-08-21 Olympus Corporation Variable spectral element
JP2008197362A (en) * 2007-02-13 2008-08-28 Olympus Corp Variable spectroscopic element
JP2012504762A (en) * 2008-10-02 2012-02-23 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Spectrum detector
CN102466516A (en) * 2010-11-12 2012-05-23 精工爱普生株式会社 Optical device
US9448176B2 (en) 2011-09-29 2016-09-20 Seiko Epson Corporation Variable wavelength interference filter, optical filter device, optical module, and electronic apparatus
WO2013051372A1 (en) * 2011-10-04 2013-04-11 浜松ホトニクス株式会社 Spectroscopic sensor
JP2013079872A (en) * 2011-10-04 2013-05-02 Hamamatsu Photonics Kk Spectral sensor
CN103842784A (en) * 2011-10-04 2014-06-04 浜松光子学株式会社 Spectroscopic sensor
US9587980B2 (en) 2011-10-04 2017-03-07 Hamamatsu Photonics K.K. Spectroscopic sensor
CN103245998A (en) * 2012-02-14 2013-08-14 精工爱普生株式会社 Optical filter device and manufacturing method for the optical filter device
JP2013167701A (en) * 2012-02-14 2013-08-29 Seiko Epson Corp Optical filter device and method for manufacturing optical filter device
US9678259B2 (en) 2012-02-14 2017-06-13 Seiko Epson Corporation Optical filter device and manufacturing method for the optical filter device
JP2013178392A (en) * 2012-02-28 2013-09-09 Seiko Epson Corp Wavelength variable interference filter, optical filter device, optical module, and electronic apparatus
JP2012238008A (en) * 2012-07-06 2012-12-06 Seiko Epson Corp Wavelength variable filter
JP2012234208A (en) * 2012-08-23 2012-11-29 Seiko Epson Corp Wavelength variable filter
JP2012247800A (en) * 2012-08-23 2012-12-13 Seiko Epson Corp Wavelength variable filter
JP2013033257A (en) * 2012-08-23 2013-02-14 Seiko Epson Corp Optical tunable filter
US9588333B2 (en) 2013-01-07 2017-03-07 Seiko Epson Corporation Wavelength tunable interference filter, method for manufacturing wavelength tunable interference filter, optical module, and electronic apparatus
JP2014186199A (en) * 2013-03-25 2014-10-02 Seiko Epson Corp Optical filter device, optical module, and electronic equipment
JP2015066611A (en) * 2013-09-27 2015-04-13 セイコーエプソン株式会社 Actuator drive system, optical module, and electronic equipment
US9891424B2 (en) 2013-09-27 2018-02-13 Seiko Epson Corporation Actuator drive system, optical module, and electronic apparatus
JP2016071039A (en) * 2014-09-29 2016-05-09 セイコーエプソン株式会社 Optical filter device, optical module, and electronic equipment
JP2015092257A (en) * 2014-12-08 2015-05-14 セイコーエプソン株式会社 Wavelength variable filter
US10746909B2 (en) 2017-02-28 2020-08-18 Seiko Epson Corporation Wavelength variable interference filter and optical module
US10921503B2 (en) 2017-02-28 2021-02-16 Seiko Epson Corporation Wavelength variable interference filter and optical module
CN109814246A (en) * 2017-11-21 2019-05-28 精工爱普生株式会社 Variable-wavelength interference filter, optical device, optical module and electronic equipment
JP2019095567A (en) * 2017-11-21 2019-06-20 セイコーエプソン株式会社 Wavelength variable interference filter, optical device, optical module, and electronic device
CN109814246B (en) * 2017-11-21 2022-05-10 精工爱普生株式会社 Variable wavelength interference filter, optical device, optical module, and electronic apparatus

Also Published As

Publication number Publication date
JPH0766982B2 (en) 1995-07-19

Similar Documents

Publication Publication Date Title
JPH02257676A (en) Wavelength selective photodetector
US7329853B2 (en) Spectrally tunable detector
US9069160B2 (en) Optical filter, optical filter device, analyzer, and method for manufacturing optical filter
US7470894B2 (en) Multi-substrate package assembly
US6808276B2 (en) Suspended high reflectivity coating on release structure and fabrication process therefor
CN108362408B (en) Pressure sensor and method for manufacturing the same
US4916497A (en) Integrated circuits including photo-optical devices and pressure transducers and method of fabrication
US20140367035A1 (en) Optical filter, optical filter module, and analyzer
JP5780273B2 (en) Optical filter, optical filter device, and analytical instrument
US6796866B2 (en) Silicon micromachined broad band light source
CN110809711A (en) Microelectromechanical (MEMS) Fabry-Perot interferometer, apparatus and method for manufacturing the same
JP5010199B2 (en) Light emitting device
US5070596A (en) Integrated circuits including photo-optical devices and pressure transducers and method of fabrication
US20180102390A1 (en) Integrated imaging sensor with tunable fabry-perot interferometer
CN212539430U (en) Heterogeneous integrated thermal infrared sensing element and thermal infrared sensor
JP5515314B2 (en) Wavelength selective infrared detector
EP4071546A1 (en) Tunable optical filter device
JP2000346704A (en) Bolometer type infrared detection element
CN114981701A (en) Adjustable optical filter device
KR100208690B1 (en) Thin film actuated mirror array having an enhanced reflective power and method of producing thereof
CN114132888A (en) Heterogeneous integrated chip-level spectrum tuning micro-system
CN115616695A (en) Interference filter and method for manufacturing interference filter
CN114132891A (en) Preparation method of micro-opto-electro-mechanical system
JP5765465B2 (en) Manufacturing method of optical filter
JP2022145017A (en) Package for far infrared sensor and manufacturing method thereof, and far infrared sensor and manufacturing method thereof

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees