JPH0217818B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は一般に多重データバスに関し、特に
多重データバスから受信したメツセージを格納す
るダイレクトメモリアクセスの方法に関する。

今日の基本コマンドシステム、制御システム、
通信システム、インテリジエント情報システム、
中央コンピユータの制御による伝統的なハイアラ
キー構造は柔軟なシステム構成を生み出してい
る。そのようなシステムの開発コスト、調達コス
トおよび保守コストのかなりのパーセンテージが
インターフエース回路、ケーブル、コネクタ等に
費される。

一般的なシステム仕様では各装置の故障と修理
中や操作上のシステムの再構成中でも継続して動
作することができるようなシステム構成を要求さ
れる。これには中央制御素子や臨界ノードを含ま
ない相互接続構造を必要とする。これらの要求は
全装置に共有される各装置の標準バスインタフエ
ースから成るデータバスを使用した相互接続シス
テムを採用することにより満たされる。

一般的な大規模システムでは、コンピユータ、
プロセツサ、デイスプレイおよび周辺装置の相互
接続は独特のハイアラキー構造を必要とする。こ
の場合装置の機能は相互接続するトポロジーの位
置によつて決定される。さらにどのような種類の
装置のインタフエースでもトポロジーの位置によ
り変更される。代表的なシステムはセントラルコ
ンピユータがインタフエースユニツトを介してミ
ニコンピユータに接続され、さらにインタフエー
スユニツトは特殊仕様のコントローラにより周辺
装置、デイスプレイ装置および通信装置と情報伝
達を行う。

装置が故障したときに継続動作を保証するため
に、複数の完全システムを用意し、装置の故障に
対して補償するという意味において一般的なシス
テムは冗長である。システムの装置の数が増大す
るにつれ、ポイントとポイントの相互接続の数
が、急激に増大し、それにつれてインタフエース
のカード、およびケーブルも必要となる。トポロ
ジーの相互接続端子の構成もシステムからシステ
ムへ変わり、それゆえこれら種々のシステムの統
合が最も複雑である。

この種の一般的なシステムに相関する問題のい
くつかを回避するためにシステムの各装置を相互
接続する多重データバスを採することができる。
セントラルコンピユータは分散処理を利用するこ
とにより無くすことができる。コンピユータ装置
はデータバスとのみインタフエースすることが要
求される。各コンピユータは多重データバスによ
り、他の全てのコンピユータ、周辺装置およびデ
イスプレイと直接接続されているので、どのコン
ピユータもそのシステムにおけるどのような役割
も果すことができる。装置が故障したとき、その
間の継続動作は付加的バツクアツプ装置を必要と
するだけである。この結果システムの装置の種類
や数を減少し、装置毎のインタフエースカードの
数を減らすことになる。その結果品目一覧表や保
守の必要性が軽減されるので収集サイクルコスト
および寿命サイクルコストが減少する。

単一の多重データバスを用いる場合は、コンピ
ユータのバスインタフエースはいつでもバスに接
続された装置からのアドレス付けされたメツセー
ジを受取ることができる。これらのメツセージは
アドレス付けされたバスインタフエースに接続さ
れたコンピユータによつて要求されるものではな
いので、バスからそのメツセージを受取る以前に
は、メツセージの到着時刻および発生源は決定で
きない。２つ又はそれ以上の連続したメツセージ
が同じコンピユータにアドレス付けされている場
合は、一般的な格納技術を用いて受信したメツセ
ージをコンピユータが格納する十分な時間を、内
部メツセージギヤツプにより得ることができな
い。そのような一般的な技術はインタラプトレシ
ーバルーチンとそれに続く入出力ドライバルーチ
ンの実行を伴う。

一般的なアプローチはコンピユータメモリへの
転送の前に入力メツセージをキユーイングするこ
とである。これは過度の高速バツフアを必要とす
る。メツセージの到着レートと長さは不定である
ので、データバスのビツトレートの容量が増大す
るにつれバツフアがオーバフローする確率が高く
なる。又一般的なシステムは、メモリ内のあるロ
ケーシヨン（バツフアエリア）から他のロケーシ
ヨン（ワークエリア）へ受信したメツセージを移
動する場合かなりの処理オーバーヘツドを利用し
ている。

メツセージをコンピユータメモリに転送するた
めの既存の代表的なデータバスデザインのいくつ
かの技術が現在使用されている。ある方法はコン
ピユータメモリの特定のロケーシヨンに受信メツ
セージを格納する。この場合は次の入力メツセー
ジを受取る前にその格納したメツセージを移動す
る必要がある。さもなければ、新しく入つてきた
メツセージが従前に入つてきたメツセージの上に
置かれてしまい、データの流れを混乱させる。他
の技術は１つ以上のメツセージのバツフアリング
を外部メモリに供給する。バツフアが一杯の場
合、オーバフローしたメツセージと次に受信した
メツセージが失われる。このメツセージ源は送信
メツセージの損失を知らされ、ある時間経過後再
送信するように指示される。第３の技術はデータ
メツセージ送信前にメモリに空間を予約するコン
トロールワードの送信を提供する。これはメツセ
ージが送信されるための適切な容量のメモリ空間
がアロケートされることを保証する。しかしなが
らこの方法はデータを格納するためいくつかのメ
ツセージの送信を必要とする。この方法は又デー
タの格納領域を設定する処理時間を必要とし、こ
れは演算速度を遅くする。

それゆえ、メモリの入力バツフア領域から処理
領域にメツセージを不必要に移動することをさけ
るためにコンピユータメモリの適切な処理領域に
受信したメツセージを直接格納する方法を持つこ
とはデータ処理技術における改良である。

又コンピユータがメツセージの受信のために準
備し、設定している間、メツセージの受信を遅ら
せる必要性を無くす方法を提供することはこの技
術における改良である。

従来技術のメモリアクセスメソツドに存在する
問題を克服するためにこの発明は進行中のコンピ
ユータ処理を中断させないダイレクトメモリアク
セスの方法を提供する。この方法は複数の処理装
置が接続された分配制御装置すなわち多重データ
バスを採用することができる。

この方法はメモリ内の所定のロケーシヨンに受
信メツセージを格納するようにデータ処理装置の
ダイレクトアドレツシングメモリを提供する。前
記受信メツセージ内に含まれる機能アドレスはメ
モリのメツセージの格納を指示するのに使用され
る。各データ処理装置は実行中に受信メツセージ
内のデータを処理する独特のソフトウエア機能
（プログラム）を有している。この機能アドレス
は受信メツセージ内に含まれるデータを使用する
ソフトウエア機能を識別する。各ソフトウエア機
能はその独特のソフトウエア機能に対応する機能
アドレスを含むメツセージを受信することにより
励起される。

ソフトウエア機能はメモリの所定領域に受信メ
ツセージを格納するのに使用される入力制御ブロ
ツクとベクトルテーブルを作成する方法により書
かれる。この入力制御ブロツクとベクトルテーブ
ルは一度データが受信されるとこのソフトウエア
機能の継続動作を可能にする必要な制御ワードと
ポインタを供給する。

受信したメツセージは機能アドレスとデータワ
ードから成つている。この機能アドレスはデータ
を利用するソフトウエア機能を識別する。この機
能アドレスはダイレクトメモリアクセス
（DMA）コントローラによつて使用され、ベク
トルテーブルをアドレスする。このベクトルテー
ブルはアドレスされたワードによつて指定された
入力制御ブロツクを指示する。DMAコントロー
ラはベクトルテーブルと入力制御ブロツクを用い
て受信メツセージ内のデータワードをどこに格納
するのかを、機能アドレスから決定する。

このベクトルテーブルはDMAコントローラに
よつてアクセスされる入力制御ブロツクの一連の
格納された所定のロケーシヨンである。この入力
制御ブロツクは格納された一連のコマンドワード
であり、DMAコントローラがメモリ内のどこに
データを格納するかを決定する補助を行う。

この発明の方法は機能アドレスを含むメツセー
ジを受信するステツプから成る。

この発明を実施するために、データ処理装置は
バスインタフエース、DMAコントローラ、プロ
セツサおよびメモリを有している。DMAコント
ローラはベクトルテーブルと入力制御ブロツクを
用いてバスインタフエースから受信したメツセー
ジをメモリに転送する。このメツセージは機能ア
ドレスを有した始めのメツセージワードから成
り、次にデータワードが続き、そして終りのメツ
セージワードで構成されている。

バスインタフエースがデータバスからメツセー
ジを受取ると、DMAコントローラは始めのメツ
セージワードに含まれる機能アドレスを利用して
メモリにメツセージを転送する。この機能アドレ
スはベクトルテーブルの入力のインデツクスとな
る。次ににベクトルテーブルの入力が特定の機能
アドレスに相関する入力制御ブロツクを識別す
る。この入力制御ブロツクはデータをメモリに格
納する目的のためにDMAコントローラによつて
利用されるコマンドワードを含む。この機能アド
レスは又受信データを処理するソフトウエア機能
に相当する。

メツセージの第１データワードは入力制御ブロ
ツク内のあるワードによつて決定される所定のメ
モリロケーシヨンに格納される。このメツセージ
の次のワードは、メツセージの最後のワードが受
信される迄第１メモリロケーシヨンに隣接するメ
モリロケーシヨンに格納される。反対に格納はア
ロケートされたメモリ領域を満足する最大数のワ
ードが受信される迄続く。

DMAコントローラは、入力制御ブロツクによ
つて、特定のメツセージを格納するために使用さ
れるメモリ領域のサイズを制限し、ソフトウエア
機能によつて使用されるために受信メツセージの
長さの表示を格納する。入力制御ブロツクは供給
された制御ブロツクのインデツクスを更新するた
めにベクトルテーブルに入力を供給する。この操
作によりDMAコントローラは同じ機能アドレス
に対して使用される次の入力制御ブロツクを識別
する。終りのメツセージワードは、メモリ内に位
置した入力メツセージターミネーシヨンキユーに
格納され、データが格納されたことをソフトウエ
ア機能に知らせる。

上述した方法を採用することにより、進行中の
ソフトウエアの実行を中断することなくデータ処
理装置内のメモリのダイレクトアクセスを可能に
する。上述の方法はダイレクトメモリアクセスを
可能にし、これにより処理装置はデータバスを介
して受信されると同じ速さでメツセージを受信す
ることができる。この方法は処理装置のオーバヘ
ツドを減少し、入力バツフア領域から処理領域へ
の不必要なメツセージの移動を回避することがで
きる。この方法は又処理装置が入力データ受入れ
のための領域を設定する間メツセージの受信を遅
らせる必要がない。

第１図を参照するとこの発明が適用し得る多重
データバスが示されている。このシステムはシリ
アルデータバス２１を有し、このバス２１には、
コンピユータ、デイスプレイおよび周辺装置とい
うような複数の装置が接続される。例えば複数の
コンピユータ２２−１，…２２−Ｎ，複数のデイ
スプレイ２３−１，…２３−Ｎおよび複数の周辺
装置２４−１，…，２４−Ｎをデータバス２１に
接続することができる。このデータバス２１は中
心導体が１つ又は２つの接地シールドで囲れ、コ
ンピユータ、デイイスプレイおよび周辺装置と接
続するように適切なトランス結合を有した同軸又
は３軸ケーブルで構成し得る。前記データバス２
１に接続された複数のコンピユータ２２はそれぞ
れ同一のタイプでも良いし、異るタイプでも良
い。デイスプレイ２３はキヤラクタデイスプレ
イ、グラフイツクデイスプレイ、大スクリーンの
デイスプレイ等で構成し得る。周辺装置２４は端
末（CRT／キーボード）、モデム、プリンタ、デ
イスクおよび磁気テープ等の製品を含む。

前記データバス２１に接続された各装置はバス
２１を介して情報を他のいずれかの装置に転送す
る。例えば、第１コンピユータ２２−１はこのバ
ス２１に接続された他のコンピユータに情報を転
送することもできるし、いずれかの周辺装置２４
やデイスプレイ２３に情報を転送することができ
る。大規模なシステム構成では、いくつかの装置
がデータバス２１を介して、実質的に同時に１つ
の装置にデータを転送することができる。適切に
設計されたシステムにより、いかなるデータの損
失もなく、メツセージ間のギヤツプをほとんどあ
るいは全く無くして一連のメツセージを受信する
ことができる。

第２図を参照すると、代表的な転送装置におい
てメツセージが発生される処理が図示されてい
る。コンピユータ、例えば第１コンピユータ２２
−１はメモリ３３−１、プロセツサ３２−１、ダ
イレクトメモリアクセス（DMA）コントローラ
３３−１およびバスインタフエース３４−１から
成つている。プロセツサ３２−１はプログラム３
５を実行し、入出力命令はDMAコントローラ３
３−１にメモリ３１−１に維持された出力制御ブ
ロツク３８のロケーシヨンを与える。このバスイ
ンタフエース３４−１がデータバス２１にメツセ
ージ３９を転送すると、メツセージ３９は同期パ
ルス（シンクパルス）（Ｓ）４０で始まり、次に
始めのメツセージワード（BOM）４１、データ
ワード４５、第２シンクパルス（Ｓ）４０′およ
び終りのメツセージワード（EOM）４４と続く。

DMAコントローラ３３−１は、出力制御ブロ
ツク３８から始めのメツセージワード４１を検索
し、メツセージ３９の第１ポーシヨンを形成す
る。次に、DMAコントローラ３３−１はスター
テイングアドレスを出力制御ブロツク３８から検
索する。このスターテイングアドレス４２はメモ
リ３１−１のどこにデータワード４５が格納さ
れ、いくつのデータワード（ワードカウンタ４
３）が送信されるかを示している。始めのメツセ
ージワード４１に続いて、バスインタフエース３
４−１は、データワード４５をメモリ３１−１か
ら検索する。最後に、DMAコントローラ３３−
１は終りのメツセージワード４４を出力制御ブロ
ツク３８から検索し、メツセージ３９の最後のポ
ーシヨンを形成する。

このメツセージ３９は特定のデータ処理装置す
なわちコンピユータ２２−Ｎにより受信される。
受信コンピユータ２２−Ｎのバスインタフエース
３４−Ｎは送信されたメツセージ３９を受信し、
この特定の装置が送信されたデータを受信するか
どうかを決定する。明瞭のために、第３図は又受
信メツセージ３９の構成を示す。特に、メツセー
ジ３９は第１のシンクパルス４０とそれに続く、
タイプコード５０と機能アドレス４９を含む始め
のメツセージワード４１を有する。このデータワ
ード４５は始めのメツセージワード４１に続く。
第２のシンクパルス４０′はデータワード４５に
続き、その後に終りのメツセージワード４４が続
きメツセージ３９が終了する。

第４図を参照すると、この発明を図示するのに
有効なブロツク図が示されている。この発明の方
法はメツセージを格納するコンピユータメモリの
ダイレクトアドレツシングを可能にする。上述し
たように、メツセージ３９はメツセージの始めに
機能アドレス４９を有している。一度特定のバス
インタフエース３４がメツセージ９を受付ける
と、機能アドレス４９はDMAコントローラ３３
によつてベクトル（ポインタ）テーブル５５のイ
ンデツクスとして使用されるベクトルテーブル５
５のアドレスは特定の機能アドレス４９に対応す
る入力制御ブロツク（ICB）５６を指示する。こ
のベクトルテーブル５５はDMAコントローラ３
３によつてアクセスされ、格納される入力制御ブ
ロツク５６の一連の所定のメモリロケーシヨンで
ある。入力制御ブロツク５６は受信データをどこ
に格納するかを決定する場合にDMAコントロー
ラ３３を補助する格納された一連のコマンドワー
ドである。入力制御ブロツク５６に格納された情
報はメモリ３１のどこにデータ４５を格納する
か、データ格納後プロセツサ３２をインタラプト
するかしないか、および同じ機能アドレス４９を
用いて次の入力メツセージ３９に対してどのよう
に組立てるかを示す。

特に第４図を参照すると、メツセージ３９はこ
の発明の方法に特別重要な部分を描いたメツセー
ジ３９が示されている。データ処理装置で実行さ
れるソフトウエア機能（プログラム）はメモリ内
に受信メツセージ３９を格納するのに使用される
入力制御ブロツク５６とベクトルテーブル５５を
作成する方法により書かれる。メツセージ３９に
含まれる機能アドレス４９はベクトルテーブル５
５をインデツクスするためにDMAコントローラ
３３によつて利用される。機能アドレス４９はベ
クトルテーブル５５に印加され、このテーブル５
５は特定の入力制御ブロツク例えばブロツク５６
のロケーシヨン６０を識別する。この入力制御ブ
ロツク５６は特定の機能アドレス４９に対して指
定される。

一度識別されると、DMAコントローラ３３は
入力制御ブロツク５６を用いて受信メツセージ３
９からメモリ３１の入力メツセージ領域５７への
データの流れを制御する。このDMAコントロー
ラ３３はメツセージ３９の第１データワードを入
力制御ブロツク５６のメツセージ（MSG）領域
ロケーシヨン６１のラベルが付されたコントロー
ルワードにより識別される入力メツセージ領域内
の第１メモリロケーシヨン６２に格納する。
DMAコントローラ３３はメツセージ３９からの
データをメツセージ３９の最後のワード６３が受
信される迄隣接したメモリロケーシヨンの入力メ
ツセージ領域５７に転送する。終りのメツセージ
ワード４４が検出されると、DMAコントローラ
３３は終りのメツセージワード４４を入力メツセ
ージターミネーシヨンキユー５８のメモリロケー
シヨン６８に格納し、データワードの入力メツセ
ージ領域５７への転送を終了する。DMAコント
ローラ３３は又受信メツセージの長さに関する情
報を入力制御ブロツク５６のメモリロケーシヨン
６４に格納する。この結果このデータ４５を利用
するソフトウエア機能はメツセージが終了したこ
との表示を有する。

通常、受信メツセージ３９のデータワード４５
の数は入力メツセージ領域５７のサイズと等しい
かそれより小さい。しかしながら、受信メツセー
ジ３９に含まれるデータワード４５の数が入力メ
ツセージ５７に含まれるワードの数よりも大きい
場合、DMAコントローラ３３はその領域５７が
一杯になる迄、入力メツセージ領域５７にデータ
を格納する。DMAコントローラ３３はメモリロ
ケーシヨン６５に格納された情報を用いて終りの
領域５７を決定する。このDMAコントローラ３
３はメモリロケーシヨン６６のワードに到達する
とデータの格納を停止する。DMAコントローラ
３３は入力メツセージ領域５７のサイズをメツセ
ージが超える場合受信したデータワードの格納を
停止する上述したように、受信メツセージ３９の
長さに関する情報はDMAコントローラ３３によ
つて入力制御ブロツク５６に格納され、終りのメ
ツセージワード４４は入力メツセージターミネー
シヨンキユー５８に格納される。いずれの場合
も、使用された入力制御ブロツク５６のロケーシ
ヨンはDMAコントローラ３３によつて入力メツ
セージターミネーシヨンキユー５８に格納され
る。この操作はメツセージ３９が受信されたかど
うかおよびどのコントロールブロツクがデータ４
５を格納するのに使用されたかをソフトウエア機
能が決定するのを補助する。

DMAコントローラ３３は使用された入力制御
ブロツク５６の表示としてメモリロケーシヨン６
９を指定する入力メツセージターミネーシヨンキ
ユー５８のワードを格納し、さらに各受信メツセ
ージ３９ごとに終りのメツセージ（EOM）ワー
ド４４のメモリロケーシヨン６８を格納する。入
力メツセージターミネーシヨンキユー５８は、メ
ツセージおよび終りのメツセージワードを格納す
るのに使用される特定の入力制御ブロツクに関し
て従前の受信メツセージのヒストリーを保持す
る。

次の入力制御ブロツク（ICB）ロケーシヨン６
７として識別される入力制御ブロツク５６のリー
ドはDMAコントローラ３３によりベクトルテー
ブル５５に格納される。これは同じ機能アドレス
を有した次のメツセージがその中に含まれるデー
タの格納制御に対する正当なインデツクス（ポイ
ンタ）を有することを保証する。この結果多重入
力制御でロツクが一緒にチエイニングされたり、
同じ入力制御ブロツクが連続して使用されるのを
可能にする。

第４図を参照して述べられた実施は入力バツフ
アからの処理領域へのメモリでのメツセージの移
動を不要にする。又処理装置がメツセージを受信
するための準備をしている間、メツセージの受信
を遅らせる必要を無い。機能アドレスの使用によ
りメツセージを直接格納することによりプロセツ
サがメツセージを分類する必要性を無くした。こ
のシステムは更に、入力メツセージが、システム
のインタラプトや、処理オーバヘツド無しに周期
的にデータベースフアイルを直接更新することを
可能にする。

第５図を参照すると、この発明の一般的な方法
がフローチヤートで示されている。特に、この方
法はブロツク７５で示されるようにデータバスを
介して転送される機能アドレスを有するメツセー
ジを受信するステツプから成る。受信メツセージ
に含まれる機能アドレスはブロツク７６で示すよ
うにベクトルテーブルをインデツクスするのに使
用される。このようにアドレスされたベクトルテ
ーブルは、ブロツク７７で示されるように機能ア
ドレスに対応する入力制御ブロツクのアドレスを
供給する。この入力制御ブロツクはブロツク７８
で示すように、受信メツセージ内のデータを格納
するメモリロケーシヨンを示す。最後に、メツセ
ージ内のデータがブロツク７９に示されるように
メモリロケーシヨンに格納される。

以下第６図を参照してこの発明のより詳細な方
法について説明する。この発明の方法の詳細なス
テツプにはバスインタフエースからメツセージを
受信するステツプを有し、これにはブロツク７５
に示されるようにメツセージを受付け、機能アド
レスをDMAコントローラに送るステツプを含ん
でいる。DMAコントローラはブロツク７６で示
すようにベクトルテーブルをインデツクスするの
に機能アドレスを利用している。このベクトルテ
ーブルアドレスはブロツク７７に示すようにどこ
にデータを格納するかを示す情報を含む入力制御
ブロツクをアドレス（指し示す）する。DMAコ
ントローラはメツセージに含まれるデータの第１
ワードを、ブロツク８０に示すように入力制御ブ
ロツクのあるワードによつて示される所定のロケ
ーシヨンに格納する。メツセージのそれに続くデ
ータは第１ワードに隣接するメモリロケーシヨン
に格納され、ブロツク８１に示すように格納領域
が一杯になるか又は完全なメツセージが格納され
る迄続けられる。

又受信メツセージの長さの表示も出力制御ブロ
ツクに格納され、ブロツク８２に示すように、デ
ータがどこで終るかを示すデータを用いてソフト
ウエア機能を提供する。終りのメツセージワード
およびデータを格納するのに使用した入力制御ブ
ロツクのロケーシヨンはメツセージターミネーシ
ヨンキユーに格納され、ソフトウエア機能にデー
タが格納したことを知らせる。（ブロツク８３参
照）又同じ機能アドレスを有する次のメツセージ
が受信されたとき使用される次の入力制御ブロツ
クのロケーシヨンがブロツク８４に示すようにベ
クトルテーブルに格納される。この最後のステツ
プは多重入力制御ブロツクが一緒にチエイニング
されたりあるいは同じ入力制御ブロツクを連続し
て使用したりするのを可能にする。

以上多重データバスに接続されたデータ処理装
置から受信したメツセージを格納するためにダイ
レクトメモリアクセスを用いた新しい方法につい
て述べた。この方法は入力バツフアエリアからの
メモリ内のメツセージの移動を無くす。又この方
法はコンピユータがメツセージの受付けと格納を
準備している間入力メツセージの受付けを遅らせ
る必要も無い。

【図面の簡単な説明】

第１図はこの発明が適用される多重データバス
を示す概念図、第２図はデータバス上を転送され
るメツセージを発生する処理を示す説明図、第３
図はデータバス上を転送される代表的メツセージ
の構成図、第４図はこの発明の方法を採用するた
めのブロツク図、および第５図乃至第６図はこの
発明の方法を示すフローチヤートである。 ２１……シリアルデータバス、２２−１，…２
２−Ｎ……コンピユータ、２３−１，…，２３−
Ｎ……デイスプレイ、２４−１，…，２４−Ｎ…
…周辺装置、３２−１……プロセツサ、３３−１
……DMAコントローラ、３４−１……バスイン
タフエース、３８……出力制御ブロツク、３９…
…メツセージ、４０……シンクパルス、４１……
メツセージワード、４５……データワード、４
０′……第２シンクパルス、４４……終りのメツ
セージワード、４９……機能アドレス、５６……
入力制御ブロツク、５７……入力メツセージ領
域、５８……入力メツセージターミネーシヨンキ
ユー。

Claims (1)

1. 【特許請求の範囲】 １ 複数のデータ処理装置が接続され、受信した
   メツセージを格納するために前記各装置に相関す
   るコンピユータメモリのダイレクトアドレツシン
   グを提供する多重バスであり、前記装置が、前記
   装置によつて実行されるソフトウエア機能によつ
   て作られるベクトルテーブルおよび入力制御ブロ
   ツクを有し、前記メツセージが前記メモリに転送
   される機能アドレスとデータから成り、前記機能
   アドレスを含む前記メツセージを受信するステツ
   プと；前記機能アドレスにもとずいて前記ベクト
   ルテーブルに格納されたポインタを読みだすステ
   ツプと；前記機能アドレスにもとずいて読みださ
   れたポインタにより指定された入力制御ブロツク
   をアドレツシングするステツプと；および前記入
   力制御ブロツクにより指定されたコンピユータメ
   モリロケーシヨンに、前記メツセージ内のデータ
   を格納するステツプとで構成されることを特徴と
   する、多重データバスの使用方法。 ２ 前記機能アドレスを含む次のメツセージとと
   もに使用される入力制御ブロツクのロケーシヨン
   を示す前記入力ブロツクから派生した情報で前記
   ベクトルテーブルを更新するステツプをさらに有
   することを特徴とする特許請求の範囲第１項記載
   の多重データバスの使用方法。 ３ 前記ソフトウエア機能によつて使用するため
   に前記メツセージの長さを示す情報を格納するス
   テツプをさらに有することを特徴とする特許請求
   の範囲第１項および第２項のいずれかに記載の多
   重データバスの使用方法。 ４ 前記受信したメツセージを格納するのに使用
   された入力制御ブロツクを示す情報を格納するス
   テツプをさらに有することを特徴とする特許請求
   の範囲第１項乃至第３項のいずれかに記載の多重
   データバスの使用方法。 ５ 前記メツセージが受信されたかどうかを示す
   情報を入力メツセージターミネーシヨンキユーに
   格納するステツプをさらに有することを特徴とす
   る特許請求の範囲第１項乃至第４のいずれかに記
   載の多重データバスの使用方法。