JPH0194648A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0194648A JPH0194648A JP25334687A JP25334687A JPH0194648A JP H0194648 A JPH0194648 A JP H0194648A JP 25334687 A JP25334687 A JP 25334687A JP 25334687 A JP25334687 A JP 25334687A JP H0194648 A JPH0194648 A JP H0194648A
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon layer
- insulating film
- region
- interlayer insulating
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 61
- 229920005591 polysilicon Polymers 0.000 claims abstract description 61
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 239000010410 layer Substances 0.000 abstract description 62
- 239000011229 interlayer Substances 0.000 abstract description 23
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 10
- 238000000034 method Methods 0.000 description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- -1 phosphorus ions Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0802—Resistors only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、半導体装置に関し、特に、高抵抗値が得られ
る半導体装置に関するものである。
る半導体装置に関するものである。
［従来の技術］
第２図に示すように、従来の半導体装置では、上部に厚
膜酸化膜が形成された半導体基板１上にポリシリコン層
２が形成されている。ポリシリコン層２のうち、配線と
の接触領域３では、不純物濃度が高められている。半導
体基板１およびポリシリコン層２を覆うように、層間絶
縁膜４が形成されている。層間絶縁膜４の上にはアルミ
配線５゜６が形成されている。アルミ配線５．６は、層
間絶縁３１１４の領域３に対応する部分に形成されたコ
ンタクト孔７．８を通して、領域３にオーミック接触し
ている。
膜酸化膜が形成された半導体基板１上にポリシリコン層
２が形成されている。ポリシリコン層２のうち、配線と
の接触領域３では、不純物濃度が高められている。半導
体基板１およびポリシリコン層２を覆うように、層間絶
縁膜４が形成されている。層間絶縁膜４の上にはアルミ
配線５゜６が形成されている。アルミ配線５．６は、層
間絶縁３１１４の領域３に対応する部分に形成されたコ
ンタクト孔７．８を通して、領域３にオーミック接触し
ている。
この従来の半導体装置を作製するには、まず、上部に厚
膜酸化膜が形成された半導体装置基板１上に、化学気相
成長法によりポリシリコン層２を形成する。次に、ポリ
シリコン層２が所定の高抵抗値となるように、ポリシリ
コン層２にイオン注入法によりボロンおよびリンを注入
する。さらに、配線とのオーミックを形成すべき領域３
のみにおいて、ボロンおよびリンの不純物濃度を上げる
。
膜酸化膜が形成された半導体装置基板１上に、化学気相
成長法によりポリシリコン層２を形成する。次に、ポリ
シリコン層２が所定の高抵抗値となるように、ポリシリ
コン層２にイオン注入法によりボロンおよびリンを注入
する。さらに、配線とのオーミックを形成すべき領域３
のみにおいて、ボロンおよびリンの不純物濃度を上げる
。
次に、層間絶縁膜４を形成し、絶縁膜４の領域３に対応
する部分にコンタクト孔７，８を形成する。
する部分にコンタクト孔７，８を形成する。
次に、アルミ配線５．６を形成する。
［発明が解決しようとする問題点コ
前記従来の半導体装置では、ウェハプロセスが微細化す
ると、高抵抗ポリシリコン層の領域が減少し、所望の高
抵抗値を得ることが困難となる。
ると、高抵抗ポリシリコン層の領域が減少し、所望の高
抵抗値を得ることが困難となる。
一方、より高い抵抗値を確保しようとすれば、半導体装
置を小型化することができず、ウェハプロセスの微細化
を十分に図ることができない。
置を小型化することができず、ウェハプロセスの微細化
を十分に図ることができない。
、本発明は、上記のような問題点を解消し、ウェハプロ
セスのより一層の微細化を図るとともに、ポリシリコン
層によるより一層の高抵抗値を得ることを目的としてい
る。
セスのより一層の微細化を図るとともに、ポリシリコン
層によるより一層の高抵抗値を得ることを目的としてい
る。
［問題点を解決するための手段］
本発明は、半導体基板上に高抵抗ポリシリコン層を有す
る半導体装置において、高抵抗ポリシリコン層が、絶縁
膜を介して複数層重ね合わされるとともに、直列に接続
されていることを特徴とする半導体装置である。
る半導体装置において、高抵抗ポリシリコン層が、絶縁
膜を介して複数層重ね合わされるとともに、直列に接続
されていることを特徴とする半導体装置である。
［作用］
本発明では、高抵抗ポリシリコン層が、絶縁膜を介して
複数層重ね合わされるとともに、直列に接、続されてい
る。この結果、ポリシリコン層の長さを十分に確保でき
ることから、高抵抗値を得ることが可能となる。しかも
、高抵抗ポリシリコン層は複数層重ね合わされているの
で、半導体基板上でポリシリコン層の占める領域は拡大
せず、ウェハプロセスの微細化を十分に図ることができ
るようになる。
複数層重ね合わされるとともに、直列に接、続されてい
る。この結果、ポリシリコン層の長さを十分に確保でき
ることから、高抵抗値を得ることが可能となる。しかも
、高抵抗ポリシリコン層は複数層重ね合わされているの
で、半導体基板上でポリシリコン層の占める領域は拡大
せず、ウェハプロセスの微細化を十分に図ることができ
るようになる。
［実施例〕
本発明の一実施例を示す第１図において、厚膜酸化膜が
上部に形成された半導体基板１１上には、第１ポリシリ
コン層１２が形成されている。第１ポリシリコン層１２
の一端には、後述する配線がオーミック接触する領域１
３が形成され、領域１３では不純物濃度が高く設定され
ている。半導体基板１１および第１ポリシリコン層１２
の上には、層間絶縁膜１４が形成されている。層間絶縁
膜１４の上には、第１ポリシリコン層１２と上下方向に
概ね重ね合わされる位置に、第２ポリシリ゛コン層１５
が形成されている。第２ポリシリコン層１５の領域１３
側の一端には、後述する配線がオーミック接触するため
の領域１６が形成され、領域１６では不純物濃度が高く
設定されている。第２ポリシリコン層１５の他端部は、
第１ポリシリコン層１２の領域１３と反対側の端部側に
延び、層間絶縁膜１４に形成されたコンタクト孔１７を
通じて、第１ポリシリコン層１２の一端に接続されてい
る。これによって、第１ポリシリコン層１２と第２ポリ
シリコン層１５とは、直列に接続された状態にあること
になる。
上部に形成された半導体基板１１上には、第１ポリシリ
コン層１２が形成されている。第１ポリシリコン層１２
の一端には、後述する配線がオーミック接触する領域１
３が形成され、領域１３では不純物濃度が高く設定され
ている。半導体基板１１および第１ポリシリコン層１２
の上には、層間絶縁膜１４が形成されている。層間絶縁
膜１４の上には、第１ポリシリコン層１２と上下方向に
概ね重ね合わされる位置に、第２ポリシリ゛コン層１５
が形成されている。第２ポリシリコン層１５の領域１３
側の一端には、後述する配線がオーミック接触するため
の領域１６が形成され、領域１６では不純物濃度が高く
設定されている。第２ポリシリコン層１５の他端部は、
第１ポリシリコン層１２の領域１３と反対側の端部側に
延び、層間絶縁膜１４に形成されたコンタクト孔１７を
通じて、第１ポリシリコン層１２の一端に接続されてい
る。これによって、第１ポリシリコン層１２と第２ポリ
シリコン層１５とは、直列に接続された状態にあること
になる。
層間絶縁膜１４および第２ポリシリコン層１５の上には
、さらに別の層間絶縁膜１８が形成されている。層間絶
縁膜１８の上には、１対のアルミ配線１．９．２０が形
成されている。また、層間絶縁膜１４．１８の領域１３
に対応する位置には、コンタクト孔２１が形成されてい
る。このコンタクト孔２１を通じて、アルミ配線１９が
領域１３にオーミック接触している。層間絶縁膜１８の
領域１６に対応する位置にはコンタクト孔２２が形成さ
れている。このコンタクト孔２２を通じて、アルミ配線
２０が領域１６にオーミック接触している。
、さらに別の層間絶縁膜１８が形成されている。層間絶
縁膜１８の上には、１対のアルミ配線１．９．２０が形
成されている。また、層間絶縁膜１４．１８の領域１３
に対応する位置には、コンタクト孔２１が形成されてい
る。このコンタクト孔２１を通じて、アルミ配線１９が
領域１３にオーミック接触している。層間絶縁膜１８の
領域１６に対応する位置にはコンタクト孔２２が形成さ
れている。このコンタクト孔２２を通じて、アルミ配線
２０が領域１６にオーミック接触している。
本実施例によれば、第１ポリシリコン層１２と第２ポリ
シリコン層１５とがコンタクト孔１７部分で直列に接続
されていることから、領域１３゜１６間で問い抵抗値を
得ることができる。しかも、第２ポリシリコン層１５は
第１ポリシリコン層１２上に層間絶縁膜１４を介して重
ね合わされているので、ウェハプロセスの微細化を図る
ことが可能である。
シリコン層１５とがコンタクト孔１７部分で直列に接続
されていることから、領域１３゜１６間で問い抵抗値を
得ることができる。しかも、第２ポリシリコン層１５は
第１ポリシリコン層１２上に層間絶縁膜１４を介して重
ね合わされているので、ウェハプロセスの微細化を図る
ことが可能である。
次に、この実施例に係る半導体装置の製造方法を説明す
る。まず、厚膜酸化膜を上部に有する半導体基板１１上
に、化学気相成長法により第１ポリシリコン層１２を形
成し、写真食刻法によりポリシリコン層１２を所定のパ
ターンに形成す゛る。
る。まず、厚膜酸化膜を上部に有する半導体基板１１上
に、化学気相成長法により第１ポリシリコン層１２を形
成し、写真食刻法によりポリシリコン層１２を所定のパ
ターンに形成す゛る。
次に、パターニングされた第１ポリシリコン層１２に、
第１ポリシリコン層１２が所定の高抵抗値となるように
、イオン注入法によってボロンおよびリンを注入する。
第１ポリシリコン層１２が所定の高抵抗値となるように
、イオン注入法によってボロンおよびリンを注入する。
さらに、アルミ配線１９とのオーミックを形成すべき領
域１３についてのみ、ボロンおよびリンの不純物濃度を
上げる。
域１３についてのみ、ボロンおよびリンの不純物濃度を
上げる。
次に、第１ポリシリコン層１２上に層間絶縁膜１４を形
成する。さらに、第１ポリシコン層１２の領域１３と反
対側の端部に対応する位置において層間絶縁膜１４を除
去し、これによって層間絶縁膜１４にコンタクト孔１７
を形成する。次に、コンタクト孔１７を含む層間絶縁膜
１４の上面の全領域に、化学気相成長法によって第２ポ
リシリコン層１５を形成する。写真食刻法により第２ポ
リシリコン層１５のパターニングを行ない、さらに第２
ポリシリコン層１５に所定の高抵抗値になるようボロン
およびリンをイオン注入する。この結果、第１ポリシリ
コン層１２と第２ポリシリコン層１５とがコンタクト孔
１７で直列に接続された構成となり、ポリシリコン層全
体による抵抗値は高くなる。さらに、アルミ配線２０と
のオーミック形成のために、第２ポリシリコン層１５の
領域１６をイオン注入法などにより低抵抗化する。
成する。さらに、第１ポリシコン層１２の領域１３と反
対側の端部に対応する位置において層間絶縁膜１４を除
去し、これによって層間絶縁膜１４にコンタクト孔１７
を形成する。次に、コンタクト孔１７を含む層間絶縁膜
１４の上面の全領域に、化学気相成長法によって第２ポ
リシリコン層１５を形成する。写真食刻法により第２ポ
リシリコン層１５のパターニングを行ない、さらに第２
ポリシリコン層１５に所定の高抵抗値になるようボロン
およびリンをイオン注入する。この結果、第１ポリシリ
コン層１２と第２ポリシリコン層１５とがコンタクト孔
１７で直列に接続された構成となり、ポリシリコン層全
体による抵抗値は高くなる。さらに、アルミ配線２０と
のオーミック形成のために、第２ポリシリコン層１５の
領域１６をイオン注入法などにより低抵抗化する。
次に、第２ポリシリコン層１５上に化学気相成長法など
により層間絶縁膜１８を形成する。層間絶縁膜１４．１
８の領域１３．１６に対応する位置に、コンタクト孔２
１．２２を形成する。さらに、層間絶縁膜１８上にアル
ミ配線１９．２０を形成して、アルミ配線１９．２０を
領域１３，１６にオーミック接続する。
により層間絶縁膜１８を形成する。層間絶縁膜１４．１
８の領域１３．１６に対応する位置に、コンタクト孔２
１．２２を形成する。さらに、層間絶縁膜１８上にアル
ミ配線１９．２０を形成して、アルミ配線１９．２０を
領域１３，１６にオーミック接続する。
これによって、第１図に示すような半導体装置を得るこ
とができる。
とができる。
なお、前記実施例では、ポリシリコシ層を２層重ね合わ
せた構成を示したが、３層以上でも同様に本発明を実施
することが可能である。
せた構成を示したが、３層以上でも同様に本発明を実施
することが可能である。
［発明の効果コ
本発明に係る半導体装置では、高抵抗ポリシリコン層が
、絶縁膜を介して複数層重ね合わされるとともに直列に
接続されているので、より高抵抗値が得られるようにな
り、同時にウェハプロセスの微細化を図ることもできる
ようになる。
、絶縁膜を介して複数層重ね合わされるとともに直列に
接続されているので、より高抵抗値が得られるようにな
り、同時にウェハプロセスの微細化を図ることもできる
ようになる。
、第１図は、本発明の一実施例の縦断面部分図である。
第２図は、従来の半導体装置の縦断面部分図である。
１１は半導体基板、１２は第１ポリシリコン層、１４は
層間絶縁膜、１５は第２ポリシリコン層である。
層間絶縁膜、１５は第２ポリシリコン層である。
Claims (1)
- 【特許請求の範囲】 半導体装置基板上に高抵抗ポリシリコン層を有する半
導体装置において、 前記高抵抗ポリシリコン層が、絶縁膜を介して複数層重
ね合わされるともに、直列に接続されていることを特徴
とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25334687A JPH0194648A (ja) | 1987-10-06 | 1987-10-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25334687A JPH0194648A (ja) | 1987-10-06 | 1987-10-06 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0194648A true JPH0194648A (ja) | 1989-04-13 |
Family
ID=17250051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25334687A Pending JPH0194648A (ja) | 1987-10-06 | 1987-10-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0194648A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0377362A (ja) * | 1989-08-19 | 1991-04-02 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| EP0698923A1 (en) * | 1994-08-19 | 1996-02-28 | Seiko Instruments Inc. | Semiconductor integrated circuit |
| US6013940A (en) * | 1994-08-19 | 2000-01-11 | Seiko Instruments Inc. | Poly-crystalline silicon film ladder resistor |
| US6759729B1 (en) * | 2002-10-16 | 2004-07-06 | Newport Fab, Llc | Temperature insensitive resistor in an IC chip |
| JP5104305B2 (ja) * | 2005-07-01 | 2012-12-19 | 株式会社ニコン | 露光装置、露光方法及びデバイス製造方法 |
-
1987
- 1987-10-06 JP JP25334687A patent/JPH0194648A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0377362A (ja) * | 1989-08-19 | 1991-04-02 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| EP0698923A1 (en) * | 1994-08-19 | 1996-02-28 | Seiko Instruments Inc. | Semiconductor integrated circuit |
| US6013940A (en) * | 1994-08-19 | 2000-01-11 | Seiko Instruments Inc. | Poly-crystalline silicon film ladder resistor |
| US6759729B1 (en) * | 2002-10-16 | 2004-07-06 | Newport Fab, Llc | Temperature insensitive resistor in an IC chip |
| JP5104305B2 (ja) * | 2005-07-01 | 2012-12-19 | 株式会社ニコン | 露光装置、露光方法及びデバイス製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58139468A (ja) | 半導体装置およびその製造方法 | |
| JPH027544A (ja) | 柱の整合及び製造工程 | |
| JPS63104371A (ja) | 半導体メモリの製造方法 | |
| JPH0618213B2 (ja) | 半導体装置の製造方法 | |
| JPH0194648A (ja) | 半導体装置 | |
| US5637526A (en) | Method of making a capacitor in a semiconductor device | |
| JPH03263330A (ja) | 半導体装置 | |
| JPH05243519A (ja) | 半導体メモリ装置 | |
| JP2555755B2 (ja) | 半導体装置およびその製造方法 | |
| JP2551030B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6386455A (ja) | 半導体装置 | |
| JPH021942A (ja) | 半導体装置およびその製造方法 | |
| JPH0582518A (ja) | コンタクト形成方法 | |
| JPS62154758A (ja) | 半導体装置とその製造法 | |
| JPS61159750A (ja) | 半導体装置及びその製造方法 | |
| JPH0268952A (ja) | 半導体装置及びその製造方法 | |
| JPS5842257A (ja) | 半導体装置 | |
| JPH06326050A (ja) | 半導体装置及びその製造方法 | |
| JPH01106469A (ja) | 半導体装置及びその製造方法 | |
| JPS6239027A (ja) | 半導体装置の製造方法 | |
| JPH03276763A (ja) | 半導体装置 | |
| JPH09219494A (ja) | 半導体装置およびその製造方法 | |
| JPH0256933A (ja) | 半導体装置の製造方法 | |
| JPH01132169A (ja) | 半導体装置 | |
| JPS6145859B2 (ja) |