JPH0150150B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は一般に直列データ伝送に関し、さらに
具体的にはデータ受話器のための解読回路に関す
る。

本発明の背景 直列デイジタル・データの伝送率が着実に増大
する時、送信器及び遠隔な受信器間の同期はさら
に複雑で、高価で誤りを生じがちとなる。50メガ
ビツト及びこれ以上の高いビツト率は正確な値の
素子及び冗長度検査技法を有する精巧な回路を必
要とする。ビツト率が解読器のスイツチング限界
に近づく時、解読器の内部雑音はこれに比例して
高くなる。従来、より低いビツト率では、送信デ
ータを各ビツト時間で頻繁にサンプルする機会が
存在したが、現在のデータ率はこの技法を受付け
ない。従つて伝送及び解読の両方中に遭遇する雑
音はより重要な因子であり、高価な対応手段を必
要とする。

マンチエスタ符号の如き信号の伝送においては
代表的受信器は入力波形をサンプルするために固
定周波数発振器を使用している。これ等の発振器
の多くは操作が困難であり、これ等は過度の数の
誤りを発生する。位相ロツク・ループの使用は復
調の関連技法であるが、多くの受信器及び送信器
がデータ・バスに取付けられているのでこの技法
は多重化を必要とするデータ・バス動作に対して
は不適切である。

本発明の主目的は入力データ信号からの必要な
タイミングを誘導して伝送及び受信装置間により
大きな裕度を与える簡単な直列デイジタル・デー
タ解読装置を与える事にある。

上記及び他の目的は延長波形のプロフイールを
多重タツプの遅延線及びスイツチ装置で認識する
事によつて伝送された２相データ語信号の先導同
期波形を検出するための装置を与え、語の認識の
事実及び続く波形の遷移と関連して遅延された出
力を一致装置で使用し、第１のクロツキング信号
を発生する事によつて発生される。このクロツキ
ング信号はデータ語伝送の終りを示す計数装置に
よつて終了する迄繰返す他の適切な一定遅延装置
を介してその後のクロツク信号サイクルを開始す
るのに使用される。これ等のクロツク信号は対応
する遅延されたデータ信号をデータ・レジスタ装
置にゲートするのに使用される。一連のクロツ
ク・パルスはパリテイ及び対称性検査の如き追加
の機能を制御するのに使用される。

本発明はその非同期な動作のために高速マンチ
エスタ符号に特に適している。すべてのタイミン
グ信号は各データ・ステータスもしくは指令語の
送信波形から誘導され、発振器は必要とされず、
競合状態は存在しない。さらに、遅延素子の公差
は厳密である必要はなく、遅延は許容可能なパフ
オーマンスを保持しつつ、公称値から容易に10％
変化し得る。図示される解読器は論埋装置の帯域
幅の最適使用を可能とし、使用される論理装置の
最大値トグル周波数に近い値で動作する。

好ましい実施例の説明 第１図及び第２図を参照するに、マンチエスタ
符号の如き冗長型の符号の直列データ流からタイ
ミングもしくはクロツキング信号を発生する回路
が開示されている。この符号の例は第２図中に示
されており、各データ・ビツトは各ビツト時間の
中点において負もしくは正に進むシフトを有さな
ければならない。負に進むシフトは２進１を表わ
し、他方正に進むシフトは２進０を表わす。図示
された波形は示されたビツト値を発生している。

各データ語は20ビツト時間を要し、そのうち最
初の３つが同期もしくは“SYNC”信号として使
用される。SYNC信号は1.5ビツト時間の正もし
くは高レベル及び1.5ビツト時間の負もしくは低
レベルを有し、全SYNC信号は持続時間が３ビツ
ト時間である。いずれかのレベルが先に生じ、他
方のレベルがこれに続く。もし高レベルが最初に
来れば、この事は続く17ビツトが指令もしくはス
テータス語のいずれかを表わし、反対のレベルの
配列はデータ語を示す。本明細書中で使用される
「データ語」は一般にSYNC信号のコード語及び
データ・ビツト信号を示す。

この信号は電気導線もしくは光学的フアイバの
いずれかであり得るデータ・バスを介して通常伝
送され得る。光学的バスが使用される時は、勿論
信号を受信解読器によつて検出可能な電気信号に
変換する適切な変換器が必要とされる。第１図を
参照するに、解読回路はそのSYNC信号検出回路
１１、自己クロツク検出回路１２及びデータ信号
遅延装置１３を介してバス１０に接続されてい
る。適切なSYNC検出回路は第３図に詳細に示さ
れており、後に説明される。さし当りSYNC検出
回路は送信語の同期部の認識に基づいて出力信号
を与えるものと仮定する。SYNC検出回路は同期
信号が認識され、これによつてデータ伝送が進行
中である事を示す時にフリツプ−フロツプ１４を
オンにセツトする様に動作する。フリツプ−フロ
ツプ１４の出力はANDゲート１５の条件入力と
して供給される。SYNC検出回路１１からの出力
は同時に遅延回路１６に印加され、遅延回路の出
力はSYNC検出回路に対するリセツト及びORゲ
ート１７への入力として使用されている。ORゲ
ート１７からの出力は予定の時間シングル・シヨ
ツト１８をオンに転ずる。シングル・シヨツト１
８の出力は同様にANDゲート１５に対する条件
付け信号として使用される。

自己クロツク検出回路１２は遅延素子１９及び
排他OR回路２０より成り、データ・ビツトであ
るかどうかにかかわらずデータ・バス上で感知さ
れた各信号レベル遷移に応答して出力パルスを与
える様に動作可能である。この事は排他的OR２
０の１つの入力にバス信号を直接通過させ、遅延
回路１９を介して他の入力に通過させる技法によ
つて達成される。排他的OR回路２０の出力はそ
の２つの入力が異なる時間間隔中にのみ存在す
る。この出力はANDゲート１５に供給され、ゲ
ートが残りの２つの入力によつて条件付けられて
いる限りこれからデータ・クロツク・パルスを生
ずるのに使用される。各データ・クロツク・パル
スはもう１つの遅延回路２１に印加され、その出
力はOR回路１７の入力として同様に供給され
る。この配列体はゲート１５からのデータ・クロ
ツク信号をしてゲートを自己条件付ける様にす
る。その理由は単一のSYNC検出回路の出力パル
スのみが各語に対して存在するからである。

データ・クロツク信号は同様に計数回路２２に
印加されるが、計数回路２２は第17番目のクロツ
ク・パルスでフリツプ−フロツプ１４をリセツト
し、ゲート１５がさらにデータ・クロツク・パル
スを発生するのを阻止する事によつて各伝送語に
対して第17番目のクロツク・パルスで終了パルス
信号を与える。計数回路の出力は同様に初期接続
回路を付勢可能であり、データ準備完了信号の伝
送を生ずる事が出来る。データ・クロツク・パル
スはさらにデータ・バスに直接接続された遅延回
路１３の出力からデータ・パルスを受信し一時的
に記憶するため、データ・シフト・レジスタ２４
を条件付けるのに使用され得る。データ・パルス
及びデータ・クロツク・パルスの両方はもし望ま
れるならばパリテイ検出回路２５及び対称性検出
回路２６に印加され得る。

第１図の回路の動作について第４図のタイミン
グ図に関連して説明する。次の例の伝送率は50メ
ガビツトであり、各ビツト時間は20ナノ秒である
ものと仮定する。素子１６，２１，１８及び１９
の遅延時間は夫々次の通りである。T1＝15−
（T3−T4）／２＝11n秒、T2＝20n秒−（T3−
T4）／２＝16n秒、T3＝10n秒及びT4＝2n秒。
さらにSYNC信号が検出回路１１によつて認識さ
れたものと仮定される。この信号は同期信号の終
りもしくはビツト時間４の始めの最初のレベルの
遷移の方に4n秒乃至5n秒間生ずる。データ転移
が進行中である事を示すフリツプ−フロツプ１４
が部分的にANDゲート１５をオンに転ずる。
SYNC信号は遅延回路１６で11n秒、もしくは略
１／２ビツト時間遅延される。遅延されたSYNC信
号はSYNC検出器１１をリセツトし、完全にゲー
ト１５を条件付けるOR回路１７を介するクロツ
ク・イネーブル信号として10n秒間シングル・シ
ヨツト１８をイネーブルする。その後、データ・
バス１０上の任意のレベル・シフトは自己クロツ
ク１２から約2n秒持続時間のパルスを正確に発
生し、ゲート１５は出力データ・クロツク信号を
与える。この信号は17個のクロツク・パルスの最
初のパルスとして計数回路２２をインクレメント
し、バス１０から線２７に現われるデータ・シフ
ト信号を受取るためにデータ・シフト・レジスタ
２４をゲートする。遅延線１３に現われる線２７
上の信号はデータ・クロツクと関連してパルスが
使用されるこれ等の回路においてデータ・クロツ
ク信号と関連してパルスを中心付けるのに十分な
だけ遅延される。この遅延は代表的には２もしく
は3n秒である。

データ語中の残りの16ビツト時間はもはや
SYNCパルスは発生されないのでANDゲート１
５のゲート動作は遅延装置２１、OR回路１７を
介してデータ・クロツク信号をフイード・バツク
する事によつて行われる。データ・クロツク信号
はOR回路１７を介してシングル・シヨツト１８
をオンに転ずる前に16n秒間遅延される。自己ク
ロツク・パルスは各レベル・シフト中に生じる
が、各ビツト時間の中点に生ずるもののみがデー
タ・クロツク信号を発生するのに有効である。デ
ータ・クロツク信号はデータ・シフト信号がビツ
ト時間の中点で生じなければならないという要件
の正較さに依存している。

データ・クロツク信号は各ビツト時間の中点に
発生するので、各クロツク信号はビツト時間の発
生を示し、従つて計数回路２２中で計数される。
データ語の第17番目及び最後のビツト時間が計数
装置において示される時、その出力はフリツプ−
フロツプ１４をリセツトする様に動作可能であ
り、転送が進行中である事を示す信号を終了させ
る。計数回路の出力は同様にデータがシフト・レ
ジスタ２４からの転送され得、もしくはデータが
準備状態である事を受信ユニツトに示す初期接続
動作を示すのに使用され得る。

解読回路と共に使用されるに適したSYNC検出
回路が第３図に示されている。データ入力バス１
０は現在線３１及び３２上にバス信号レベルの真
の出力を与え、線３３及び３４上に出力レベルの
補数を与える。真の出力は同様に一連の６個の遅
延ユニツト３５ａ−３５ｆより成る遅延線に印加
される。遅延線は単に同軸ケーブルの断片もしく
は印刷されたマイクロ条片であり得る。ユニツト
３５ａ，３５ｂ，３５ｅ及び３５ｆの遅延時間
T6は各々半分のビツト時間に等しい。残りの遅
延ユニツト３５ｃ及び３５ｄは他のユニツトの半
分、即ち１ビツト時間の1/4の遅延を各々与える。
同時に真及び補数出力を与えるバツフア３６ａ−
３６ｆは各々遅延線タツプの各々に接続されてい
る。バツフア３６ａ及び３６ｂの真の出力は線３
２に接続されており、バツフア３６ｄ−３６ｆの
真の出力は線３４に接続されている。逆に、バツ
フア３６ａ及び３６ｂの補数は線３４に接続され
ており、バツフア３６ｄ−３６ｆの補数出力は線
３２に接続されている。線３２及び３４は各々こ
れ等の入力レベルを反映するドツトOR回路と考
えられる。線３２はフリツプ−フロツプ３７のＤ
入力に接続され、線３４はフリツプ−フロツプ３
８のＤ入力に接続されている。これ等の２つのフ
リツプ−フロツプのＣ入力は遅延線の中心のタツ
プに接続されたバツフア３６ｃの補数及び真出力
に接続されている。

動作について説明すると、同期パルス中の両信
号レベルの比較的長い接続時間は、遅延線の６ユ
ニツトに沿つて中心付けられる時、線３２もしく
は３４の一方の上に高レベルを与え、他方に低レ
ベルを与える。例えば、もし高レベルの同期化パ
ルスが先行する時は、バツフア３６ｄ−３６ｆの
真の出力が高く、バツフア３０，３６ａ及び３６
ｆの補数出力が高くなる。従つて、フリツプ−フ
ロツプ３８が条件付けられ、バツフア３６ｃの真
の出力の正に進むレベル変化の発生に基づいて、
フリツプ−フロツプ３８は状態を変化させ、OR
回路３９を介して出力としてデータ語が続く事を
示すSYNC検出信号を与える。どのフリツプ−フ
ロツプがオンであつても、これは第１図の遅延装
置１６からの遅延されたSYNC信号によつてリセ
ツトされる。

上述の説明は50メガビツトのデータ伝送率を仮
定したけれども、本発明の回路は主に特定の遅延
時間を変化させる事によつて、他の周波数に容易
に適合され得る。すべての必要なタイミングは伝
送データから得られる事に注意されたい。不所望
なクロツク・パルスは相対的にゆるやかなタイミ
ングの精度の要件で単一シヨツトのタイミング方
法で排除される。結果の自己クロツクはその上昇
縁が入力波形によつて直接決定されるので正確で
ある。発振器に対する必要が除去されるので競合
状態に遭遇しない。

本発明は特に多重化に適している。なんとなれ
ばいくつかの送信器の任意の１つがバス上でアク
テイブであり、名送信器が異なる発振器を使用
し、バス上で異なる物理的位置にあるために生ず
る如き位相ロツク・ループ解読器によつて必要と
される余分な同期時間を必要とする事がなく入力
バス１０上の信号の受信に基づいて直ちに動作す
るからである。

【図面の簡単な説明】

第１図は本発明の原理を具体化した解読装置の
主な素子のブロツク図である。第２図は本発明が
解読器として使用する２相データ解読技法の図で
ある。第３図は第２図のコードに示された伝送デ
ータ語の１部の同期波形を検出するための回路の
概略図である。第４図は第１図のブロツク図の選
択された点において信号波形のタイミング図であ
る。

Claims (1)

1. 【特許請求の範囲】 １ 同期用波形及びこれに続くデータ語よりな
   り、該同期用波形及び上記データ語が少なくとも
   １個の電圧レベルの遷移を有する非同期的に伝送
   される２進符号語信号からクロツク・パルスを発
   生するためにデータ・バスに接続された自己クロ
   ツク直列解読装置において、 (a) 上記同期用波形に応答して同期検出信号を発
   生するための同期検出手段と、 (b) 上記同期検出信号を第１の期間遅延して出力
   するための第１の遅延手段と、 (c) 入力信号の遷移に応答して、上記データ語の
   １ビツト期間の1/2よりも短い幅の自己クロツ
   ク・パルス信号を発生するための手段と、 (d) 上記同期検出信号に応答して、伝送進行中を
   示す信号を出力するようにセツトされる双安定
   手段と、 (e) 上記第１の遅延手段の出力信号によりトリガ
   されて、上記自己クロツク・パルス信号の幅よ
   り長いほぼ上記データ語の１ビツト期間の1/2
   程度の第２の期間のクロツク有効化パルスを発
   生するための手段と、 (f) 上記伝送進行中を示す信号と上記クロツク有
   効化パルスがともに発生する期間のみ上記自己
   クロツク・パルス信号をデータ・クロツクとし
   て通過させるためのゲート手段と、 (g) 上記データ・クロツクを、上記データ語の１
   ビツト期間より短く上記データ語の１ビツト期
   間の1/2よりは長い第３の期間だけ遅延させて
   上記クロツク有効化パルスを発生するための手
   段にトリガ入力として与えるための第２の遅延
   手段、 とを具備する自己クロツク直列解読装置。