JPH01293049A - Reception controlling system for distributed processing type packet exchange - Google Patents
Reception controlling system for distributed processing type packet exchangeInfo
- Publication number
- JPH01293049A JPH01293049A JP63123547A JP12354788A JPH01293049A JP H01293049 A JPH01293049 A JP H01293049A JP 63123547 A JP63123547 A JP 63123547A JP 12354788 A JP12354788 A JP 12354788A JP H01293049 A JPH01293049 A JP H01293049A
- Authority
- JP
- Japan
- Prior art keywords
- packet
- buffer memory
- packets
- reception buffer
- call control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 92
- 230000005540 biological transmission Effects 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 8
- 238000001514 detection method Methods 0.000 description 9
- 238000000926 separation method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、複数のパケット交換処理プロセンサをシステ
ムバスに接続して成る分散処理型パケット交換機におけ
る受信制御方式に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a reception control system in a distributed processing type packet switch which includes a plurality of packet switch processors connected to a system bus.
従来、この種の分散処理型パケ７）交換機においては、
各パケット交換処理プロセッサは、回線に対するパケッ
トの送信制御および受信制御を行う回線制御部と、論理
チャネルの設定および切断を行う呼制御部と、ループ状
の伝送路から成るシステムバスに対する送信制御と受信
制御を行うシステムバス制御部とを有し、且つ、前記シ
ステムバス制御部は、データパケットを蓄積するデータ
パケット受信バッファメモリと呼制御パケットをＭ禎す
る呼制御パケット受信バックアメモリとを有し、前記シ
ステムバスを介して他のパケット交換処理プロセッサか
らパケットが送信されてきたとき、データパケットと呼
制御パケットに分離して対応する受信バッファメモリに
蓄積し、呼制御に関与しないデータパケットは呼制御部
を介することなく直ちに回線制御部に送出できるようし
て、パケット交換処理の高速化を図っている。Conventionally, in this type of distributed processing packet switching equipment,
Each packet switching processor includes a line control unit that controls transmission and reception of packets on the line, a call control unit that sets up and disconnects logical channels, and a system bus that controls transmission and reception of packets on a loop-shaped transmission path. a system bus control unit that performs control, and the system bus control unit has a data packet reception buffer memory that stores data packets and a call control packet reception backer memory that stores call control packets; When a packet is sent from another packet switching processor via the system bus, it is separated into a data packet and a call control packet and stored in the corresponding reception buffer memory, and data packets that are not involved in call control are sent to the call control packet. The packet switching process is made faster by allowing the data to be immediately sent to the line control unit without going through the other parts.
そして、このようにデータパケットと呼制御パケットを
分離して処理する従来の分散処理型パケット交換機にお
いては、データパケットを蓄積するデータパケット受信
バッファメモリと呼制御パケットを蓄積する呼制御パケ
ット受信バックアメモリの何れかが受信パケットで満た
されて受信バッファビジーになった状態で、次のパケッ
トを受信した場合、受信パケットの種別によらず、相手
のパケット交換処理プロセッサに対して受信バッファメ
モリに空きがないことを通知する為のりジエクト信号を
送出し、新たなパケットは受信しないように構成されて
いた。In a conventional distributed processing type packet switch that processes data packets and call control packets separately in this way, a data packet reception buffer memory for storing data packets and a call control packet reception backup memory for storing call control packets are used. If one of the two packets is filled with received packets and the next packet is received while the receive buffer is busy, the other party's packet exchange processing processor will be notified that there is free space in the receive buffer memory, regardless of the type of received packet. It was configured so that it would send out a redirect signal to notify that there was no packet, and would not receive any new packets.
上述した従来の分散処理型パケット交換機における受信
制御方式は、データパケット受信バッファメモリと呼制
御受信バッファメモリの何れかが受信パケットで満たさ
れた状態で次のパケットを受信すると、その種別によら
ずに相手のパケット交換処理プロセッサに対してリジェ
クト信号を送出してパケットの受信を拒否する為、特定
のパケット交換処理プロセッサへ他のパケット交換処理
プロセッサから集中してデータパケットが送出されると
いったときに、リジェクト信号の送出が多発し、パケッ
ト交換処理の効率が低下するといった問題点があった。The reception control method in the conventional distributed processing packet switch described above is such that when either the data packet reception buffer memory or the call control reception buffer memory is filled with reception packets and the next packet is received, regardless of its type, When data packets are sent to a specific packet switching processor from other packet switching processors in a concentrated manner, a reject signal is sent to the other packet switching processor to refuse to receive the packet. , there were problems in that reject signals were sent frequently and the efficiency of packet switching processing decreased.
本発明はこのような事情に鑑みてなされたものであり、
その目的は、通常は他のパケット交換処理プロセッサか
ら受信したパケットをデータパケットと呼制御パケット
に分離して処理するが、データパケットを蓄積する受信
バッファメモリが満杯になったときは、呼制御パケット
蓄積用の受信バッファメモリに空きがあればそれを一時
的に借用し、データパケットと呼制御パケットとを分離
せずにパケットを処理することにより、各パケット交換
処理プロセッサが連続して多量のデータパケットを受信
できるようにすることにある。The present invention was made in view of these circumstances, and
Its purpose is to normally separate packets received from other packet switching processors into data packets and call control packets and process them, but when the receive buffer memory that stores data packets is full, call control packets If there is free space in the receive buffer memory for storage, it is temporarily borrowed and the packets are processed without separating data packets and call control packets, allowing each packet switching processor to continuously process large amounts of data. The purpose is to be able to receive packets.
本発明は上記の目的を達成するために、回線に対するパ
ケットの送信制御および受信制御を行う回線制御部と、
論理チャネルの設定および切断を行う呼制御部と、シス
テムバスに対する送信制御と受信制御を行うシステムバ
ス制御部とを含むパケット交換処理プロセッサが、前記
システムバスに複数個接続された分散処理型パケット交
換機において、システムバス制御部は、受信したパケッ
トを一時的に蓄積しこの蓄積したパケットを前記回線制
御部に送出する第１の受信バックアメモリと、受信した
パケットを一時的に蓄積しこの蓄積したパケットを前記
呼制御部に送出する第２の受信バッファメモリと、前記
第１および第２の受信バッファメモリの空き状態を検出
する検出手段とを有し、前記システムバスからのパケッ
トの受信時、前記第１および第２の受信バッファメモリ
に空きがあるときは、前記受信したパケットをデータパ
ケットと呼制御パケットに分離して、データパケットは
前記第１の受信バッファメモリへ、呼制御パケットは前
記第２の受信バッファメモリへ格納し、前記第１の受信
バッファメモリに空きが無く前記第２の受信バックアメ
モリに空きがあるときは、前記受信したパケットをデー
タパケットと呼制御パケットに分離せずに前記第２の受
信バッファメモリに格納し、呼制御部は、前記第２の受
信バッファメモリから送出されたパケットのうちにデー
タパケットが含まれているときは、このデータパケット
を前記回線制御部に送出するように構成される。In order to achieve the above object, the present invention includes a line control section that controls transmission and reception of packets on a line;
A distributed processing packet switch in which a plurality of packet switching processors are connected to the system bus, including a call control unit that sets up and disconnects logical channels, and a system bus control unit that controls transmission and reception for the system bus. In the system bus control unit, the system bus control unit includes a first reception backup memory that temporarily stores received packets and sends the stored packets to the line control unit; a second reception buffer memory for transmitting a packet to the call control unit; and a detecting means for detecting empty states of the first and second reception buffer memories; When there is space in the first and second reception buffer memories, the received packet is separated into a data packet and a call control packet, the data packet is sent to the first reception buffer memory, and the call control packet is sent to the first reception buffer memory. If there is no space in the first reception buffer memory and there is space in the second reception buffer memory, the received packet is not separated into a data packet and a call control packet. When a data packet is included in the packet sent from the second reception buffer memory, the call control unit transmits the data packet to the line control unit. configured to send.
本発明の分散処理型パケット交換機における受信制御方
式においては、各パケット交換処理プロセッサのシステ
ムバス制御部が、検出手段により第１および第２の受信
バッファメモリの空き状態を検出しており、システムバ
スからのパケットの受信時、双方の受信バッファメモリ
に空きがあるときは、前記受信したパケットをデータパ
ケットと呼制御パケットに分離して、データパケットは
第１の受信バッファメモリへ、呼制御パケットは第２の
受信バッファメモリへ格納し、第１の受信バッファメモ
リに空きは無いが、第２の受信バッファメモリに空きが
あるときは、受信したパケットをデータパケットと呼制
御パケットに分離せずに、すべて第２の受信バッファメ
モリに格納し、呼制御部が、第２の受信バッファメモリ
から送出されたパケットのうちのデータパケットを回線
制御部に送出する。In the reception control method in the distributed processing type packet switch of the present invention, the system bus control section of each packet switching processor detects the empty states of the first and second reception buffer memories by the detection means, and When receiving a packet from the first receiving buffer memory, if there is space in both receiving buffer memories, the received packet is separated into a data packet and a call control packet, and the data packet is sent to the first receiving buffer memory, and the call control packet is sent to the first receiving buffer memory. If there is no free space in the first receive buffer memory but there is free space in the second receive buffer memory, the received packet is not separated into data packets and call control packets. , are all stored in the second reception buffer memory, and the call control section sends out data packets of the packets sent out from the second reception buffer memory to the line control section.
次に本発明の実施例について図面を参照して詳細に説明
する。Next, embodiments of the present invention will be described in detail with reference to the drawings.
第１図は本発明を適用した分散処理型パケット交換機の
一例を示すブロック図である。この実施例の分散処理型
パケット交換機は、複数のパケット交換処理プロセッサ
１３−１〜１３−ｎがループ状の伝送路であるシステム
バス１４を介して相互に通信可能に接続された構成を有
し、各パケット交換処理プロセッサ１３−１〜１３−ｎ
は、回線に対するパケットの送信制御および受信制御を
行う回線制御部１０−１１〜１０−Ｉｍ、 ・・・、
１ｏ−ｎｔ〜ＩＱ−ｎｍと、論理チャネルの設定およ
び切断を行う呼制御部１ｌ−１＝１１−ｎと、システム
バス１４に対する送信制御および受信制御を行うシステ
ムバス制御部１２−１〜１２−ｎと、システムバス制御
部１２−１〜１２−ｎ、呼制御部１１−１〜１１−ｎお
よび複数の回線制御部１０−１１〜ＩＱ−ｎｍ間をつな
ぐ内部バス１５−１〜１５−ｎとを含んでいる。FIG. 1 is a block diagram showing an example of a distributed processing type packet switch to which the present invention is applied. The distributed processing type packet switching device of this embodiment has a configuration in which a plurality of packet switching processing processors 13-1 to 13-n are communicably connected to each other via a system bus 14, which is a loop-shaped transmission path. , each packet switching processor 13-1 to 13-n
are line control units 10-11 to 10-Im that perform packet transmission control and reception control on the line, . . .
1o-nt to IQ-nm, a call control unit 1l-1=11-n that performs setting and disconnection of logical channels, and system bus control units 12-1 to 12-n that performs transmission control and reception control for the system bus 14. internal buses 15-1 to 15-n that connect system bus control units 12-1 to 12-n, call control units 11-1 to 11-n, and multiple line control units 10-11 to IQ-nm; Contains.
各パケット交換処理プロセッサ１３−１〜１３−〇は、
回線制御部１０−１１〜１０−ｎｍにおいて回線から呼
制御パケット、データパケットを受信すると、それを分
離して呼制御パケットは呼制御部１１−１〜１１−ｎへ
、データパケットはシステムバス制御部１２−１〜１２
−ｎへそれぞれ送出し、また、システムバス１４から呼
制御パケットデータパケットを受信すると、システムバ
ス制御部１２−１−１２−ｎは原則としてこれを分離し
、呼制御パケットは呼制御部１１−１〜１１−ｎへ、デ
ータパケットは対応する回線制御部ｔｏ−ｉｔ〜ＩＱ−
ｎｍに送出するといった処理を行うことにより、パケッ
ト交換処理を実行している。そして、システムバス１４
からのデータパケット呼制御パケットを一時的に蓄積す
るデータパケット受信バッファメモリ、呼制御パケット
受信バッファメモリがシステムバス制御部１２−１〜１
２−ｎに設けられ、双方の受信バッファメモリに空きが
あるときは上記の原則に従ってパケットをデータパケッ
トと呼制御パケットとに分離して処理する。他方、デー
タパケット受信バッファメモリに空きが無いときは、従
来のように直ちに送信元に対しリジェクト信号を送出す
るのではなく、呼制御パケット受信バッファメモリに空
きがある限り、受信パケットをその種別にかかわらず呼
制御パケット受信バッファメモリに蓄積し、この蓄積さ
れた受信パケットのうちデータパケットは呼制御部１
ｉ−ｔ〜１１−ｎを経由して対応する回線制御部１０−
１１〜１０−ｎｍに送出するようにしている。Each packet switching processor 13-1 to 13-0 is
When the line control units 10-11 to 10-nm receive call control packets and data packets from the line, they are separated and the call control packets are sent to the call control units 11-1 to 11-n, and the data packets are sent to the system bus control. Part 12-1~12
-n respectively, and upon receiving a call control packet data packet from the system bus 14, the system bus control unit 12-1-12-n basically separates it, and the call control packet is sent to the call control unit 11-n. 1 to 11-n, the data packet is sent to the corresponding line control unit to-it to IQ-
Packet exchange processing is executed by performing processing such as sending data to nm. And system bus 14
The data packet reception buffer memory and call control packet reception buffer memory for temporarily storing data packet call control packets from the system bus control units 12-1 to 1
2-n, and when there is space in both receive buffer memories, the packets are separated into data packets and call control packets and processed according to the above principle. On the other hand, when there is no space in the data packet reception buffer memory, instead of immediately sending a reject signal to the sender as in the past, as long as there is space in the call control packet reception buffer memory, the received packet is sent to that type. Regardless, call control packets are accumulated in the reception buffer memory, and among these accumulated reception packets, data packets are sent to the call control unit 1.
Corresponding line control unit 10- via i-t to 11-n
The wavelength is 11 to 10 nm.
第２図は上述のような受信制御を実行するシステムバス
制御部１２−１〜１２−ｎの構成例を示すブロック図で
ある。同図において、１４は第１図に示したシステムバ
ス、２０は受信パケットのアドレス判定と伝送誤り検出
を行う受信バスアクセス制御部、２３は受信したデータ
パケットを蓄積するデータパケット受信バッファメモリ
、２２はデータパケット受信バッファメモリ２３に対す
るデータパケットの書き込みと読み出しを制御するデー
タパケット受信バッファメモリ制御部・２４は受信した
呼制御パケット等を蓄積する呼制御パケット受信バッフ
ァメモリ、２５は呼制御パケット受信バッファメモリ２
４に対するパケットの書き込みと読み出しを制御する呼
制御バケット受信バッファメモリ制御部、２６はデータ
パケット受信バッファメモリ２３と呼制御パケット受信
バッファメモリ２４の使用状態を検出する受信バッファ
メモリビジー検出部、２１はこの受信バッファメモリビ
ジー検出部２６の検出結果に応じ、受信バスアクセス制
御部２０で受信されたパケットのデータパケットと呼制
御パケットへの分離制御等を行う受信パケット分離制御
部であり、これらで受信制御部が構成される。また、３
３は当該システムバス制御部１２−１〜１２−ｎと第１
図の回線制御部１０−１１〜ＩＱ−ｎｍとの間でデータ
パケットの送受信制御を行うデータパケット転送制御部
、３４は当該システムバス制御部１２−１〜１２−ｎと
第１図の呼制御部１１−１〜１１−ｎとの間でパケット
のＤＭＡ転送制御を行うＤＭＡ転送制御部である。更に
、３０はデータパケット転送制御部３３より送出された
回線制御部１０−１１〜ＩＱ−ｎｍからのデータパケッ
トを蓄積するデータパケット送信バッファメモリ、２９
はデータパケット送信バッファメモリ３０への送信デー
タパケットの書き込みと読み出しを制御するデータパケ
ット送信パンフプメモリ制御部、３１はＤＭＡ転送制御
部３４より送出された回線制御部１０−１１〜ＩＱ−ｎ
ｍからの呼制御パケットを蓄積する呼制御パケット送信
バッツァメモリ、３２は呼制御パケット送信バッファメ
モリ３１への呼制御パケットの書き込みと読み出しを制
御する呼制御パケット送信バッファメモリ制御部、２８
は送信するデータパケットと呼制御パケットを混合する
送信パケット混合制御部、２７は送信パケットに対する
伝送誤り検出符号の付加、システムバス１４の送信権の
制御等を行ってパケットをシステムバス１４に送信する
送信バスアクセス制御部であり、これらで送信制御部が
構成される。FIG. 2 is a block diagram showing an example of the configuration of system bus control units 12-1 to 12-n that execute reception control as described above. In the figure, 14 is the system bus shown in FIG. 1, 20 is a reception bus access control unit that determines the address of a received packet and detects a transmission error, 23 is a data packet reception buffer memory that stores received data packets, and 22 24 is a call control packet reception buffer memory that stores received call control packets, etc. 25 is a call control packet reception buffer memory 2
26 is a call control bucket reception buffer memory control unit that controls writing and reading of packets to and from the data packet reception buffer memory 23; 26 is a reception buffer memory busy detection unit that detects the usage status of the data packet reception buffer memory 23 and the call control packet reception buffer memory 24; This is a reception packet separation control unit that performs separation control of a packet received by the reception bus access control unit 20 into a data packet and a call control packet according to the detection result of the reception buffer memory busy detection unit 26. A control section is configured. Also, 3
3 is the system bus control unit 12-1 to 12-n and the first
A data packet transfer control unit controls transmission and reception of data packets between the line control units 10-11 to IQ-nm shown in the figure, and 34 is a call control unit that controls the transmission and reception of data packets between the system bus control units 12-1 to 12-n and the call control units shown in FIG. This is a DMA transfer control unit that performs DMA transfer control of packets between the units 11-1 to 11-n. Further, 30 is a data packet transmission buffer memory 29 for storing data packets sent from the line control unit 10-11 to IQ-nm sent from the data packet transfer control unit 33;
31 is a data packet transmission buffer memory control unit that controls writing and reading of transmission data packets to and from the data packet transmission buffer memory 30, and 31 is a line control unit 10-11 to IQ-n sent from the DMA transfer control unit 34.
a call control packet transmission buffer memory controller 32 that stores call control packets from the call control packet transmission buffer memory 31;
27 is a transmission packet mixing control unit that mixes a data packet to be transmitted and a call control packet; 27 is a unit that adds a transmission error detection code to a transmission packet, controls the transmission right of the system bus 14, and transmits the packet to the system bus 14; This is a transmission bus access control section, and these components constitute a transmission control section.
この送信制御部の動作は従来と同様である。The operation of this transmission control section is the same as the conventional one.
次に、第１図および第２図を参照して本発明の主要部で
ある上記の受信制御部の動作を、以下説明する。Next, the operation of the above reception control section, which is the main part of the present invention, will be explained below with reference to FIGS. 1 and 2.
第１図の何れかのパケット交換処理プロセッサのシステ
ムバス制御部ｔｏ−ｔｔ〜１０−ｎｍがシステムバス１
４からパケットを受信すると、受信バスアクセス制御部
２０において、受信パケットのアドレス判定と伝送誤り
検出を行った後、受信パケット分離制御部２１に加える
。受信パケット分離制御部２１は、受信バッファメモリ
ビジー検出部２６の検出結果を判定し、データパケット
受信バッファメモリ２３および呼制御パケット受信バッ
ファメモリ２４の何れにも空きがある場合は、受信パケ
ットのヘッダ解析を行い、受信パケットをデータパケッ
トまたは呼制御パケットの何れかに分離し、データパケ
ットのときはデータパケット受信バッファメモリ制御部
２２の制御の下でそのデータパケットをデータパケット
受信バッファメモリ２３に書き込み、呼制御パケットの
ときは呼制御パケット受信バッファメモリ制御部２５の
制御の下でその呼制御■パケットを呼制御パケット受信
バッファメモリ２４に書き込む、また、呼制御パケット
受信バッファメモリ２４に空きがあり、データパケット
受信バッファメモリ２３は既に受信したデータパケット
で満たされていて空きがない場合、システムバス１４か
ら受信したパケットをデータパケットと呼制御パケット
に分離せず、呼制御パケット受信バッファメモリ制御部
２５の制御の下でその全てのパケットを呼制御パケット
受信バッファメモリ２４に書き込む、なお、受信パケッ
ト分離制御部２１は受信パケットを受は付けた場合、送
出元のパケット交換処理プロセッサに対して受信応答信
号を返送するものである。The system bus control section to-tt to 10-nm of any of the packet switching processors shown in FIG.
When a packet is received from No. 4, the reception bus access control section 20 performs address determination and transmission error detection on the reception packet, and then adds it to the reception packet separation control section 21. The reception packet separation control unit 21 determines the detection result of the reception buffer memory busy detection unit 26, and if there is space in either the data packet reception buffer memory 23 or the call control packet reception buffer memory 24, the reception packet separation control unit 21 removes the header of the reception packet. Analyzes and separates the received packet into either a data packet or a call control packet, and if it is a data packet, writes the data packet to the data packet reception buffer memory 23 under the control of the data packet reception buffer memory control section 22. , in the case of a call control packet, the call control packet is written into the call control packet reception buffer memory 24 under the control of the call control packet reception buffer memory control unit 25, and if there is free space in the call control packet reception buffer memory 24. If the data packet reception buffer memory 23 is already filled with received data packets and there is no free space, the packets received from the system bus 14 are not separated into data packets and call control packets, and the call control packet reception buffer memory control unit 25, all the packets are written into the call control packet reception buffer memory 24. When the reception packet separation control unit 21 accepts the reception packet, it writes all the packets to the call control packet reception buffer memory 24 under the control of the packet switching processor 25. It sends back a response signal.
データパケット受信バッファメモリ２３にＮ積されたデ
ータパケットは、データパケット転送制御部３３により
該当する回線制御部１０−１１〜１０−ｎｍに送出され
、呼制御パケット受信バッファメモリ２４に蓄積された
呼制御パケットは、ＤＭＡ転送制御部３４により呼制御
部１１−１〜１１−ｎに送出される。The N data packets accumulated in the data packet reception buffer memory 23 are sent to the corresponding line control units 10-11 to 10-nm by the data packet transfer control unit 33, and the data packets accumulated in the call control packet reception buffer memory 24 are The control packet is sent by the DMA transfer control unit 34 to the call control units 11-1 to 11-n.
呼制御部１１−１〜１１−ｎは、受信したパケットのう
ちの呼制御パケットにより論理チャネルの設定等の呼制
御処理を行い、受信パケット中にデータパケットが含ま
れているときは該当する回線制御部１０−１１〜１０−
ｎｍに送出する。The call control units 11-1 to 11-n perform call control processing such as setting a logical channel using the call control packets among the received packets, and when the received packets include data packets, the call control units 11-1 to 11-n perform call control processing such as setting a logical channel. Control units 10-11 to 10-
Send to nm.
以上説明したように、本発明の分散処理型パケット交換
機における受信制御方式においては、各パケット交換処
理プロセッサは、データパケットを蓄積する第１の受信
バッファメモリに空きはないが、呼制御パケットを蓄積
する第２の受信バッファメモリに空きがあるときは、シ
ステムバスから受信したパケットをデータパケットと呼
制御パケットに分離せずに全ての受信パケットを空きの
ある第２の受信バッファメモリに蓄積し、呼制御部が第
２の受信バッファメモリに蓄積されているデータパケッ
トを回線制御部に送出するようにしたので、第１の受信
バッファメモリが一杯になっても、第２の受信バッファ
メモリに空きがある限り、送信元の交換処理プロセッサ
から送出されたデータパケットを、その後も続けて受信
することが可能となる。As explained above, in the reception control method in the distributed processing packet switch of the present invention, each packet switching processor stores call control packets even though there is no free space in the first reception buffer memory for storing data packets. When there is space in the second reception buffer memory, all the received packets are stored in the second reception buffer memory with space, without separating the packets received from the system bus into data packets and call control packets, Since the call control unit sends the data packets stored in the second reception buffer memory to the line control unit, even if the first reception buffer memory becomes full, there will be no free space in the second reception buffer memory. As long as there are data packets sent from the source switching processor, it is possible to continue receiving the data packets.
第１図は本発明を適用した分散処理型パケット交換機の
一例を示すブロック図および、第２図はシステムバス制
御部の構成例を示すブロック図である。
図において、
１０−１１〜ＩＱ−ｎｍ・・・回線制御部１１−１＝１
１−ｎ−−−呼制御部
１２−１〜１．２−ｎ・・・システムバス制御部１３−
１〜１３−ｎ・・・パケット交換処理プロセッサ
１４・・・ループ状伝送路であるシステムバス２０・・
・受信バスアクセス制御部
２１・・・受信パケット分離制御部
２２・・・データパケット受信バッファメモリ制御部２
３・・・データパケ）ト受信バッファメモリ２４・・・
呼制御パケット受信バッファメモリ２５・・・呼制御パ
ケット受信バッファメモリ制御部２６・・・受信バッフ
ァメモリビジー検出部３３・・・データパケット転送制
御部
３４・・・ＤＭＡ転送制御部FIG. 1 is a block diagram showing an example of a distributed processing type packet switch to which the present invention is applied, and FIG. 2 is a block diagram showing an example of the configuration of a system bus control section. In the figure, 10-11 to IQ-nm...line control section 11-1=1
1-n---Call control unit 12-1 to 1.2-n...System bus control unit 13-
1 to 13-n...Packet exchange processing processor 14...System bus 20 which is a loop-shaped transmission line...
- Reception bus access control section 21...Reception packet separation control section 22...Data packet reception buffer memory control section 2
3...Data packet reception buffer memory 24...
Call control packet reception buffer memory 25...Call control packet reception buffer memory control section 26...Reception buffer memory busy detection section 33...Data packet transfer control section 34...DMA transfer control section
Claims (1)
回線制御部と、論理チャネルの設定および切断を行う呼
制御部と、システムバスに対する送信制御と受信制御を
行うシステムバス制御部とを含むパケット交換処理プロ
セッサが、前記システムバスに複数個接続された分散処
理型パケット交換機において、 前記システムバス制御部は、受信したパケットを一時的
に蓄積し該蓄積したパケットを前記回線制御部に送出す
る第１の受信バッファメモリと、受信したパケットを一
時的に蓄積し該蓄積したパケットを前記呼制御部に送出
する第２の受信バッファメモリと、前記第１および第２
の受信バッファメモリの空き状態を検出する検出手段と
を有し、前記システムバスからのパケットの受信時、前
記第１および第２の受信バッファメモリに空きがあると
きは、前記受信したパケットをデータパケットと呼制御
パケットに分離して、データパケットは前記第１の受信
バッファメモリへ、呼制御パケットは前記第２の受信バ
ッファメモリへ格納し、前記第１の受信バッファメモリ
に空きが無く前記第２の受信バッファメモリに空きがあ
るときは、前記受信したパケットをデータパケットと呼
制御パケットに分離せずに前記第２の受信バッファメモ
リに格納し、 前記呼制御部は、前記第２の受信バッファメモリから送
出されたパケットのうちにデータパケットが含まれてい
るときは該データパケットを前記回線制御部に送出する
ことを特徴とする分散処理型パケット交換機における受
信制御方式。[Scope of Claims] A line control unit that controls transmission and reception of packets on a line, a call control unit that sets and disconnects logical channels, and a system bus control unit that controls transmission and reception of system buses. In a distributed processing type packet switch in which a plurality of packet switching processors including a plurality of packet switching processors are connected to the system bus, the system bus control section temporarily stores received packets and sends the stored packets to the line control section. a first reception buffer memory for transmitting packets; a second reception buffer memory for temporarily storing received packets and transmitting the stored packets to the call control unit;
detecting means for detecting an empty state of the reception buffer memory of the system bus, and when receiving a packet from the system bus, if there is empty space in the first and second reception buffer memories, the received packet is stored as data. The data packet is separated into a packet and a call control packet, and the data packet is stored in the first reception buffer memory, and the call control packet is stored in the second reception buffer memory. When there is space in the second reception buffer memory, the received packet is stored in the second reception buffer memory without separating it into a data packet and a call control packet, and the call control unit stores the received packet in the second reception buffer memory without separating it into a data packet and a call control packet. 1. A reception control method in a distributed processing type packet switch, characterized in that when a data packet is included in the packets sent out from the buffer memory, the data packet is sent to the line control section.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63123547A JPH01293049A (en) | 1988-05-20 | 1988-05-20 | Reception controlling system for distributed processing type packet exchange |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63123547A JPH01293049A (en) | 1988-05-20 | 1988-05-20 | Reception controlling system for distributed processing type packet exchange |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01293049A true JPH01293049A (en) | 1989-11-27 |
Family
ID=14863301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63123547A Pending JPH01293049A (en) | 1988-05-20 | 1988-05-20 | Reception controlling system for distributed processing type packet exchange |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01293049A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08265340A (en) * | 1995-03-28 | 1996-10-11 | Nec Commun Syst Ltd | Atm communication equipment provided with overflow information protective function |
| US6214307B1 (en) | 1996-04-11 | 2001-04-10 | Ict Co., Ltd. | Exhaust gas purifying catalyst and exhaust gas purifying method |
-
1988
- 1988-05-20 JP JP63123547A patent/JPH01293049A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08265340A (en) * | 1995-03-28 | 1996-10-11 | Nec Commun Syst Ltd | Atm communication equipment provided with overflow information protective function |
| US6214307B1 (en) | 1996-04-11 | 2001-04-10 | Ict Co., Ltd. | Exhaust gas purifying catalyst and exhaust gas purifying method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6230229B1 (en) | Method and system for arbitrating path contention in a crossbar interconnect network | |
| JPH02151151A (en) | Exchanging system | |
| US5958031A (en) | Data transmitting/receiving device of a multiprocessor system and method therefor | |
| JPS581362A (en) | Time division switching system for channel mode and pocket mode channel | |
| US6064647A (en) | Method and system for sending frames around a head of line blocked frame in a connection fabric environment | |
| JPH01293049A (en) | Reception controlling system for distributed processing type packet exchange | |
| JPH05336141A (en) | Loop network | |
| US20040264457A1 (en) | System and method for packet switch cards re-synchronization | |
| JPH04229744A (en) | Time division multi-transmission system | |
| JPH08221289A (en) | Control system for duplex system | |
| JPH0350927A (en) | Frame alinger and its control method | |
| JP3651672B2 (en) | Arithmetic processing system, especially arithmetic processing system for communication devices | |
| JPH07319823A (en) | Inter-processor communication system | |
| JP2965385B2 (en) | Data cell transfer method in multibus | |
| JPH0316343A (en) | Frame selection and reception method | |
| JP2677231B2 (en) | Loop bus exchange method | |
| JPH0294941A (en) | Communication control equipment | |
| JP2000330958A (en) | Multi-cpu system and its data communication control method | |
| JPH0276054A (en) | Bus control system | |
| JPH1174902A (en) | Dual system for stm-atm converting device | |
| JPH07110794A (en) | Transmission/reception simultaneous control interface circuit for bus between processors | |
| JPS63311838A (en) | Reception buffer memory controller | |
| JPS5816824B2 (en) | Store and forward method | |
| JPH0582100B2 (en) | ||
| JPH01108822A (en) | Transmission circuit for auxiliary transmission line |