JPH01277948A - Memory card - Google Patents

Memory card

Info

Publication number
JPH01277948A
JPH01277948A JP63105512A JP10551288A JPH01277948A JP H01277948 A JPH01277948 A JP H01277948A JP 63105512 A JP63105512 A JP 63105512A JP 10551288 A JP10551288 A JP 10551288A JP H01277948 A JPH01277948 A JP H01277948A
Authority
JP
Japan
Prior art keywords
read
key data
memory
signal
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63105512A
Other languages
Japanese (ja)
Inventor
Masaharu Takahara
高原 正晴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63105512A priority Critical patent/JPH01277948A/en
Publication of JPH01277948A publication Critical patent/JPH01277948A/en
Pending legal-status Critical Current

Links

Landscapes

  • Storage Device Security (AREA)

Abstract

PURPOSE:To prevent the unauthorized use by preliminarily incorporating a storage part of reference key data, a comparing part which compares an input key data signal inputted at the time of read/write of a memory IC with the reference key data signal, and a protector circuit which inhibits a read/write signal in case of noncoincidence between both signals in a card. CONSTITUTION:At the time of read/write of a memory IC 3, a data bus signal 5 and an address bus signal 6 are inputted through a connector 1 for external connection and a buffer circuit 2 as normal, and an input key data signal 13 is inputted to a read/write protecting circuit 11 through the connector 1 besides said signals. A reference key data memory 12 where a reference key data signal 15 is preliminarily stored is connected to the circuit 11, and signals 13 and 15 are compared with each other in the circuit 11 before execution of the read/ write operation by a control circuit 4. When this comparison results in noncoincidence, a protect signal 14 is outputted to the circuit 4 to inhibit the read/write operation based on signals 5 and 6 to the memory IC 3.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明はメモリーカードに関し、特にキーデータによる
リードライトプロテクト機能を有するメモリーカードに
関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a memory card, and particularly to a memory card having a read/write protection function using key data.

[従来の技術] 従来のメモリーカードは、第2図(A)、CB)に示す
ようにカード20の縦寸法a = 85.6mm 、 
ta寸法b=54un、厚さc=3」で構成され、その
−端面には例えばピッチd = 1.27ouoで配列
された60本の外部接続用コネクタ1を有している。
[Prior Art] As shown in FIGS. 2(A) and CB), a conventional memory card has a vertical dimension a = 85.6 mm.
ta dimension b = 54 un, thickness c = 3'', and has 60 external connection connectors 1 arranged at a pitch d = 1.27 ouo, for example, on its negative end face.

また、このメモリーカードは、そのカード2゜内部に第
3図に示すようなブロック構成を有している。すなわち
、カード2oの端面の前記コネクタ1.バッファ回路2
.2を介して、データバス信号5.アドレスバス信号6
がメモリーI C3ニ印加され、制御回84よりの制御
信号7によりメモリーリード、ライトの動作がなされる
Further, this memory card has a block configuration as shown in FIG. 3 inside the card 2°. That is, the connector 1. on the end face of the card 2o. Buffer circuit 2
.. 2 via the data bus signal 5. address bus signal 6
is applied to the memory IC3, and memory read and write operations are performed by the control signal 7 from the control circuit 84.

[解決すべき問題点] かかる従来のメモリーカードにおいて、メモリーIC3
のリードライトは、上記データバス信号5及びアドレス
バス信号6を適正に入力することにより、このメモリー
カードの所有者以外であっても不特定人によっても自由
に行えるようになついた。
[Problems to be solved] In such conventional memory cards, the memory IC3
By properly inputting the data bus signal 5 and address bus signal 6, reading and writing of the memory card can now be freely performed by any person other than the owner of the memory card.

従って、重要なデータあるいは守秘データのリードライ
トが不正に実行され、これが犯罪に悪用されるという危
険性が極めて大きかった。
Therefore, there was an extremely high risk that reading and writing of important or confidential data could be carried out illegally, and that this could be misused for crimes.

そこで、本発明の目的とするところは、上述した従来の
問題点を解決し、メモリカードに対する重要なデータ、
守秘データ等のデータのリードライトをプロテクトする
ことができるメモリーカードを提供することにある。
SUMMARY OF THE INVENTION Therefore, an object of the present invention is to solve the above-mentioned conventional problems and to save important data on memory cards.
To provide a memory card capable of protecting data such as confidential data from being read or written.

[問題点の解決手段] 本発明のメモリーカードは、メモリーデータの読出し時
および書込み時に入力されたキーデータの照合機能を有
することを特徴とし、このために、予め基準キーデータ
信号を記憶する記憶部と、メモリICに対するリードラ
イト時に入力される入力キーデータ信号と上記基準キー
データ信号とを比較し、両信号が一致しない場合にリー
ドライト禁止信号を出力するプロテクタ回路とを設けて
メモリーカードを構成している。
[Means for Solving Problems] The memory card of the present invention is characterized by having a function of collating key data input when reading and writing memory data, and for this purpose, a memory card that stores a reference key data signal in advance is provided. The memory card is equipped with a protector circuit that compares the input key data signal inputted during read/write to the memory IC with the reference key data signal and outputs a read/write prohibition signal when the two signals do not match. It consists of

[実施例] 以下、本発明を図示の一実施例に基づき具体的に説明す
る。
[Example] Hereinafter, the present invention will be specifically described based on an illustrated example.

第1図は本発明の一実施例を示すブロック図である。な
お、第1図において第3図に示した部材と同一機能を有
する部材1〜7については、同一符号を付してその詳細
な説明を省略する。
FIG. 1 is a block diagram showing one embodiment of the present invention. In addition, in FIG. 1, members 1 to 7 having the same functions as the members shown in FIG. 3 are given the same reference numerals, and detailed explanation thereof will be omitted.

本実施例のメモリーカードは、第2図と同一の外観構成
を有するが、従来のメモリーカードと相違する点は、第
3図に示すように既存のブロック構成に付加して、リー
ドライトプロテクト回路11と、基準キーデータメモリ
12とを設けたことである。
The memory card of this embodiment has the same external configuration as shown in FIG. 2, but the difference from the conventional memory card is that, as shown in FIG. 3, a read/write protection circuit is added to the existing block configuration. 11 and a reference key data memory 12 are provided.

前記基準キーデータメモリ12には、あらかじめ基準キ
ーデータ信号15が入力されている。また、前記リード
ライトプロテクト回路11は、リードライト時に入力さ
れる入力キーデータ信号13と、上記基準キーデータメ
モリ12からの基準キーデータ信号15とを比較し、両
者が一致した場合にのみメモリーIC3に対するデータ
リードライトを許容し、それ以外の時にはこれを禁止す
るようなプロテクト信号14を、前記制御回路4に出力
するようになっている。
A reference key data signal 15 is input into the reference key data memory 12 in advance. Further, the read/write protection circuit 11 compares the input key data signal 13 inputted at the time of read/write with the reference key data signal 15 from the reference key data memory 12, and only when the two match, the memory IC 3 A protect signal 14 is output to the control circuit 4, which allows reading and writing of data to and prohibits data reading and writing at other times.

次に、上記のように構成されたメモリーカードの作用に
ついて説明する。
Next, the operation of the memory card configured as described above will be explained.

メモリーIC3のリードライト時には、従来と同様に、
外部接続用コネクタ1.バッファ回路2.2を介してデ
ータバス信号5及びアドレスバス信号6がメモリーIC
3に入力されることになる。 ここで、本実施例では、
上記信号と共に入力キーデータ信号13がコネクタ1を
介して、リードライトプロテクト回路11に入力される
ようになっている。一方、上記リードライトプロテクト
回路11には、予め基準キーデータ信号15を記憶して
いる基準キーデータメモリ12より、該信号15が入力
されることになる。
When reading/writing memory IC3, as before,
External connection connector 1. The data bus signal 5 and address bus signal 6 are sent to the memory IC via the buffer circuit 2.2.
3 will be input. Here, in this example,
The input key data signal 13 is input to the read/write protection circuit 11 via the connector 1 together with the above signal. On the other hand, the read/write protect circuit 11 receives the signal 15 from the reference key data memory 12 which stores the reference key data signal 15 in advance.

そして、制御回路4によるリード、ライト動作を実行す
る前に、上記リードライトプロテクト回路11において
、前記入力キーデータ信号13と基準キーデータ信号1
5とを比較することになる。
Then, before the control circuit 4 executes read and write operations, the read/write protection circuit 11 detects the input key data signal 13 and the reference key data signal 1.
5 will be compared.

そして、この比較結果に基づき、前記リードライトプロ
テクト回路11は以下のように動作することになる。
Based on this comparison result, the read/write protection circuit 11 operates as follows.

ずなわち、両信号が一致しない場合にはプロテクト信号
14が前記制御回路4に出力されることになる。そして
、上記制御回路4は、このプロテクト信号14を入力す
ることにより、メモリーIC3に対するリード、ライト
動作を禁止するように作動し、このため入力されたデー
タバス信号5、アドレスバス信号6に基づくデータのリ
ードライトは禁止されることになる。
That is, if the two signals do not match, the protect signal 14 is output to the control circuit 4. By inputting this protect signal 14, the control circuit 4 operates to inhibit read and write operations on the memory IC 3, and therefore protects data based on the input data bus signal 5 and address bus signal 6. Read/write will be prohibited.

なお、リードライトプロテクト回路11で2つの信号が
一致した場合には、従来と同様にメモリーIC3に対す
るリードライトが正常に実行されることになる。
Note that when the two signals match in the read/write protection circuit 11, the read/write to the memory IC 3 is normally executed as in the conventional case.

このように、予め記憶された基準キーデータ信号との照
合を取り、入力キーデータ信号13が上記基準キーデー
タ信号15と一致した場合にのみリードライトが許容さ
れるので、メモリーカードにプロテクト機能を持たせる
ことができる。
In this way, read/write is permitted only when the input key data signal 13 matches the reference key data signal 15 after checking with the reference key data signal stored in advance, so the protect function is applied to the memory card. You can have it.

なお、本発明は上記実施例に限定されるものではなく、
本発明の要旨の範囲内で種々の変形実施が可能である。
Note that the present invention is not limited to the above embodiments,
Various modifications are possible within the scope of the invention.

[発明の効果コ 以上説明したように、本発明によればあらかじめ定めら
れたキーデータを入力しないと、メモリーのリードライ
トができないようにしておくことにより、メモリーのリ
ードライトのプロデクジョンができる効果がある。
[Effects of the Invention] As explained above, according to the present invention, by making it impossible to read or write the memory without inputting predetermined key data, it is possible to produce the read/write of the memory. be.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例であるメモリーカードのブロ
ック図、 第2図(A)、(B)は従来のメモリーカードの外観を
表し、同図(A)は平面図、同図(B)はコネクタを有
する端面の正面図、 第3図は従来のメモリーカードのブロック図である。 1:コネクタ、 2:バッファ回路 3:メモリIC14:制御回路 5:データパス信号 6:アドレスバス信号7:制御信
号 11:リードライトプロテクト回路 12:基準キーデータメモリ 13二人カキーデータ信号 14:プロテクト信号 15:基準キーデータ信号 代理人 弁理士 渡 辺 喜 平 第tvA 第2図 (A) 20−η−ド
FIG. 1 is a block diagram of a memory card that is an embodiment of the present invention. FIGS. 2(A) and 2(B) show the external appearance of a conventional memory card. B) is a front view of the end face with a connector, and FIG. 3 is a block diagram of a conventional memory card. 1: Connector 2: Buffer circuit 3: Memory IC 14: Control circuit 5: Data path signal 6: Address bus signal 7: Control signal 11: Read/write protect circuit 12: Reference key data memory 13 Two-person key data signal 14: Protect signal 15: Standard key data signal agent Patent attorney Kihei Watanabe tvA Figure 2 (A) 20-η-do

Claims (1)

【特許請求の範囲】 カード内部にメモリICとその周辺回路とを内蔵し、該
カードの一端面に外部接続用コネクタを有するメモリー
カードにおいて、 予め基準キーデータ信号を記憶する記憶部と、メモリI
Cに対するリードライト時に入力される入力キーデータ
信号と上記基準キーデータ信号とを比較し、両信号が一
致しない場合にリードライト禁止信号を出力するプロテ
クタ回路とを設けたことを特徴とするメモリーカード。
[Scope of Claims] A memory card that includes a memory IC and its peripheral circuitry inside the card and has an external connection connector on one end surface of the card, comprising: a memory section that stores a reference key data signal in advance, and a memory I
A memory card characterized in that it is provided with a protector circuit that compares an input key data signal inputted during read/write to C with the reference key data signal and outputs a read/write prohibition signal when the two signals do not match. .
JP63105512A 1988-04-30 1988-04-30 Memory card Pending JPH01277948A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63105512A JPH01277948A (en) 1988-04-30 1988-04-30 Memory card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63105512A JPH01277948A (en) 1988-04-30 1988-04-30 Memory card

Publications (1)

Publication Number Publication Date
JPH01277948A true JPH01277948A (en) 1989-11-08

Family

ID=14409654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63105512A Pending JPH01277948A (en) 1988-04-30 1988-04-30 Memory card

Country Status (1)

Country Link
JP (1) JPH01277948A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0512542A2 (en) * 1991-05-08 1992-11-11 GAO Gesellschaft für Automation und Organisation mbH Data-protecting microprocessor circuit for portable record carriers, for example credit cards
EP0558132A2 (en) * 1992-02-22 1993-09-01 Philips Patentverwaltung GmbH Data exchange arrangement
US7648075B2 (en) 2005-06-03 2010-01-19 Felica Networks, Inc. Data transmission-reception system, contactless IC chip, mobile terminal, information processing method, and program

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6273349A (en) * 1985-09-27 1987-04-04 Toshiba Corp Semiconductor storage device
JPS6275851A (en) * 1985-09-30 1987-04-07 Toshiba Corp Semiconductor memory device
JPS62281041A (en) * 1986-05-30 1987-12-05 Canon Inc Electronic equipment

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6273349A (en) * 1985-09-27 1987-04-04 Toshiba Corp Semiconductor storage device
JPS6275851A (en) * 1985-09-30 1987-04-07 Toshiba Corp Semiconductor memory device
JPS62281041A (en) * 1986-05-30 1987-12-05 Canon Inc Electronic equipment

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0512542A2 (en) * 1991-05-08 1992-11-11 GAO Gesellschaft für Automation und Organisation mbH Data-protecting microprocessor circuit for portable record carriers, for example credit cards
EP0558132A2 (en) * 1992-02-22 1993-09-01 Philips Patentverwaltung GmbH Data exchange arrangement
US7648075B2 (en) 2005-06-03 2010-01-19 Felica Networks, Inc. Data transmission-reception system, contactless IC chip, mobile terminal, information processing method, and program

Similar Documents

Publication Publication Date Title
JP3025502B2 (en) Semiconductor memory device
US6453417B1 (en) Microcontroller with secure signature extraction
CN101238473B (en) A secure terminal and a method of protecting a secret key
JP3529800B2 (en) Data protection microprocessor circuit for portable data carrier
US5313520A (en) Method and device for protecting data of ROM
JPH01277948A (en) Memory card
JP4053245B2 (en) Semiconductor memory device that can prevent unauthorized use
JPH02173869A (en) Personal authentication system using ic card
JPS62285161A (en) Data protection system
US20070043993A1 (en) System and method for protection of data contained in an integrated circuit
JPS6329859A (en) Memory protection circuit
JPH054056Y2 (en)
JPH04160583A (en) Single-chip microcomputer
JPH02148152A (en) Microcomputer
JPH04367045A (en) Semiconductor storage device
JP2541287B2 (en) System shared control block control method
JPS62159254A (en) Storage protecting system
JPS62251833A (en) Computer system
JPH02138635A (en) Protecting circuit for program data secrecy of microcomputer containing eprom
JPH01147686A (en) Portable electronic device
JPH04304540A (en) Semiconductor memory circuit
JPS6273349A (en) Semiconductor storage device
JPH0954725A (en) Memory device
JPS63181052A (en) System for protecting memory write
JPS61276044A (en) Memory device