JPH01166204A - Documentation display device for programmable controller - Google Patents

Documentation display device for programmable controller

Info

Publication number
JPH01166204A
JPH01166204A JP62325755A JP32575587A JPH01166204A JP H01166204 A JPH01166204 A JP H01166204A JP 62325755 A JP62325755 A JP 62325755A JP 32575587 A JP32575587 A JP 32575587A JP H01166204 A JPH01166204 A JP H01166204A
Authority
JP
Japan
Prior art keywords
program
statement information
statement
programmable controller
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62325755A
Other languages
Japanese (ja)
Inventor
Eisaku Onishi
英作 大西
Isao Ando
勲 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP62325755A priority Critical patent/JPH01166204A/en
Publication of JPH01166204A publication Critical patent/JPH01166204A/en
Pending legal-status Critical Current

Links

Landscapes

  • Testing And Monitoring For Control Systems (AREA)
  • Stored Programmes (AREA)
  • Programmable Controllers (AREA)

Abstract

PURPOSE:To easily grasp and identify the control contents by using a statement information adding means and adding the statement information to the head device or head step number in accordance with a fact whether the data information shows the various programs or circuit blocks. CONSTITUTION:A documentation display device is obtained by adding a statement information adding part 5 to a conventional constitution. The part 5 retrieves the data area of an internal memory 2 with reception of an output command from a keyboard 3 and reads out the statement information stored in a statement information area to synthesize this information with a program related to an output command. In this case, the statement information is added to the head of the program if this program means a circuit pattern. While in case of a list pattern, the statement displays registered at the head of each program are synthesized and displayed. As a result, the control contents are easily grasped.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、プログラマブルコントローラのデータ内容
にステートメント情報を付加してデータの整理を行なっ
て任意に表示することのできるプログラマブルコントロ
ーラのドキュメンテーション表示装置に関するものであ
る。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a documentation display device for a programmable controller that is capable of adding statement information to the data contents of a programmable controller, organizing the data, and displaying the data as desired. It is something.

(従来の技術) 従来のこの種のプログラマブルコントローラのドキュメ
ンテーション表示装置は第9図ないし第14図に示すも
のがあった。この従来のプログラマブルコントローラの
ドキュメンテーション表示装置は、第9図に示すように
プログラマブルコントローラの外部機器及び内部機器を
制御する演算動作を行なう演算処理部(1)と、演算処
理部(1)に必要なデータに関する情報を格納する内部
メモリ(2)と、演算処理部(1)への演算指令及び内
部メモリ (2)のデータの確認指令を入力する入力手
段としてのキーボード (3)と、キーボード (3)
からのデータの確認指令が入力された場合に演算処理部
(1)の演算動作に基づいて該当する内部メモリ(2)
に格納された情報を出力する出力部(4)とを備える構
成である。
(Prior Art) Conventional documentation display devices for this type of programmable controller are shown in FIGS. 9 to 14. As shown in FIG. 9, this conventional programmable controller documentation display device includes an arithmetic processing unit (1) that performs arithmetic operations to control external and internal equipment of the programmable controller, and a An internal memory (2) that stores information regarding data, a keyboard (3) as an input means for inputting calculation commands to the calculation processing unit (1) and commands to confirm data in the internal memory (2); )
When a data confirmation command is input from the internal memory (2) based on the calculation operation of the calculation processing unit (1).
The configuration includes an output unit (4) that outputs information stored in the output unit (4).

次に、この構成に基づ〈従来装置の動作を説明する。ま
ず、第10図に示す動作フローチャートにて動作の概略
を説明すると、キーボード (3)から出力指令が入力
されると(ステップ1)、演算処理部(1)にて回路パ
ターンかリストパターンかの判断が行なわれる(ステッ
プ2)。この判断にて回路パターンと判断された場合に
は回路パターンを示すプログラムの先頭から1画面分の
表示データを構成して出力部(4)に出力する(ステッ
プ3)。ステップ2でリストパターンと判断された場合
には回路パターンと同様に演算処理部(1)が出力部(
4)に該当するリストパターンを出力することとなる(
ステップ4)。このように出力部(4)に出力される内
容は回路パターン自体又はリストパターン自体である。
Next, the operation of the conventional device will be explained based on this configuration. First, to explain the outline of the operation using the operation flowchart shown in FIG. A decision is made (step 2). If it is determined that it is a circuit pattern, display data for one screen from the beginning of the program indicating the circuit pattern is constructed and output to the output section (4) (step 3). If it is determined to be a list pattern in step 2, the arithmetic processing unit (1) outputs the output unit (
The list pattern corresponding to 4) will be output (
Step 4). The content outputted to the output section (4) in this way is the circuit pattern itself or the list pattern itself.

さらに動作内容を詳述すると、内部メモリ (2)に格
納される情報のうちプログラマブルコントローラのプロ
グラム内容を表示する場合を第11図ないし第13図に
示す、第11図はプログラマブルコントローラのプログ
ラム構成態様図を示し、同図においてプログラムは常時
実行される常時実行プログラムと、条件成立の場合に実
行する割込みプログラムと、常時実行プログラムの指令
に基づいて実行されるサブルーチンプログラム等からな
り、TO,If、PO,Piは各プログラムの先頭を示
すデバイスである。第12図はラダーシンボルを使用し
たラダー回路図を示し、各回路ブロック(演算開始命令
から出力命令まで)にて形成され、図中、0.5,50
,80.200,300はラダー回路表示の際の各回路
ブロックの先頭ステップ番号で先頭デバイスTo、Il
、PO,,P1と共に表示される。また、第13図は命
令リストの全体構成図を示し、ステップ番号0・・・7
.50・・・54.・・・300・・・304 に対応
して登録されている命令リスト内容が記載され、各プロ
グラムの先頭には先頭を示すデバイスIO,If、PO
,Piが付加されている。
To further explain the details of the operation, the display of the program contents of the programmable controller among the information stored in the internal memory (2) is shown in FIGS. 11 to 13. FIG. 11 shows the configuration of the program of the programmable controller. In the figure, the program consists of an always-running program that is always executed, an interrupt program that is executed when a condition is met, and a subroutine program that is executed based on the instructions of the always-executing program. PO and Pi are devices indicating the beginning of each program. Figure 12 shows a ladder circuit diagram using ladder symbols, which is formed by each circuit block (from the operation start instruction to the output instruction), and in the figure, 0.5, 50
, 80.200, 300 are the first step numbers of each circuit block when displaying a ladder circuit, and are the first devices To, Il.
, PO,, P1. FIG. 13 shows the overall configuration of the command list, with step numbers 0...7
.. 50...54. ...300...304 The registered instruction list contents are described, and at the beginning of each program are the devices IO, If, and PO indicating the beginning.
, Pi are added.

人力手段であるキーボード (3)から内部メモリ(2
)に格納された情報のプログラムを確認するためのデー
タ確認指令が入力された場合には、このデータ確認指令
を受けた演算処理部(1)が該当するプログラムを内部
メモリ (2)から読み出して、該当するプログラムの
ラダー回路図(第12図に記@)又はシーケンス命令か
ら成る命令リスト図(第13図に記載)をそのまま出力
部(4)のCRT(42)によって出力する。
From the human keyboard (3) to the internal memory (2)
), when a data confirmation command is input to confirm the program of information stored in the internal memory (2), the arithmetic processing unit (1) that receives this data confirmation command reads out the corresponding program from the internal memory (2). , the ladder circuit diagram (shown in FIG. 12) of the corresponding program or the instruction list diagram (shown in FIG. 13) consisting of sequence instructions is output as is by the CRT (42) of the output section (4).

さらに、内部メモリ (2)に格納される情報のうちプ
ログラマブルコントローラのプログラムを形成する回路
ブロック(演算開始命令から出力命令までの1回路ブロ
ックをいう)の内容を表示する場合を第14図及び第1
5図に示す。第14図はプログラムのラダー回路図を示
し、複数の回路ブロックからこのラダー回路が形成され
、ラダー回路の表示に使用される各回路ブロックの先頭
に先頭ステップ番号0,3,5.・・・40.42が付
される。第15図はプログラムの命令リスト構成図を示
し、各登録された命令の命令リストに対応したステップ
番号0・・・42が付されている。このプログラムを形
成する回路ブロックを表示する場合もプログラムを表示
する場合と同様に行なわれる。
Furthermore, among the information stored in the internal memory (2), the case where the contents of a circuit block (one circuit block from an operation start instruction to an output instruction) forming a program of the programmable controller is displayed is shown in FIGS. 1
It is shown in Figure 5. FIG. 14 shows a ladder circuit diagram of the program. This ladder circuit is formed from a plurality of circuit blocks, and the first step numbers 0, 3, 5, etc. are placed at the beginning of each circuit block used to display the ladder circuit. ...40.42 is assigned. FIG. 15 shows a configuration diagram of the command list of the program, in which step numbers 0...42 corresponding to the command list of each registered command are assigned. Displaying the circuit blocks forming this program is performed in the same way as displaying the program.

(発明が解決しようとする問題点) 従来のプログラマブルコントローラのドキュメンテーシ
ョン表示装置は以上のように構成されているので、各種
プログラム又はプログラムを形成する回路ブロックをド
キュメンテーション表示する場合にはプログラムのラダ
ー回路図又は命令リスト図として表示することとなり、
ユーザー(設計者とその他第三者)がプログラム又は回
路ブロックの制御内容を容易に理解することがきす、し
かも同種の他のプログラム、回路ブロックと区別するこ
とができないなどの問題点があった。
(Problems to be Solved by the Invention) Conventional documentation display devices for programmable controllers are configured as described above, so when displaying various programs or circuit blocks forming a program as documentation, a ladder circuit diagram of the program is displayed. Or it will be displayed as an instruction list diagram,
There are problems in that users (designers and other third parties) cannot easily understand the control contents of a program or circuit block, and cannot distinguish it from other programs or circuit blocks of the same type.

この発明は上記のような問題点を解消するためになされ
たもので、各種プログラム、このプログラムを形成する
回路ブロックの制御内容を設計者、その他第三者が容易
に理解及び区別できるプログラマブルコントローラのド
キュメンテーション表示装置を得ることを目的とする。
This invention was made in order to solve the above-mentioned problems, and it is a programmable controller that allows designers and other third parties to easily understand and distinguish the control contents of various programs and circuit blocks forming these programs. The purpose is to obtain a documentation display device.

〔問題点を解決するための手段〕[Means for solving problems]

この発明に係るプログラマブルコントローラのドキュメ
ンテーション表示装置は、プログラマブルコントローラ
の外部機器及び内部機器を演算処理手段にて制御し演算
動作を行ない、該演算処理手段に必要なデータに関する
情報を内部記憶手段に格納し、該内部記憶手段に格納さ
れた情報に対応する内容表示用のステートメントを人力
手段にて入力し、格納された情報を確認するためのデー
タ確認指令が入力手段にて入力された場合に、該情報と
対応するステートメント情報とをステートメント情報付
加手段にて合成付加し、該合成付加された内容を出力手
段にて出力するものである。
The documentation display device for a programmable controller according to the present invention controls the external equipment and internal equipment of the programmable controller by means of arithmetic processing means to perform arithmetic operations, and stores information regarding data necessary for the arithmetic processing means in internal storage means. , when a content display statement corresponding to the information stored in the internal storage means is inputted by manual means, and a data confirmation command for confirming the stored information is inputted by the input means, the corresponding Information and corresponding statement information are combined and added by a statement information adding means, and the combined and added contents are outputted by an output means.

〔作用〕[Effect]

この発明におけるステートメント情報付加手段は、プロ
グラマブルコントローラの演算処理に必要なデータに関
する情報にこれに対応する内容表示用のステートメント
情報を合成付加し、データに関する情報と該当のステー
トメント情報を併せて出力結果を確認し、情報解読を容
易に行なうことができる。このデータに関する情報が各
種プログラム(常時実行プログラム、割込みプログラム
、サブルーチンプログラム等)の場合には先頭を示すデ
バイスにステートメント情報を付加し、また、データに
関する情報がプログラムを形成する回路ブロックである
場合には先頭ステップ番号にステートメント情報を付加
する。
The statement information adding means in this invention synthesizes and adds statement information for displaying the corresponding contents to information about data necessary for arithmetic processing of a programmable controller, and outputs the output result by combining the information about the data and the statement information. You can easily check and decipher the information. If the information related to this data is a variety of programs (always running program, interrupt program, subroutine program, etc.), statement information is added to the device that indicates the beginning, and if the information related to the data is a circuit block forming the program, statement information is added to the device that indicates the beginning. adds statement information to the first step number.

〔実施例〕〔Example〕

以下、この発明の一実施例を第1図ないし第5図に基づ
いて説明する。第1図は本実施例に係る概略構成ブロッ
ク図、第2図は演算処理部及びステートメント情報付加
部にて制御される内部メモリの格納構成態様図、第3図
は第1図記載の実施例の動作フローチャート、第4図は
プログラムのラダー回路図、第5図は命令リスト態様図
を各々示す。各図において、本実施例に係るプログラマ
ブルコントローラのドキュメンテーション表示装置は、
上述の従来装置の構成にステートメント情報付加部 (
5)を追加して構成され、他の同一構成要素について同
一符号を付して説明する。ステートメント情報付加部 
(5)は、キーボード (3)からプログラム内容確認
のための出力指令が入力された場合に、該出力指令によ
り内部メモリ (2)のシーケンスプログラムデータエ
リア(22)を検索してプログラム先頭に付されるステ
ートメント有無のフラグに基づきステートメント情報エ
リア(24)に格納される該当ステートメント情報を読
出し、該読出されたステートメント情報を出力指令に係
るプログラムに合成して付加する構成である。
An embodiment of the present invention will be described below with reference to FIGS. 1 to 5. FIG. 1 is a schematic block diagram of the configuration according to the present embodiment, FIG. 2 is a diagram of the storage configuration of the internal memory controlled by the arithmetic processing section and the statement information addition section, and FIG. 3 is the embodiment shown in FIG. 1. 4 is a program ladder circuit diagram, and FIG. 5 is an instruction list format diagram. In each figure, the documentation display device for the programmable controller according to this embodiment is
A statement information adding section (
5), and other identical components will be described with the same reference numerals. Statement information addition part
In (5), when an output command for confirming program contents is input from the keyboard (3), the sequence program data area (22) of the internal memory (2) is searched by the output command and appended to the beginning of the program. The configuration is such that the corresponding statement information stored in the statement information area (24) is read based on the flag indicating the presence or absence of a statement, and the read statement information is synthesized and added to the program related to the output command.

次に、上記構成に基づく本実施例装置の動作について第
2図ないし第5図に基づいて説明する。
Next, the operation of the apparatus of this embodiment based on the above configuration will be explained based on FIGS. 2 to 5.

まず、内部メモリ (2)のシーケンスプログラムデー
タエリア(22)に第4図又は第5図に示す各種プログ
ラム(第4図においてはラダー回路図、第5図において
は命令リストから成る各プログラム)が格納されている
場合に、この各種プログラムの各ステートメント情報を
入力するときは、特定のプログラムに対応するステート
メント情報をキーボード (3)から人力し、この人力
されたステートメント情報を演算処理部(1)の制御に
基づいて内部メモリ (2)のステートメント情報エリ
ア(24)に格納される。
First, the various programs shown in Fig. 4 or 5 (each program consisting of a ladder circuit diagram in Fig. 4 and the instruction list in Fig. 5) are stored in the sequence program data area (22) of the internal memory (2). If the statement information for each program is stored, input the statement information corresponding to the specific program manually from the keyboard (3), and input the manually entered statement information to the arithmetic processing section (1). is stored in the statement information area (24) of the internal memory (2) based on the control of the statement information area (24).

次に、プログラム内容確認のためのステートメント合成
出力動作は、オペレータがキーボード(3)から出力指
令を入力すると(ステップ1)、ステートメント情報付
加部 (5)が固定パターンかリストパターンかを判断
する(ステップ2)。回路パターンと判断された場合に
は出力指令に係るプログラムがステートメント情報付き
か否かを判断する(ステップ3)。この判断にてステー
トメント情報付ぎとされる場合は、各プログラムに付加
されるステートメント情報がプログラムの先頭に付加さ
れ、ステップ番号0又は回路ブロック先頭に付けるデバ
イスをステップ番号0とし、このステップ番号0又はス
テップ番号Oに付されたデバイスにステートメント情報
が登録されていることから、ステップ番号0のみをステ
ートメント情報付加部 (5)にて検索する(ステップ
4)。この検索結果に基づきステートメント付加部 (
5)はステートメント情報をステートメント情報エリア
(24)より読出すと共に、シーケンスプログラムエリ
ア(22)より出力指令に係るプログラム(回路パター
ンで出力する場合には格納エリア(23)の回路パター
ンのラダー回路図)を読出して、各読出された内容を表
示画面データ(又はプリントアウトデータ)として内部
メモリ (2)に合成して出力する(ステップ5)。こ
の内部メモリ (2)は合成された表示画面データ又は
プリントアウトデータを各々格納エリア(25) 、 
(26)に格納し、演算処理部(1)の制御に基づいて
格納エリア(25) 、 (2B)に格納された表示画
面データ又はプリントアウトデータを出力部(4)に出
力し、表示画面データの場合にはビデオコントローラ(
41)の制御にてCRT(42)に画面表示することと
なる。
Next, in the statement synthesis output operation for checking program contents, when the operator inputs an output command from the keyboard (3) (step 1), the statement information addition section (5) determines whether it is a fixed pattern or a list pattern ( Step 2). If it is determined that it is a circuit pattern, it is determined whether the program related to the output command includes statement information (step 3). If statement information is attached based on this judgment, the statement information added to each program is added to the beginning of the program, and the step number 0 or the device added to the beginning of the circuit block is set to step number 0, and this step number 0 Alternatively, since statement information is registered in the device attached to step number O, only step number 0 is searched for in the statement information addition unit (5) (step 4). Based on this search result, the statement addition section (
5) reads the statement information from the statement information area (24), and also reads the program related to the output command from the sequence program area (22) (if outputting as a circuit pattern, reads the ladder circuit diagram of the circuit pattern in the storage area (23)) ), and the read contents are combined and output as display screen data (or printout data) in the internal memory (2) (step 5). This internal memory (2) stores synthesized display screen data or printout data respectively in storage areas (25),
(26), and outputs the display screen data or printout data stored in the storage areas (25) and (2B) to the output unit (4) based on the control of the arithmetic processing unit (1), and outputs the display screen data or printout data to the output unit (4). For data, the video controller (
41), the screen will be displayed on the CRT (42).

また、(ステップ3)でステートメント情報付きでない
と判断された場合には、演算処理部(1)が従来装置の
場合と同様に、プログラムの先頭から1画面分の表示デ
ータ(又はプリントアウトデータ)を構成して出力部(
4)に出力する(ステップ6)。
In addition, if it is determined in step 3 that statement information is not included, the arithmetic processing unit (1) generates one screen worth of display data (or printout data) from the beginning of the program, as in the case of conventional devices. and configure the output section (
4) (step 6).

さらに、(ステップ2)でリストパターンと判断された
場合も回路パターンの出力動作(ステップ3〜ステツプ
6)と同様な処理動作を行なうことができる。
Furthermore, even if it is determined in step 2 that the pattern is a list pattern, processing operations similar to those for outputting circuit patterns (steps 3 to 6) can be performed.

出力部(4)のCRT (42)上に表示されたプログ
ラムは、第4図に示すラダー回路又は第5図に示す命令
リストとなり、同図においてステートメント情報を[S
TATEMENT FORIOI・[STATEMEN
T FORpHのように各プログラム(割込みプログラ
ム、サブルーチンプログラム等)の先頭を示すデバイス
に登録されたステートメント表示として合成されて表示
されることとなる。なお同図中In、11゜PO,PI
はプログラムの先頭を示すデバイスである。よってステ
ートメント情報を割込みプログラム、サブルーチンプロ
グラム等の先頭を示すデバイスの1行前に表示すること
が可能となる。
The program displayed on the CRT (42) of the output section (4) becomes the ladder circuit shown in Fig. 4 or the command list shown in Fig. 5, in which the statement information is
TATEMENT FORIOI・[STATEMEN
They are synthesized and displayed as a statement display registered in a device that indicates the beginning of each program (interrupt program, subroutine program, etc.), such as T FORpH. In the same figure, In, 11°PO, PI
is the device that indicates the beginning of the program. Therefore, statement information can be displayed one line before the device indicating the beginning of an interrupt program, subroutine program, etc.

さらに、プログラム中において割込みプログラム、サブ
ルーチンプログラムを使用していない場合には、これら
のデバイスをプログラム中でダミーとして使用し、ステ
ートメントを登録することにより、プログラムを制御則
に分割し、ステートメント情報付きで表示できることと
なる。
Furthermore, if interrupt programs and subroutine programs are not used in the program, these devices can be used as dummy devices in the program, and by registering statements, the program can be divided into control laws, and the program can be divided into control laws with statement information. This means that it can be displayed.

なお、実施例においては各種プログラム毎にステートメ
ント情報を付加して表示する構成としたが、各種プログ
ラムを形成する回路ブロック毎にステートメント情報を
付加する構成とすることもできる。この他の実施例を第
6図ないし第8図に基づいて前記実施例と共通する部分
の記載を参照して説明する。前記実施例と異なる点は内
部メモリ (2)のステートメント情報エリア(24)
に格納されるステートメント情報がシーケンスプログラ
ムデータエリア(22)に格納される各種プログラムを
形成する回路ブロック毎に登録される点にある。
In the embodiment, statement information is added and displayed for each type of program, but it is also possible to add statement information to each circuit block forming each type of program. This other embodiment will be explained based on FIGS. 6 to 8 with reference to descriptions of parts common to the previous embodiment. The difference from the previous embodiment is that the statement information area (24) in the internal memory (2)
The statement information stored in the sequence program data area (22) is registered for each circuit block forming the various programs stored in the sequence program data area (22).

このステートメン情報の登録は、各回路ブロククの先頭
ステップ番号に登録されるものである。即ち、第8図に
プログラムのステップ番号とステートメント情報との関
係態様図に示す様に、プログラム出力時においてステー
トメント情報付加部(5)は最初に信号S1にて先頭ス
テップ番号に対するステートメント情報の有無をプログ
ラムブロック先頭ステップ格納エリア(27)に格納さ
れるフラグを検索する(ステップ4)。この検索により
フラグがON(ステートメント有)の場合には信号S2
で示すようにステートメント情報エリア(24)から該
当するステップ番号のステートメント情報を読出し、シ
ーケンスプログラムデータエリア(22)から信号S3
のように該当するプログラムを出力する。
This statement information is registered in the first step number of each circuit block. That is, as shown in FIG. 8, which shows the relationship between program step numbers and statement information, when outputting a program, the statement information adding section (5) first determines the presence or absence of statement information for the first step number using signal S1. The flag stored in the program block first step storage area (27) is searched (step 4). If the flag is ON (statement present) as a result of this search, signal S2
As shown, the statement information of the corresponding step number is read from the statement information area (24), and the signal S3 is read from the sequence program data area (22).
Output the corresponding program as shown below.

この出力されプログラムの回路ブロックとステートメン
ト情報とをステートメント情報付加部(5)にて合成す
る(ステップ5)。このように、プログラムデータとス
テートメント情報を合成する際に、全体のデータを検索
する必要がなく、回路ブロック単位で先頭からステート
メント+’Rfaの有無を確肥し、出力できることとな
ったため、検索時間を短縮して合成されたデータ内容で
画面表示又はプリントアウトを行ない得る。
The output circuit blocks of the program and the statement information are synthesized by the statement information adding section (5) (step 5). In this way, when combining program data and statement information, there is no need to search the entire data, and the presence or absence of statement +'Rfa can be checked from the beginning in each circuit block and output, reducing the search time. The synthesized data contents can be displayed on screen or printed out.

また、上述の各実施例においてはプログラム毎又は回路
ブロック毎にステートメント情報を登録して合成付加す
る構成としたが、プログラム毎及び回路ブロック毎のい
ずれにもステートメント情報を登録して合成付加する構
成とすることもできる。
Furthermore, in each of the above embodiments, the statement information is registered for each program or circuit block and is added in combination, but the configuration is such that statement information is registered in each program and each circuit block and added in combination. It is also possible to do this.

また、各実施例におけるステートメント情報の登録容量
はプログラムコンソールによって定められており、1ス
テップ当りプログラムコンソールのステートメント登録
容量以内とされる。
Further, the statement information registration capacity in each embodiment is determined by the program console, and is within the statement registration capacity of the program console per step.

さらに、出力指令に基づいて表示等するプログラム又は
回路ブロックの表示は、ステートメント情報付き又はス
テートメント情報無しの表示を選択するように構成する
こともできる。このステートメント情報無しで表示する
場合であっても、ステートメント情報が登録されている
ステップ番号は他のステップ番号と表示方式を変えてい
るため、デパック処理時等のいずれかのステップ番号に
ステートメント情報が登録されているかが一目で認識す
ることができる。
Furthermore, the display of a program or circuit block to be displayed based on an output command can be configured to select display with statement information or without statement information. Even when displaying without this statement information, the step number where statement information is registered has a different display method than other step numbers, so if statement information is displayed in one of the step numbers during depacking processing, etc. You can see at a glance whether it is registered.

また、出力指令に基づくプログラム内容の出力はCRT
(表示画面)上への出力の他にプリントアウトその他の
出力方式に構成することもできる。
In addition, the program contents based on the output command are output to the CRT.
In addition to outputting on a display screen, other output methods such as printing can also be used.

(発明の効果) 以上のように、この発明によれば、内部記憶手段に格納
される情報にステートメント情報を合成して付加し、こ
のステートメント情報を付加された情報を出力すること
により、任意の情報の制御内容を設計者その他第三者(
ユーザ)等が容易に理解及び区別できる効果を奏する。
(Effects of the Invention) As described above, according to the present invention, statement information is synthesized and added to the information stored in the internal storage means, and the information to which this statement information is added is outputted. The content of information control shall be controlled by designers and other third parties (
This has the effect that users (users) etc. can easily understand and distinguish between them.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例に係る概略構成ブロック図
、第2図はこの発明の一実施例の内部メモリの格納構成
態様図、第3図はこの発明の一実施例の動作フローチャ
ート、第4図及び第5図は第1図記載の実施例により使
用されるプログラムのラダー回路図及び命令リスト態様
図、第6図及び第7図はこの発明の他の実施例に使用さ
れるプログラムのラダー回路図及び命令リスト態様図、
第8図はプログラムのステップ番号とステートメント情
報との関係態様図、第9図は従来装置の概略構成ブロッ
ク図、第1O図は従来装置の動作フローチャート、第1
1図は各種プログラムの関係態様図、第12図及び第1
3図は従来装置に使用されるプログラムのラダー回路図
及び命令リスト態様図、第14図及び第15図は従来装
置に使用されるプログラムの回路ブロック毎のラダー回
路図及び命令リスト態様図を示す。 (1)・・・演算処理部、  (2)・・・内部メモリ
、(3)・・・キーボード、  (4)・・・出力部、
(5)・・・ステートメント情報付加部、(6)・・・
外部メモリ、 (7)・・・インターフェース部、 (8)・・・FDD部、 (9)・・・バス。 なお、図中同一符号は同−又は相当部分を示す。
FIG. 1 is a schematic block diagram of an embodiment of the present invention, FIG. 2 is a storage configuration diagram of an internal memory in an embodiment of the invention, and FIG. 3 is an operation flowchart of an embodiment of the invention. 4 and 5 are ladder circuit diagrams and instruction list configuration diagrams of a program used in the embodiment shown in FIG. 1, and FIGS. 6 and 7 are program diagrams used in another embodiment of the present invention. Ladder circuit diagram and instruction list diagram,
FIG. 8 is a diagram of the relationship between program step numbers and statement information, FIG. 9 is a schematic block diagram of the conventional device, and FIG. 10 is an operation flowchart of the conventional device.
Figure 1 is a diagram of the relationship between various programs, Figure 12 and Figure 1.
3 shows a ladder circuit diagram and an instruction list form of a program used in a conventional device, and FIGS. 14 and 15 show a ladder circuit diagram and an instruction list form for each circuit block of a program used in a conventional device. . (1)...Arithmetic processing unit, (2)...Internal memory, (3)...Keyboard, (4)...Output unit,
(5)...Statement information addition section, (6)...
External memory, (7)...Interface section, (8)...FDD section, (9)...Bus. Note that the same reference numerals in the figures indicate the same or equivalent parts.

Claims (5)

【特許請求の範囲】[Claims] (1)プログラマブルコントローラの外部機器及び内部
機器を制御する演算動作を行なう演算処理手段と、該演
算処理手段に必要なデータに関する情報を格納する内部
記憶手段と、上記演算処理手段への演算指令、内部記憶
手段のデータの確認指令及び内部記憶手段のデータに対
応するステートメントを入力する入力手段と、該入力手
段から内部記憶手段のデータ確認指令が入力された場合
に内部記憶手段の情報とこれに対応するステーントメン
ト情報とを合成して付加するステートメント情報付加手
段と、該ステートメント情報付加手段にて合成された内
容を出力する出力手段とを備える構成としたことを特徴
とするプログラマブルコントローラのドキュメンテーシ
ョン表示装置。
(1) arithmetic processing means that performs arithmetic operations to control external and internal equipment of the programmable controller; internal storage means that stores information regarding data necessary for the arithmetic processing means; and arithmetic instructions to the arithmetic processing means; an input means for inputting a command to confirm data in the internal storage means and a statement corresponding to the data in the internal storage means; Documentation display for a programmable controller, characterized in that it is configured to include statement information adding means for combining and adding corresponding statement information, and output means for outputting the content synthesized by the statement information adding means. Device.
(2)上記ステートメント情報付加手段は、内部記憶手
段に格納されるデータの各プログラムブロック単位毎に
プログラムの内容を表わすステートメント情報を対応す
るプログラムの先頭を示すデバイスに付加する構成とし
たことを特徴とする特許請求の範囲第1項に記載のプロ
グラマブルコントローラのドキュメンテーション表示装
置。
(2) The statement information adding means is configured to add statement information representing the contents of the program for each program block unit of data stored in the internal storage means to a device indicating the beginning of the corresponding program. A documentation display device for a programmable controller according to claim 1.
(3)上記ステートメント情報付加手段は、内部記憶手
段に格納れさるデータの各回路ブロック単位毎に回路ブ
ロックの内容を表わすステートメント情報を対応する回
路ブロックの先頭ステップに付加する構成としたことを
特徴とする特許請求の範囲第1項に記載のプログラマブ
ルコントローラのドキュメンテーション表示装置。
(3) The statement information addition means is configured to add statement information representing the contents of the circuit block to the first step of the corresponding circuit block for each circuit block unit of data stored in the internal storage means. A documentation display device for a programmable controller according to claim 1.
(4)上記ステートメント情報付加手段は、内部記憶手
段に格納されるデータの各プログラム単位毎及び各回路
ブロック単位毎にこれらの内容を表わすステートメント
情報をプログラムの先頭デバイス及び回路ブロックの先
頭ステップに付加する構成としたことを特徴とする特許
請求の範囲第1項に記載のプログラマブルコントローラ
のドキュメンテーション表示装置。
(4) The statement information adding means adds statement information representing the contents of the data stored in the internal storage means for each program unit and each circuit block to the first device of the program and the first step of the circuit block. A documentation display device for a programmable controller according to claim 1, characterized in that it is configured to:.
(5)上記出力手段は、ステートメント情報付加手段に
てステートメント情報が合成付加され出力される場合と
合成付加されないで出力される場合とを選択できること
を特徴とする特許請求の範囲第2項ないし第4項のいず
れかに記載のプログラマブルコントローラのドキュメン
テーション表示装置。
(5) Claims 2 to 5 are characterized in that the output means is capable of selecting whether the statement information is output after being combined and added by the statement information adding means or whether it is output without being combined and added. 5. A documentation display device for a programmable controller according to any one of Item 4.
JP62325755A 1987-12-23 1987-12-23 Documentation display device for programmable controller Pending JPH01166204A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62325755A JPH01166204A (en) 1987-12-23 1987-12-23 Documentation display device for programmable controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62325755A JPH01166204A (en) 1987-12-23 1987-12-23 Documentation display device for programmable controller

Publications (1)

Publication Number Publication Date
JPH01166204A true JPH01166204A (en) 1989-06-30

Family

ID=18180273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62325755A Pending JPH01166204A (en) 1987-12-23 1987-12-23 Documentation display device for programmable controller

Country Status (1)

Country Link
JP (1) JPH01166204A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1991017489A1 (en) * 1990-05-10 1991-11-14 Fanuc Ltd Method of searching sequence program
JP2009156235A (en) * 2007-12-27 2009-07-16 Kanayama Seiki Co Ltd Lubricating oil supply system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1991017489A1 (en) * 1990-05-10 1991-11-14 Fanuc Ltd Method of searching sequence program
JP2009156235A (en) * 2007-12-27 2009-07-16 Kanayama Seiki Co Ltd Lubricating oil supply system

Similar Documents

Publication Publication Date Title
WO1989002114A1 (en) Data processing system
JPH01166204A (en) Documentation display device for programmable controller
JPS59180603A (en) Data setting method of numerical control device
EP0332703A1 (en) Data input system
CN110352390B (en) Alarm function setting device, alarm function setting system, and alarm function setting program
JPS61183711A (en) Plant monitor device
JPS61249109A (en) Interactive program generating system for numerical control device
JP2681815B2 (en) Equipment control processor
JPH06289843A (en) Image display processor
JPH11184365A (en) Simulation system for equipment operation training and recording medium where simulation program is recorded
JPH04106667A (en) Interactive parts arranging cad system
JPH04105101A (en) Abnormality processing form setting method for controller
JPS6232491A (en) Crt display unit
JPH07146947A (en) Graph display device
JPS63100512A (en) Controller
JPS62245405A (en) Error display system for numerical controller
JPH01244502A (en) Pc program display system
JPH0222713A (en) Numerical controller
JPH0318977A (en) Pin display system for printed board of graphic processor
JPH06138912A (en) Programming device
JPS62245307A (en) Monitor device for programmable controller
JPH036527B2 (en)
JPS60100268A (en) Easy animation artificial execution system
JPS61121106A (en) Function setting method for programmable controller
JPH05159009A (en) Circuit simulation device