JP7014955B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP7014955B2
JP7014955B2 JP2017165015A JP2017165015A JP7014955B2 JP 7014955 B2 JP7014955 B2 JP 7014955B2 JP 2017165015 A JP2017165015 A JP 2017165015A JP 2017165015 A JP2017165015 A JP 2017165015A JP 7014955 B2 JP7014955 B2 JP 7014955B2
Authority
JP
Japan
Prior art keywords
pad
solder
center
solder dots
dots
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017165015A
Other languages
Japanese (ja)
Other versions
JP2019046840A (en
Inventor
宏丞 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2017165015A priority Critical patent/JP7014955B2/en
Publication of JP2019046840A publication Critical patent/JP2019046840A/en
Application granted granted Critical
Publication of JP7014955B2 publication Critical patent/JP7014955B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features

Description

本開示は、半導体装置の製造方法に関する。 The present disclosure relates to a method for manufacturing a semiconductor device.

例えば特許文献１には、半田の中にボイドが生じ難い電子部品の実装方法が記載されている。 For example, Patent Document 1 describes a method for mounting an electronic component in which voids are unlikely to occur in the solder.

特開２０１１－１３４８３１号公報Japanese Unexamined Patent Publication No. 2011-134831 特開２０１５－１６２６５１号公報Japanese Unexamined Patent Publication No. 2015-162651

しかしながら、今尚、半田の中に生じるボイドにおいては、改善の余地がある。 However, there is still room for improvement in the voids that occur in the solder.

そこで、本発明の一実施の形態は、半田層のボイドを抑えることができる半導体装置の製造方法を提供することを目的とする。 Therefore, one embodiment of the present invention aims to provide a method for manufacturing a semiconductor device capable of suppressing voids in the solder layer.

本発明の一実施の形態の半導体装置の製造方法は、配線基板の１つのパッド上に、前記パッドの中心に近いほど頂点の位置が高い複数の半田ドットを形成する第１工程と、半導体素子を前記複数の半田ドットの全数を覆うように載置して、前記複数の半田ドットを溶融させて半田層を形成する第２工程と、を備えることを特徴とする。 The method for manufacturing a semiconductor device according to an embodiment of the present invention includes a first step of forming a plurality of solder dots having a higher apex position closer to the center of the pad on one pad of a wiring board, and a semiconductor element. It is characterized by comprising a second step of placing the plurality of solder dots so as to cover the entire number of the plurality of solder dots and melting the plurality of solder dots to form a solder layer.

上記一実施の形態の半導体装置の製造方法によれば、半田層のボイドを抑えることができる。 According to the method for manufacturing a semiconductor device according to the above embodiment, voids in the solder layer can be suppressed.

本発明の一実施の形態に係る半導体装置の概略上面図である。It is a schematic top view of the semiconductor device which concerns on one Embodiment of this invention. 図１ＡにおけるＡ－Ａ断面を示す概略断面図である。FIG. 3 is a schematic cross-sectional view showing a cross section taken along the line AA in FIG. 1A. 本発明の一実施の形態に係る半導体装置の製造方法における一工程を説明するための概略上面図である。It is a schematic top view for demonstrating one step in the manufacturing method of the semiconductor device which concerns on one Embodiment of this invention. 図２ＡにおけるＢ－Ｂ断面を示す概略断面図である。FIG. 3 is a schematic cross-sectional view showing a cross section taken along the line BB in FIG. 2A. 本発明の一実施の形態に係る半導体装置の製造方法における一工程を説明するための概略上面図である。It is a schematic top view for demonstrating one step in the manufacturing method of the semiconductor device which concerns on one Embodiment of this invention. 図３ＡにおけるＣ－Ｃ断面を示す概略断面図である。FIG. 3 is a schematic cross-sectional view showing a CC cross section in FIG. 3A.

以下、発明の実施の形態について適宜図面を参照して説明する。但し、以下に説明する半導体装置及びその製造方法は、本発明の技術思想を具体化するためのものであって、特定的な記載がない限り、本発明を以下のものに限定しない。また、図面が示す部材の大きさ及び位置関係などは、説明を明確にするため、誇張していることがある。 Hereinafter, embodiments of the invention will be described with reference to the drawings as appropriate. However, the semiconductor device and the manufacturing method thereof described below are for embodying the technical idea of the present invention, and the present invention is not limited to the following unless otherwise specified. In addition, the size and positional relationship of the members shown in the drawings may be exaggerated for the sake of clarity.

＜実施の形態１＞
（半導体装置１００）
図１Ａは、実施の形態１に係る半導体装置１００の概略上面図である。図１Ｂは、図１Ａに示す半導体装置１００のＡ－Ａ断面における概略断面図である。 <Embodiment 1>
(Semiconductor device 100)
FIG. 1A is a schematic top view of the semiconductor device 100 according to the first embodiment. FIG. 1B is a schematic cross-sectional view taken along the line AA of the semiconductor device 100 shown in FIG. 1A.

図１Ａ，１Ｂに示すように、実施の形態１の半導体装置１００は、配線基板１０と、半田層２０と、半導体素子３０と、を備えている。さらに、半導体装置１００は、ワイヤ４０と、封止部材５０と、を備えている。配線基板１０は、基体１１と、その基体１１の上面に設けられたパッド１５及びパッド以外の配線１６と、を有している。半導体素子３０は、パッド１５上に、半田層２０を介して、接合されている。半導体素子３０は、パッド以外の配線１６にワイヤ４０で接続されている。半導体素子３０及びワイヤ４０は、封止部材５０で封止されている。 As shown in FIGS. 1A and 1B, the semiconductor device 100 of the first embodiment includes a wiring board 10, a solder layer 20, and a semiconductor element 30. Further, the semiconductor device 100 includes a wire 40 and a sealing member 50. The wiring board 10 has a substrate 11, a pad 15 provided on the upper surface of the substrate 11, and wiring 16 other than the pad. The semiconductor element 30 is bonded to the pad 15 via the solder layer 20. The semiconductor element 30 is connected to the wiring 16 other than the pad by a wire 40. The semiconductor element 30 and the wire 40 are sealed with a sealing member 50.

（半導体装置１００の製造方法）
図２Ａは、実施の形態１に係る半導体装置１００の製造方法における第１工程を説明するための概略上面図である。図２Ｂは、図２ＡにおけるＢ－Ｂ断面を示す概略断面図である。図３Ａは、実施の形態１に係る半導体装置１００の製造方法における第２工程を説明するための概略上面図である。図３Ｂは、図３ＡにおけるＣ－Ｃ断面を示す概略断面図である。 (Manufacturing method of semiconductor device 100)
FIG. 2A is a schematic top view for explaining a first step in the method for manufacturing the semiconductor device 100 according to the first embodiment. FIG. 2B is a schematic cross-sectional view showing a cross section taken along the line BB in FIG. 2A. FIG. 3A is a schematic top view for explaining a second step in the method for manufacturing the semiconductor device 100 according to the first embodiment. FIG. 3B is a schematic cross-sectional view showing a CC cross section in FIG. 3A.

実施の形態１の半導体装置１００の製造方法は、以下のような第１工程、第２工程を備える。第１工程は、図２Ａ，２Ｂに示すように、配線基板１０の１つのパッド１５上に、パッド１５の中心に近いほど頂点の位置が高い複数の半田ドット２５を形成する工程である。第２工程は、図３Ａ，３Ｂに示すように、半導体素子３０を複数の半田ドット２５の全数を覆うように載置して、複数の半田ドット２５を溶融させて半田層２０を形成する工程である。 The method for manufacturing the semiconductor device 100 according to the first embodiment includes the following first and second steps. In the first step, as shown in FIGS. 2A and 2B, a plurality of solder dots 25 having higher apex positions closer to the center of the pad 15 are formed on one pad 15 of the wiring board 10. In the second step, as shown in FIGS. 3A and 3B, the semiconductor element 30 is placed so as to cover the entire number of the plurality of solder dots 25, and the plurality of solder dots 25 are melted to form the solder layer 20. Is.

このような構成を有する半導体装置１００の製造方法によれば、パッド１５と半導体素子３０との接合を、頂点の位置が最も高い半田ドット２５１によって開始させ、その後、順次、頂点の位置がより低い半田ドット（例えば２５２，２５３）によって進行させやすくすることができる。したがって、パッド１５と半導体素子３０との接合を、パッド１５の中心から周縁へ向かう方向に進行させやすくすることができる。これにより、パッド１５と半導体素子３０との接合の進行が、半田ドット２５間にあった気体をパッド１５の外側へ排出するように作用して、半田層２０のボイドを抑えることができる。 According to the manufacturing method of the semiconductor device 100 having such a configuration, the bonding between the pad 15 and the semiconductor element 30 is started by the solder dot 251 having the highest apex position, and then sequentially, the apex positions are lower. It can be facilitated by solder dots (eg, 252,253). Therefore, it is possible to facilitate the bonding between the pad 15 and the semiconductor element 30 in the direction from the center of the pad 15 toward the peripheral edge. As a result, the progress of bonding between the pad 15 and the semiconductor element 30 acts to discharge the gas between the solder dots 25 to the outside of the pad 15, and the void of the solder layer 20 can be suppressed.

なお、半田ドット２５の頂点の位置の高さは、パッド１５の上面が平坦であって、半田ドット２５の厚さのみで決まることが簡便で好ましい。但し、パッド１５の上面が凹部及び／若しくは凸部を有し、半田ドット２５がその凹部若しくは凸部上に配置されることで、半田ドット２５の頂点の位置の高さが調整されてもよい。また、パッド１５の中心は、上面視における幾何中心で定義することができる。 It is convenient and preferable that the height of the position of the apex of the solder dot 25 is determined only by the thickness of the solder dot 25 because the upper surface of the pad 15 is flat. However, the height of the position of the apex of the solder dot 25 may be adjusted by having the upper surface of the pad 15 having a concave portion and / or a convex portion and the solder dot 25 being arranged on the concave portion or the convex portion. .. Further, the center of the pad 15 can be defined by the geometric center in the top view.

以下、実施の形態１の半導体装置１００の製造方法の好ましい形態について詳述する。 Hereinafter, preferred embodiments of the method for manufacturing the semiconductor device 100 according to the first embodiment will be described in detail.

図２Ａ，２Ｂに示すように、頂点の位置が最も高い半田ドット２５１は、パッド１５の中心に配置されることが好ましい。これにより、パッド１５の中心を、パッド１５と半導体素子３０との接合の起点とすることができ、半田ドット２５間にあった気体をパッド１５の外側へ排出しやすくすることができる。 As shown in FIGS. 2A and 2B, the solder dot 251 having the highest apex position is preferably arranged at the center of the pad 15. As a result, the center of the pad 15 can be set as the starting point of the bonding between the pad 15 and the semiconductor element 30, and the gas between the solder dots 25 can be easily discharged to the outside of the pad 15.

図２Ａ，２Ｂに示すように、頂点の位置が同等の高さとなる半田ドット２５が、パッド１５の中心に対して対称に配置されることが好ましい（例えば半田ドット２５２，２５３）。これにより、パッド１５と半導体素子３０との接合をパッド１５の中心に対して対称に進行させやすくし、半田ドット２５間にあった気体をパッド１５の外側へ均等に排出しやすくすることができる。 As shown in FIGS. 2A and 2B, it is preferable that the solder dots 25 having the same height of the vertices are arranged symmetrically with respect to the center of the pad 15 (for example, the solder dots 252 and 253). As a result, the bonding between the pad 15 and the semiconductor element 30 can be facilitated symmetrically with respect to the center of the pad 15, and the gas between the solder dots 25 can be easily discharged evenly to the outside of the pad 15.

図２Ａ，２Ｂに示すように、半田ドット２５の径は、パッド１５の中心から遠い半田ドット２５ほど大きいことが好ましい（例えば半田ドット２５２の径＜半田ドット２５３の径）。これにより、各半田ドット２５の体積の差を小さくしやすいので、半田層２０の厚さ分布を制御しやすくすることができる。 As shown in FIGS. 2A and 2B, the diameter of the solder dot 25 is preferably larger as the solder dot 25 is farther from the center of the pad 15 (for example, the diameter of the solder dot 252 <the diameter of the solder dot 253). As a result, the difference in volume of each solder dot 25 can be easily reduced, so that the thickness distribution of the solder layer 20 can be easily controlled.

図２Ａ，２Ｂに示すように、半田ドット２５はパッド１５の中心を通る１つ以上の直線上に並置され、同一直線上に並置された隣り合う半田ドット２５の中心間距離はパッド１５の中心から遠いほど大きいことが好ましい（例えば半田ドット２５１－２５２の中心間距離＜半田ドット２５２－２５３の中心間距離）。これにより、パッド１５の中心側より周縁側において空間を広く取っておくことができ、半田ドット２５間にあった気体のパッド１５の外側への排出を促進することができる。 As shown in FIGS. 2A and 2B, the solder dots 25 are juxtaposed on one or more straight lines passing through the center of the pad 15, and the distance between the centers of adjacent solder dots 25 juxtaposed on the same straight line is the center of the pad 15. It is preferable that the distance from the center is larger (for example, the distance between the centers of the solder dots 251-252 <the distance between the centers of the solder dots 252-253). As a result, a large space can be reserved on the peripheral side of the pad 15 from the center side, and the gas discharged between the solder dots 25 to the outside can be promoted.

図３Ａ，３Ｂに示すように、第２工程において、半導体素子３０は、複数の半田ドット２５のうち、頂点の位置が最も高い半田ドット２５１の頂点に対して、距離が最小となる状態に載置されることが好ましい。これにより、頂点の位置が最も高い半田ドット２５１によるパッド１５と半導体素子３０との接合の開始を高確率に得やすくすることができる。なお、このような半導体素子３０の姿勢は、仮止め剤２８の補助によって、形成及び維持しやすくすることができる。また、半導体素子３０は、当該半導体素子の中心とパッド１５の中心が一致するように載置されることが好ましいが、パッド１５の中心と半導体素子３０の中心とのズレは、半田ドット２５の溶融によるセルフアライメント作用によって補正することもできる。 As shown in FIGS. 3A and 3B, in the second step, the semiconductor element 30 is placed in a state where the distance is the minimum with respect to the apex of the solder dot 251 having the highest apex position among the plurality of solder dots 25. It is preferable to be placed. As a result, it is possible to easily obtain the start of bonding between the pad 15 and the semiconductor element 30 by the solder dot 251 having the highest apex position with high probability. The posture of the semiconductor element 30 can be easily formed and maintained with the assistance of the temporary fixing agent 28. Further, the semiconductor element 30 is preferably placed so that the center of the semiconductor element and the center of the pad 15 coincide with each other, but the deviation between the center of the pad 15 and the center of the semiconductor element 30 is the solder dot 25. It can also be corrected by the self-alignment action due to melting.

第１工程は、頂点の位置が同等の高さの複数の半田ドットをパッド１５上に形成する段階と、その頂点の位置が同等の高さの複数の半田ドットをプレスすることによって、パッド１５の中心に近いほど頂点の位置が高い複数の半田ドット２５を形成する段階と、を含むことが好ましい。このように、プレス金型を用いて半田ドットを成形することで、各半田ドット２５の高さ、径、体積、及び配置を高精度に制御することができる。また、生産性においても優れている。さらに、半田ドット２５の上面が平坦になることで、半田ドット２５上への半導体素子３０の載置を安定させることができる。 The first step is to form a plurality of solder dots having the same height at the vertices on the pad 15, and to press the plurality of solder dots having the same height at the vertices to press the pad 15. It is preferable to include a step of forming a plurality of solder dots 25 whose apex positions are higher as they are closer to the center of the above. By forming the solder dots using the press die in this way, the height, diameter, volume, and arrangement of each solder dot 25 can be controlled with high accuracy. It is also excellent in productivity. Further, since the upper surface of the solder dot 25 becomes flat, the mounting of the semiconductor element 30 on the solder dot 25 can be stabilized.

第２工程において、複数の半田ドット２５をフラックスレスリフローによって溶融させることが好ましい。フラックスレスリフローによれば、パッド１５と半導体素子３０との接合を気化したフラックス成分による影響無く進行させることができるので、半田ドット２５間にあった気体のパッド１５の外側への排出を制御しやすくすることができる。フラックスレスリフローとしては、例えば、蟻酸還元リフロー、水素還元リフローなどが挙げられる。 In the second step, it is preferable to melt the plurality of solder dots 25 by fluxless reflow. According to the fluxless reflow, the bonding between the pad 15 and the semiconductor element 30 can proceed without being affected by the vaporized flux component, so that it is easy to control the discharge of the gas between the solder dots 25 to the outside of the pad 15. be able to. Examples of the fluxless reflow include formic acid reduction reflow and hydrogen reduction reflow.

以下、本発明の一実施の形態に係る半導体装置の各構成要素について説明する。 Hereinafter, each component of the semiconductor device according to the embodiment of the present invention will be described.

（配線基板１０）
配線基板は、基体と、その基体上に保持された、半導体素子が設置されるパッド、及び半導体素子と電気的に接続される配線と、を有する。配線基板は、基体の材質及び厚さによって、リジッド基板若しくは可撓性基板（フレキシブル基板）とすることができる。また、配線基板は、平板状の形態が半田ドットの形成及び半導体素子の実装を簡便にでき好ましいが、半導体素子を収容可能な凹部を有する形態でもよい。 (Wiring board 10)
The wiring board includes a substrate, a pad on which the semiconductor element is installed, and wiring electrically connected to the semiconductor element. The wiring board may be a rigid board or a flexible board (flexible board) depending on the material and thickness of the board. Further, the wiring board is preferably in the form of a flat plate because the formation of solder dots and the mounting of the semiconductor element can be easily performed, but the wiring board may be in the form of having a recess capable of accommodating the semiconductor element.

（基体１１）
基体は、電気的絶縁性を有するものが好ましいが、導電性を有するものでも、絶縁膜などを介することでパッド及び配線と電気的に絶縁させることができる。基体の材料としては、セラミック、金属、樹脂（繊維強化樹脂を含む）などが挙げられる。具体的には、セラミックとしては、酸化アルミニウム、窒化アルミニウム、及びこれらの混合物のうちのいずれか１つを用いることができる。金属としては、銅、鉄、ニッケル、クロム、アルミニウム、銀、金、チタン、及びこれらの合金のうちのいずれか１つを用いることができる。樹脂としては、エポキシ樹脂、ＢＴレジン、ポリイミド樹脂、及びこれらの変性樹脂のうちのいずれか１つを用いることができる。 (Hypokeimenon 11)
The substrate is preferably one having electrical insulation, but even one having conductivity can be electrically insulated from the pad and the wiring through an insulating film or the like. Examples of the material of the substrate include ceramics, metals, resins (including fiber reinforced resins) and the like. Specifically, as the ceramic, any one of aluminum oxide, aluminum nitride, and a mixture thereof can be used. As the metal, any one of copper, iron, nickel, chromium, aluminum, silver, gold, titanium, and alloys thereof can be used. As the resin, any one of an epoxy resin, a BT resin, a polyimide resin, and a modified resin thereof can be used.

（パッド１５、パッド以外の配線１６）
パッド及び配線は、箔又は膜として、基体の少なくとも上面に形成される。配線は、基体の内部及び／若しくは下面にも形成されていてもよい。パッド及び配線は、銅、鉄、ニッケル、タングステン、クロム、アルミニウム、銀、金、チタン、パラジウム、ロジウム、若しくはこれらの合金の単層又は多層で構成することができる。特に、放熱性の観点においては、パッド及び配線は、銅又は銅合金を含むことが好ましい。また、パッド及び配線の表層は、表面酸化が少なく半田接合性に優れる、金若しくは金合金で構成されることが好ましい。また、パッド及び配線の表層には、銀、白金、アルミニウム、ロジウム若しくはこれらの合金などの光反射膜が設けられていてもよく、なかでも光反射性に優れる銀若しくは銀合金が好ましい。 (Pad 15, wiring other than pad 16)
Pads and wiring are formed as foil or film on at least the top surface of the substrate. Wiring may also be formed inside and / or on the underside of the substrate. Pads and wiring can be composed of a single layer or multiple layers of copper, iron, nickel, tungsten, chromium, aluminum, silver, gold, titanium, palladium, rhodium, or alloys thereof. In particular, from the viewpoint of heat dissipation, the pads and wiring preferably contain copper or a copper alloy. Further, the surface layer of the pad and the wiring is preferably made of gold or a gold alloy, which has less surface oxidation and excellent solder bondability. Further, a light reflecting film such as silver, platinum, aluminum, rhodium or an alloy thereof may be provided on the surface layer of the pad and the wiring, and among them, silver or a silver alloy having excellent light reflectivity is preferable.

（半田層２０、半田ドット２５）
半田ドットは、金－錫系、錫－ビスマス系、錫－銅系、錫－銀系の半田のうちのいずれか１つを用いることができる。１つのパッド上に形成される半田ドットの数は、適宜選択できるが、例えば、３以上５０以下であることが好ましく、５以上２５以下であることがより好ましい。１つの半田ドットの径は、適宜選択できるが、例えば、５０μｍ以上５００μｍ以下であることが好ましく、１００μｍ以上３００μｍ以下であることがより好ましい。１つの半田ドットの厚さは、適宜選択できるが、例えば、５μｍ以上１５０μｍ以下であることが好ましく、１５μｍ以上１００μｍ以下であることがより好ましい。半田層は、複数の半田ドットが、溶融して濡れ広がり、層状に一体化して固まることで形成される。このような方法によれば、半田の量を抑えて、半田層を比較的薄く形成することができる。 (Solder layer 20, solder dots 25)
As the solder dot, any one of gold-tin-based, tin-bismuth-based, tin-copper-based, and tin-silver-based solder can be used. The number of solder dots formed on one pad can be appropriately selected, but for example, it is preferably 3 or more and 50 or less, and more preferably 5 or more and 25 or less. The diameter of one solder dot can be appropriately selected, but for example, it is preferably 50 μm or more and 500 μm or less, and more preferably 100 μm or more and 300 μm or less. The thickness of one solder dot can be appropriately selected, but is preferably 5 μm or more and 150 μm or less, and more preferably 15 μm or more and 100 μm or less. The solder layer is formed by melting, wetting and spreading a plurality of solder dots, integrating them into a layer, and solidifying them. According to such a method, the amount of solder can be suppressed and the solder layer can be formed relatively thin.

（仮止め剤２８）
仮止め剤は、半田ドットの溶融による半導体素子のパッドへの接合が開始されるまでの間、半導体素子を半田ドット上に保持しておく機能を有する。仮止め剤は、揮発性の有機化合物を用いることができる。仮止め剤は、常温で液状であることが扱いやすく好ましい。また、仮止め剤は、半田ドットが溶融する温度で揮発することが好ましい。具体的には、仮止め剤は、テルピネオール、オクタンジオール、酢酸ブチルカルビトール、トリエチレングリコールモノブチルエーテル、及びこれらの混合物のうちのいずれか１つを用いることができる。なお、仮止め剤は、半導体素子を半田ドット上に好ましい姿勢で載置するために使用されることが好ましいが、本実施の形態において必要不可欠なものではない。 (Temporary fixing agent 28)
The temporary fixing agent has a function of holding the semiconductor element on the solder dots until the bonding of the semiconductor element to the pad by melting the solder dots is started. A volatile organic compound can be used as the temporary fixing agent. It is preferable that the temporary fixing agent is liquid at room temperature because it is easy to handle. Further, the temporary fixing agent preferably volatilizes at a temperature at which the solder dots melt. Specifically, as the temporary fixing agent, any one of terpineol, octanediol, butyl carbitol acetate, triethylene glycol monobutyl ether, and a mixture thereof can be used. The temporary fixing agent is preferably used for mounting the semiconductor element on the solder dots in a preferable posture, but it is not indispensable in the present embodiment.

（半導体素子３０）
半導体素子は、発光素子のほか、受光素子でもよいし、電子素子でもよい。発光素子としては、発光ダイオード（ＬＥＤ）、半導体レーザなどが挙げられる。受光素子としては、フォトダイオード、太陽電池などが挙げられる。電子素子としては、トランジスタ、ＩＣ、ＬＳＩなどが挙げられる。半導体素子の上面視形状は、四角形、特に正方形又は一方向に長い矩形であることが好ましいが、その他の形状であってもよい。半導体素子は、同一面側に正／負の両電極を有する構造のものでもよいし、正電極と負電極が半導体素子の上面と下面に別個に設けられる対向電極（上下電極）構造のものでもよい。同一面側に正／負の両電極を有する構造の半導体素子は、下面に設けられた金属膜が半田層でパッドに接合され、正／負の各電極（上面電極）がワイヤで配線と接続される（フェイスアップ実装）。また、同一面側に正／負の両電極を有する構造の半導体素子は、正／負の各電極が半田層で２つのパッドに各々接合されてもよい（フェイスダウン実装、フリップチップ実装）。対向電極構造の半導体素子は、下面電極が半田層でパッドに接合され、上面電極がワイヤで配線（パッド以外の配線）と接続される。電極は、金、銀、錫、プラチナ、ロジウム、チタン、アルミニウム、タングステン、パラジウム、ニッケル、若しくはこれらの合金で構成することができる。 (Semiconductor element 30)
The semiconductor element may be a light receiving element or an electronic element in addition to the light emitting element. Examples of the light emitting element include a light emitting diode (LED) and a semiconductor laser. Examples of the light receiving element include a photodiode and a solar cell. Examples of the electronic element include a transistor, an IC, and an LSI. The top view shape of the semiconductor element is preferably a quadrangle, particularly a square or a rectangle long in one direction, but other shapes may be used. The semiconductor element may have a structure having both positive and negative electrodes on the same surface side, or may have a counter electrode (upper and lower electrode) structure in which the positive electrode and the negative electrode are separately provided on the upper surface and the lower surface of the semiconductor element. good. In a semiconductor element having a structure having both positive and negative electrodes on the same surface side, a metal film provided on the lower surface is bonded to a pad with a solder layer, and each positive / negative electrode (top electrode) is connected to wiring by a wire. Will be done (face-up implementation). Further, in a semiconductor element having a structure having both positive and negative electrodes on the same surface side, each of the positive and negative electrodes may be bonded to two pads by a solder layer (face-down mounting, flip-chip mounting). In the semiconductor element having the counter electrode structure, the lower surface electrode is bonded to the pad by a solder layer, and the upper surface electrode is connected to the wiring (wiring other than the pad) by a wire. The electrodes can be composed of gold, silver, tin, platinum, rhodium, titanium, aluminum, tungsten, palladium, nickel, or alloys thereof.

（ワイヤ４０）
ワイヤは、半導体素子の電極と、配線と、を接続する導線である。具体的には、金、銅、銀、プラチナ、アルミニウムなどの金属線、及びこれらの合金線のうちのいずれか１つを用いることができる。特に、封止部材からの応力による破断が生じにくく、熱抵抗などに優れる金線が好ましい。また、光反射性を高めるために、銀を含むことも好ましい。 (Wire 40)
The wire is a conducting wire connecting the electrode of the semiconductor element and the wiring. Specifically, any one of metal wires such as gold, copper, silver, platinum, and aluminum, and alloy wires thereof can be used. In particular, a gold wire that is less likely to break due to stress from the sealing member and has excellent thermal resistance is preferable. It is also preferable to contain silver in order to enhance light reflectivity.

（封止部材５０）
封止部材は、半導体素子、ワイヤなどを、封止して、外力、外気などから保護する部材である。封止部材は、電気的絶縁性を有することが好ましい。封止部材の具体的な母材としては、シリコーン樹脂、エポキシ樹脂、フェノール樹脂、ポリカーボネート樹脂、アクリル樹脂、ポリノルボルネン樹脂、及びこれらの変性樹脂（ハイブリッド樹脂を含む）のうちのいずれか１つを用いることができる。また、封止部材は、これらの母材中に、酸化珪素（シリカ）などの充填剤、及び／若しくはカーボンブラックなどの着色剤を含有してもよい。 (Sealing member 50)
The sealing member is a member that seals a semiconductor element, a wire, or the like to protect it from external force, outside air, or the like. The sealing member preferably has electrical insulation. As a specific base material of the sealing member, any one of a silicone resin, an epoxy resin, a phenol resin, a polycarbonate resin, an acrylic resin, a polynorbornene resin, and a modified resin (including a hybrid resin) thereof is used. Can be used. Further, the sealing member may contain a filler such as silicon oxide (silica) and / or a colorant such as carbon black in these base materials.

以下、本発明に係る実施例について詳述する。なお、本発明は以下に示す実施例のみに限定されないことは言うまでもない。 Hereinafter, examples of the present invention will be described in detail. Needless to say, the present invention is not limited to the examples shown below.

＜実施例１＞
実施例１の半導体装置は、図１Ａ，１Ｂに示す例の半導体装置１００の構造を有する、幅４．０ｍｍ、奥行き３．２ｍｍ、厚さ１．２ｍｍの直方体状の上面発光及び表面実装型のＬＥＤ装置である。配線基板は、幅４．０ｍｍ、奥行き３．２ｍｍであって、厚さ０．６ｍｍの平板状の窒化アルミニウムの基体と、基体の上面に保持された厚さ２０μｍのパッド及び上面配線と、基体の下面に保持された厚さ２０μｍの２つの下面配線と、を有している。パッド、上面配線、及び２つの下面配線は其々、チタン－タングステン／銅／ニッケル／金の積層体で構成されている。パッドと一方の下面配線、及び上面配線と他方の下面配線は其々、タングステンで満たされた貫通ビアによって接続されている。パッドは、幅２．６ｍｍ、奥行き２．６ｍｍの上面視正方形状の各辺中央に０．３ｍｍ角の切り欠きがあるパターンである。パッドの上面は、平坦である。半導体素子は、発光ピーク波長４５２ｎｍで青色発光可能な、幅２．０ｍｍ、奥行き２．０ｍｍ、厚さ０．３ｍｍの上面視正方形状のＬＥＤチップである。半導体素子は、シリコン基板と、基板の上面側に形成された窒化物半導体の発光素子構造と、を有している。半導体素子の下面電極は、基板の下面全域に形成された、厚さ０．５μｍの金の膜である。この下面電極は、配線基板のパッドに、厚さ４．５μｍの金－錫の半田層を介して接合されている。半導体素子の上面電極は、配線基板の上面配線にワイヤで接続されている。ワイヤは、線径２５μｍの金線である。封止部材は、配線基板の上面側の全域に亘って設けられ、半導体素子及びワイヤを封止している。封止部材は、シリカの充填剤を含有したフェニルシリコーン樹脂の硬化物である。 <Example 1>
The semiconductor device of the first embodiment has the structure of the semiconductor device 100 of the example shown in FIGS. 1A and 1B, and is of a rectangular parallelepiped top light emitting and surface mount type having a width of 4.0 mm, a depth of 3.2 mm, and a thickness of 1.2 mm. It is an LED device. The wiring board includes a flat plate-shaped aluminum nitride substrate having a width of 4.0 mm and a depth of 3.2 mm and a thickness of 0.6 mm, a pad having a thickness of 20 μm and a top surface wiring held on the upper surface of the substrate, and a substrate. It has two bottom wirings with a thickness of 20 μm held on the bottom surface of the. The pad, top surface wiring, and two bottom surface wirings are each composed of a titanium-tungsten / copper / nickel / gold laminate. The pad and one bottom wire, and the top wire and the other bottom wire, are each connected by a through via filled with tungsten. The pad has a pattern of a square shape with a width of 2.6 mm and a depth of 2.6 mm and a notch of 0.3 mm square at the center of each side. The top surface of the pad is flat. The semiconductor element is a square-shaped LED chip having a width of 2.0 mm, a depth of 2.0 mm, and a thickness of 0.3 mm, capable of emitting blue light at a emission peak wavelength of 452 nm. The semiconductor element has a silicon substrate and a light emitting element structure of a nitride semiconductor formed on the upper surface side of the substrate. The bottom electrode of the semiconductor element is a gold film having a thickness of 0.5 μm formed on the entire bottom surface of the substrate. The bottom electrode is bonded to the pad of the wiring board via a gold-tin solder layer having a thickness of 4.5 μm. The top electrode of the semiconductor element is connected to the top wiring of the wiring board by a wire. The wire is a gold wire having a wire diameter of 25 μm. The sealing member is provided over the entire area on the upper surface side of the wiring board, and seals the semiconductor element and the wire. The sealing member is a cured product of a phenylsilicone resin containing a silica filler.

本実施例１の半導体装置は、以下のように製造される。
（第１工程）
まず、第１段階として、配線基板のバッドの上面に、金－錫（組成比：金８０％、錫２０％）の半田ドットを溶融半田吐出装置で吐出する。このとき、パッド上に形成される半田ドットは、１７個であって、其々、外径１６０μｍ、高さ８０μｍの半球状である。次に、第２段階として、これらの半田ドットをホットプレス装置（プレス温度２００℃）でプレスする。ホットプレス装置の上金型のプレス面は、段差を有している。プレス後の半田ドットの配置及び形状は、以下のとおりである。パッドの中心には、外径１８４μｍ、高さ４０μｍの半田ドットが配置されている。また、パッドの中心を通って０度、９０度、１８０度、２７０度方向に延びる各直線上における、パッドの中心との距離が３３０μｍの位置に外径１９７μｍ、高さ３５μｍの半田ドット、パッドの中心との距離が８１８μｍの位置に外径２３３μｍ、高さ２５μｍの半田ドットが配置されている。さらに、パッドの中心を通って４５度、１３５度、２２５度、３１５度方向に延びる各直線上における、パッドの中心との距離が５６５μｍの位置に外径２１３μｍ、高さ３０μｍの半田ドットが、パッドの中心との距離が１２１８μｍの位置に外径２６１μｍ、高さ２０μｍの半田ドットが配置されている。なお、プレス後の半田ドットは其々、側面が若干傾斜した、円柱状若しくは円盤状である。以上のようにして、配線基板の１つのパッド上に、パッドの中心に近いほど頂点の位置が高い複数の半田ドットを形成される。
（第２工程）
プレス後の半田ドットを有するパッドの上面に、オクタンジオールの仮止め剤をディスペンサで塗布して、その上に半導体素子をダイボンド装置で載置する。このとき、半導体素子は、複数の半田ドットの全数を覆うように、且つ、複数の半田ドットのうち、パッドの中心に配置された半田ドットの頂点に対して、距離が最小となる状態に、載置される。そして、複数の半田ドットを蟻酸還元リフロー装置（最高温度３１０℃）で溶融させる。なお、このとき、仮止め剤は、炉内温度の上昇に伴って徐々に揮発し、半田ドットが溶融を開始するまでに、完全に消失する。
（第３工程）
ワイヤボンド装置により、半導体素子の上面電極と配線基板の上面配線をワイヤで接続する。最後に、封止部材の液状材料を、半導体素子及びワイヤを覆って配線基板の上面側の全域に塗布し、熱処理にて硬化させる。 The semiconductor device of the first embodiment is manufactured as follows.
(First step)
First, as a first step, gold-tin (composition ratio: gold 80%, tin 20%) solder dots are discharged onto the upper surface of the pad of the wiring board by a molten solder discharge device. At this time, 17 solder dots are formed on the pad, each of which is a hemispherical shape having an outer diameter of 160 μm and a height of 80 μm. Next, as a second step, these solder dots are pressed by a hot pressing device (pressing temperature 200 ° C.). The press surface of the upper die of the hot press device has a step. The arrangement and shape of the solder dots after pressing are as follows. At the center of the pad, solder dots having an outer diameter of 184 μm and a height of 40 μm are arranged. Further, a solder dot having an outer diameter of 197 μm and a height of 35 μm at a position where the distance from the center of the pad is 330 μm on each straight line extending in the 0 degree, 90 degree, 180 degree, and 270 degree directions through the center of the pad. A solder dot having an outer diameter of 233 μm and a height of 25 μm is arranged at a position where the distance from the center is 818 μm. Further, a solder dot having an outer diameter of 213 μm and a height of 30 μm is formed at a position where the distance from the center of the pad is 565 μm on each straight line extending in the directions of 45 degrees, 135 degrees, 225 degrees, and 315 degrees through the center of the pad. A solder dot having an outer diameter of 261 μm and a height of 20 μm is arranged at a position where the distance from the center of the pad is 1218 μm. The solder dots after pressing are columnar or disc-shaped with slightly inclined side surfaces. As described above, a plurality of solder dots having higher apex positions are formed on one pad of the wiring board as they are closer to the center of the pad.
(Second step)
A temporary fixing agent of octanediol is applied to the upper surface of the pad having the solder dots after pressing with a dispenser, and the semiconductor element is placed on the temporary fixing agent with a die bonding device. At this time, the semiconductor element covers the entire number of the plurality of solder dots, and the distance from the apex of the solder dots arranged at the center of the pad among the plurality of solder dots is minimized. It will be placed. Then, the plurality of solder dots are melted by a formic acid reduction reflow device (maximum temperature 310 ° C.). At this time, the temporary fixing agent gradually volatilizes as the temperature inside the furnace rises, and completely disappears by the time the solder dots start melting.
(Third step)
The wire bond device connects the top electrode of the semiconductor element and the top wiring of the wiring board with a wire. Finally, the liquid material of the sealing member is applied to the entire area on the upper surface side of the wiring board by covering the semiconductor element and the wire, and is cured by heat treatment.

以上のように構成された実施例１の半導体装置の製造方法は、実施の形態１の半導体装置１００の製造方法と同様の効果を奏することができる。 The method for manufacturing the semiconductor device of the first embodiment configured as described above can exhibit the same effect as the method for manufacturing the semiconductor device 100 of the first embodiment.

本発明の一実施の形態に係る半導体装置は、半導体素子が発光素子又は受光素子である場合には、液晶ディスプレイのバックライト光源、各種照明器具、大型ディスプレイ、広告、行き先案内等の各種表示装置、プロジェクタ装置、さらには、デジタルビデオカメラ、ファクシミリ、コピー機、スキャナ等における画像読取装置、各種センサなどに利用することができる。また、本発明の一実施の形態に係る半導体装置は、半導体素子が電子素子である場合には、パソコンなどの各種電子計算機及びそれらに搭載される回路基板などに利用することができる。 When the semiconductor element is a light emitting element or a light receiving element, the semiconductor device according to the embodiment of the present invention is a various display device such as a backlight light source of a liquid crystal display, various lighting fixtures, a large display, an advertisement, and a destination guide. , Projector devices, image readers in digital video cameras, facsimiles, copiers, scanners, etc., various sensors, and the like. Further, when the semiconductor element is an electronic element, the semiconductor device according to the embodiment of the present invention can be used for various computers such as a personal computer and a circuit board mounted on them.

１０ 配線基板
１１ 基体
１５ パッド
１６ パッド以外の配線
２０ 半田層
２５，２５１，２５２，２５３ 半田ドット
２８ 仮止め剤
３０ 半導体素子
４０ ワイヤ
５０ 封止部材
１００ 半導体装置 10 Wiring board 11 Base 15 Pad 16 Wiring other than pad 20 Solder layer 25, 251,252,253 Solder dot 28 Temporary fixing agent 30 Semiconductor element 40 Wire 50 Sealing member 100 Semiconductor device

Claims (8)

配線基板の１つのパッド上に、前記パッドの中心に近いほど頂点の位置が高い複数の半田ドットを形成する第１工程と、
半導体素子を前記複数の半田ドットの全数を覆うように載置して、前記複数の半田ドットを溶融させて半田層を形成する第２工程と、を備え、
前記半田ドットの径は、前記パッドの中心から遠い前記半田ドットほど大きい、半導体装置の製造方法。 The first step of forming a plurality of solder dots on one pad of the wiring board, the closer to the center of the pad, the higher the position of the apex.
A second step of placing a semiconductor element so as to cover all of the plurality of solder dots and melting the plurality of solder dots to form a solder layer is provided .
A method for manufacturing a semiconductor device , wherein the diameter of the solder dots is larger as the solder dots are farther from the center of the pad . 頂点の位置が最も高い前記半田ドットは、前記パッドの中心に配置される、請求項１に記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to claim 1, wherein the solder dot having the highest apex position is arranged at the center of the pad. 頂点の位置が同等の高さとなる前記半田ドットが、前記パッドの中心に対して対称に配置される、請求項１又は２に記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to claim 1 or 2, wherein the solder dots having the same height at the vertices are arranged symmetrically with respect to the center of the pad. 前記半田ドットは、前記パッドの中心を通る１つ以上の直線上に並置され、
同一直線上に並置された隣り合う前記半田ドットの中心間距離は、前記パッドの中心から遠いほど大きい、請求項１から３のいずれか一項に記載の半導体装置の製造方法。 The solder dots are juxtaposed on one or more straight lines passing through the center of the pad.
The method for manufacturing a semiconductor device according to any one of claims 1 to 3 , wherein the distance between the centers of adjacent solder dots juxtaposed on the same straight line increases as the distance from the center of the pad increases. 前記第２工程において、前記半導体素子は、前記複数の半田ドットのうち、前記頂点の位置が最も高い半田ドットの頂点に対して、距離が最小となる状態に載置される、請求項１から４のいずれか一項に記載の半導体装置の製造方法。 From claim 1, in the second step, the semiconductor element is placed in a state where the distance is the minimum with respect to the apex of the solder dot having the highest apex position among the plurality of solder dots. The method for manufacturing a semiconductor device according to any one of 4 . 前記第１工程は、頂点の位置が同等の高さの複数の半田ドットを前記パッド上に形成する段階と、前記頂点の位置が同等の高さの複数の半田ドットをプレスすることによって、前記パッドの中心に近いほど頂点の位置が高い複数の半田ドットを形成する段階と、を含む、請求項１から５のいずれか一項に記載の半導体装置の製造方法。 The first step is a step of forming a plurality of solder dots having the same height at the vertices on the pad, and pressing a plurality of solder dots having the same height at the vertices. The method for manufacturing a semiconductor device according to any one of claims 1 to 5 , further comprising a step of forming a plurality of solder dots whose apex positions are higher as they are closer to the center of the pad. 前記第２工程において、前記複数の半田ドットをフラックスレスリフローによって溶融させる、請求項１から６のいずれか一項に記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to any one of claims 1 to 6 , wherein in the second step, the plurality of solder dots are melted by fluxless reflow. 配線基板の１つのパッド上に、前記パッドの中心に近いほど頂点の位置が高い複数の半田ドットを形成する第１工程と、
半導体素子を前記複数の半田ドットの全数を覆うように載置して、前記複数の半田ドットを溶融させて半田層を形成する第２工程と、を備え、
前記半田ドットは、前記パッドの中心を通る１つ以上の直線上に並置され、
同一直線上に並置された隣り合う前記半田ドットの中心間距離は、前記パッドの中心から遠いほど大きい、半導体装置の製造方法。 The first step of forming a plurality of solder dots on one pad of the wiring board, the closer to the center of the pad, the higher the position of the apex.
A second step of placing a semiconductor element so as to cover all of the plurality of solder dots and melting the plurality of solder dots to form a solder layer is provided .
The solder dots are juxtaposed on one or more straight lines passing through the center of the pad.
A method for manufacturing a semiconductor device , wherein the distance between the centers of adjacent solder dots juxtaposed on the same straight line increases as the distance from the center of the pad increases .
JP2017165015A 2017-08-30 2017-08-30 Manufacturing method of semiconductor device Active JP7014955B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017165015A JP7014955B2 (en) 2017-08-30 2017-08-30 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017165015A JP7014955B2 (en) 2017-08-30 2017-08-30 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2019046840A JP2019046840A (en) 2019-03-22
JP7014955B2 true JP7014955B2 (en) 2022-02-02

Family

ID=65816653

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017165015A Active JP7014955B2 (en) 2017-08-30 2017-08-30 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP7014955B2 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002223065A (en) 2001-01-24 2002-08-09 Ibiden Co Ltd Method for manufacturing printed wiring board
JP2004281646A (en) 2003-03-14 2004-10-07 Fuji Electric Device Technology Co Ltd Fixing method and equipment of electronic component
JP2005223156A (en) 2004-02-05 2005-08-18 Oki Electric Ind Co Ltd Equipment and method for dice bond
JP2013093370A (en) 2011-10-24 2013-05-16 Hitachi High-Tech Instruments Co Ltd Die bonder device and die bonding method
JP2015162651A (en) 2014-02-28 2015-09-07 日亜化学工業株式会社 Method for manufacturing light-emitting device and wiring board for light-emitting element packaging

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04252040A (en) * 1991-01-11 1992-09-08 Kawasaki Steel Corp Adhesive coating apparatus and die bonding method
JP3019630B2 (en) * 1992-10-22 2000-03-13 松下電器産業株式会社 Adhesive coating device
JPH06326141A (en) * 1993-05-17 1994-11-25 Mitsubishi Electric Corp Base material for semiconductor-chip bonding and solder material for semiconductor-chip bonding as well as manufacture of solder material for semiconductor-chip bonding
JPH07111275A (en) * 1993-10-14 1995-04-25 Fujitsu Ltd Resin die-bonding method
JP3052776B2 (en) * 1995-04-25 2000-06-19 松下電器産業株式会社 Chip bonding method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002223065A (en) 2001-01-24 2002-08-09 Ibiden Co Ltd Method for manufacturing printed wiring board
JP2004281646A (en) 2003-03-14 2004-10-07 Fuji Electric Device Technology Co Ltd Fixing method and equipment of electronic component
JP2005223156A (en) 2004-02-05 2005-08-18 Oki Electric Ind Co Ltd Equipment and method for dice bond
JP2013093370A (en) 2011-10-24 2013-05-16 Hitachi High-Tech Instruments Co Ltd Die bonder device and die bonding method
JP2015162651A (en) 2014-02-28 2015-09-07 日亜化学工業株式会社 Method for manufacturing light-emitting device and wiring board for light-emitting element packaging

Also Published As

Publication number Publication date
JP2019046840A (en) 2019-03-22

Similar Documents

Publication Publication Date Title
US9812621B2 (en) Semiconductor device and fabrication method for same
JP5082710B2 (en) Light emitting device
JP5363789B2 (en) Optical semiconductor device
JP2016001724A (en) Light-emitting device
JP2016066765A (en) Mounting method of element and manufacturing method of light emitting device
US20160254428A1 (en) Light emitting device and fabricating method thereof
JP2013153195A (en) Light emitting element package
WO2010050067A1 (en) Substrate for light emitting element package, and light emitting element package
US9768152B2 (en) Method for producing a light emitting device
TW201301561A (en) LED flip chip structure and method for manufacturing the same
US9537019B2 (en) Semiconductor device
US11611014B2 (en) Light-emitting module
JP2000216439A (en) Chip-type light emitting element and its manufacture
JP2008300542A (en) Substrate for light-emitting element package, and light-emitting element package
JP2012109328A (en) Semiconductor device
JP7014955B2 (en) Manufacturing method of semiconductor device
WO2019116910A1 (en) Semiconductor device and method for producing semiconductor device
JP2006279080A (en) Fixing method for light emitting element wafer
CN109314170B (en) LED metal pad configuration for optimized thermal resistance, solder reliability and SMT process yield
CN112331623A (en) Light emitting diode packaging structure and heat dissipation substrate
JP5880025B2 (en) Light emitting device
JP5995579B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP6531568B2 (en) Semiconductor module
JP2015046495A (en) Substrate for mounting light emitting element, and light emitting device
JP2014033233A (en) Light emitting device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200709

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220103

R150 Certificate of patent or registration of utility model

Ref document number: 7014955

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150