JP6591017B1 - Wireless sensor device and wireless sensor system - Google Patents

Wireless sensor device and wireless sensor system Download PDF

Info

Publication number
JP6591017B1
JP6591017B1 JP2018177019A JP2018177019A JP6591017B1 JP 6591017 B1 JP6591017 B1 JP 6591017B1 JP 2018177019 A JP2018177019 A JP 2018177019A JP 2018177019 A JP2018177019 A JP 2018177019A JP 6591017 B1 JP6591017 B1 JP 6591017B1
Authority
JP
Japan
Prior art keywords
clock
value
control unit
counter
sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018177019A
Other languages
Japanese (ja)
Other versions
JP2020048152A (en
Inventor
達也 小森
達也 小森
松隈 剛
剛 松隈
里美 佐保
里美 佐保
真典 吉崎
真典 吉崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Development and Engineering Corp
Original Assignee
Toshiba Development and Engineering Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Development and Engineering Corp filed Critical Toshiba Development and Engineering Corp
Priority to JP2018177019A priority Critical patent/JP6591017B1/en
Application granted granted Critical
Publication of JP6591017B1 publication Critical patent/JP6591017B1/en
Publication of JP2020048152A publication Critical patent/JP2020048152A/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

【課題】センサ制御部が無線通信部とオシレータを共有しない構成である無線センサ装置において、他の無線センサ装置との間でセンサ制御用のクロックを同期させる。【解決手段】本発明の一態様によれば、無線センサ装置は、第1、第2のオシレータと、第1、第2のクロック制御部と、割り込み発生部と、センサ制御部とを含む。第1のクロック制御部は、ハブ装置から第1の間隔で受信された無線信号に含まれる基準クロック値に基づいて、第1のオシレータのクロック信号に基づく第1のカウンタ値を補正する。割り込み発生部は、割り込み信号を第2の間隔で発生させる。第2のクロック制御部は、割り込み信号を受信する毎に第2の間隔に基づいて、第2のオシレータのクロック信号に基づく第2のカウンタ値を補正する。センサ制御部は、センサ値に関連付けられる時間データを第2のカウンタ値に基づいて生成する。【選択図】 図1In a wireless sensor device configured such that a sensor control unit does not share an oscillator with a wireless communication unit, a sensor control clock is synchronized with another wireless sensor device. According to one aspect of the present invention, a wireless sensor device includes first and second oscillators, first and second clock control units, an interrupt generation unit, and a sensor control unit. The first clock control unit corrects the first counter value based on the clock signal of the first oscillator based on the reference clock value included in the radio signal received from the hub device at the first interval. The interrupt generation unit generates an interrupt signal at the second interval. The second clock control unit corrects the second counter value based on the clock signal of the second oscillator based on the second interval every time an interrupt signal is received. The sensor control unit generates time data associated with the sensor value based on the second counter value. [Selection] Figure 1

Description

本発明は、無線センサ装置間の時間同期に関する。   The present invention relates to time synchronization between wireless sensor devices.

物理的に離れた位置に設置された複数のセンサの時間を同期させることで、例えば同一時点に関連付けられる複数のセンサ値を識別することが可能となる。これにより、例えば、同一人物の同一時点における心電位データおよび脈波データなどの異なる生体データを対照することが可能となる。   By synchronizing the times of a plurality of sensors installed at physically separated positions, for example, a plurality of sensor values associated with the same time can be identified. Thereby, for example, it is possible to contrast different biological data such as electrocardiographic data and pulse wave data at the same time of the same person.

従来、かかる時間同期は、例えば以下の2種類の技法により実現されてきた。第1の技法は、複数のセンサを単一のSoC(System on Chip)により実現されるセンサ制御部にケーブルを用いて接続し、当該センサ制御部によって集中的に処理を行うことである。この技法によれば、このSoCに接続された単一のオシレータをベースクロックとして処理が行われるので、当該センサ制御部によって扱われるセンサデータ間に時間のずれは殆ど生じない。   Conventionally, such time synchronization has been realized by the following two techniques, for example. A first technique is to connect a plurality of sensors to a sensor control unit realized by a single SoC (System on Chip) using a cable, and perform processing intensively by the sensor control unit. According to this technique, processing is performed using the single oscillator connected to the SoC as a base clock, so that there is almost no time lag between sensor data handled by the sensor control unit.

特許文献1には、吸気圧センサ3などの各種センサ類に相当する物理量測定手段M1によって出力されるアナログデータを、回転各信号に相当するトリガ信号の検出タイミング毎に、AD変換器17に相当するAD変換手段M3へ転送することが開示されている。   In Patent Document 1, analog data output by a physical quantity measuring means M1 corresponding to various sensors such as an intake pressure sensor 3 is equivalent to an AD converter 17 at each trigger signal detection timing corresponding to each rotation signal. The transfer to the AD conversion means M3 is disclosed.

第2の技法は、複数のセンサをそれぞれ無線通信インタフェース(I/F)に接続し、例えば、無線LAN(Local Area Network)、Bluetooth(登録商標)、などの汎用的な無線プロトコルを用いて同期用の無線信号をやり取りすることである。この技法によれば、物理的なケーブルを必要とせずに時間同期が可能となる。   In the second technique, a plurality of sensors are respectively connected to a wireless communication interface (I / F) and synchronized using a general wireless protocol such as a wireless LAN (Local Area Network) or Bluetooth (registered trademark). It is to exchange wireless signals for use. This technique allows time synchronization without the need for a physical cable.

特開昭63−19008号公報JP 63-19008 A 特表2014−504485号公報Special table 2014-504485 gazette

前述の第1の技法によれば、複数のセンサをセンサ制御部に接続するためのケーブルが問題となり得る。例えば、複数の生体センサをユーザの身体の様々な部位に設置する場合に、ユーザはこれらのケーブルを煩わしく感じたり身体の動きを物理的に制限されたりすることがある。すなわち、複数の生体センサをユーザの身体の様々な部位に特に定常的に設置する場合に、ケーブルがユーザのQoL(Quality of Life)を損なう一要因となり得る。また、ケーブルには、人体への影響が小さい素材であること、断線への耐性が高いこと、抵抗値が低いこと、などが要求され、これらに応えるためのコスト増も問題となる。   According to the first technique described above, a cable for connecting a plurality of sensors to the sensor control unit may be a problem. For example, when a plurality of biometric sensors are installed at various parts of the user's body, the user may feel bothered with these cables or physically limit the movement of the body. That is, when a plurality of biometric sensors are installed in various parts of the user's body, in particular, the cable may be a factor that impairs the user's QoL (Quality of Life). Further, the cable is required to be made of a material having a small influence on the human body, to have a high resistance to disconnection, and to have a low resistance value, and there is a problem of an increase in cost for responding to these.

さらに、SoCに接続されるセンサの総数が、当該SoCに搭載されているインタフェースの数、例えば、ADC(Analog Digital Converter)のチャネル数などを超える場合には、複数のSoCを併用する必要がある。この場合には、オシレータを共有化するなど、回路構成の複雑化を招く。   Furthermore, when the total number of sensors connected to the SoC exceeds the number of interfaces installed in the SoC, for example, the number of ADC (Analog Digital Converter) channels, it is necessary to use a plurality of SoCs in combination. . In this case, the circuit configuration becomes complicated, such as sharing an oscillator.

他方、第2の技法によれば、汎用的な無線プロトコルを用いて同期用の無線信号をやり取りすることになるが、かかる無線プロトコルの典型例である無線LANおよびBluetooth(登録商標)では、いずれもコンテンション方式の無線通信が行われるので、通信のレイテンシが不安定であるという問題がある。例えば、通信チャネルが混雑する環境下では、衝突が生じやすくなるのでレイテンシが大きくなりやすい。レイテンシが大きくなるほど、同期用の無線信号の到達タイミングは遅れるので、時間同期の精度は劣化することになる。   On the other hand, according to the second technique, wireless signals for synchronization are exchanged using a general-purpose wireless protocol. In wireless LAN and Bluetooth (registered trademark), which are typical examples of such a wireless protocol, However, since contention-type wireless communication is performed, there is a problem that the communication latency is unstable. For example, in an environment where communication channels are congested, collisions are likely to occur, and latency is likely to increase. As the latency increases, the arrival timing of the synchronization radio signal is delayed, and the accuracy of time synchronization deteriorates.

他方、かかるコンテンション方式の無線通信に代えて、通信の帯域が保証されるTDMA(Time Division Multiple Access)方式の無線通信により同期用の無線信号をやり取りすれば、レイテンシを安定化させることは可能である。   On the other hand, it is possible to stabilize the latency by exchanging wireless signals for synchronization by TDMA (Time Division Multiple Access) wireless communication in which communication bandwidth is guaranteed instead of such contention wireless communication. It is.

特許文献2は、TDMAベースの通信システムにおいて、基地局に同期信号をクライアントに送信させること、およびこの同期信号がクライアントに基地局クロックに従ってクロックを調節(例えば、リセット)させること、が開示されている。しかしながら、特許文献2は、あくまで無線通信用のクロックの同期手法を開示しているに過ぎない。故に、かかる同期手法を適用したとしても、センサ制御部と無線通信部とがオシレータを共有しない構成においてセンサ制御用のクロックを同期させることはできない。   Patent Document 2 discloses that in a TDMA-based communication system, a base station transmits a synchronization signal to a client, and this synchronization signal causes the client to adjust (eg, reset) the clock according to the base station clock. Yes. However, Patent Document 2 merely discloses a clock synchronization method for wireless communication. Therefore, even if such a synchronization method is applied, the sensor control clock cannot be synchronized in a configuration in which the sensor control unit and the wireless communication unit do not share an oscillator.

本発明は、センサ制御部が無線通信部とオシレータを共有しない構成である無線センサ装置において、センサ制御用のクロックを他の無線センサ装置におけるセンサ制御用のクロックと同期させることを目的とする。   An object of the present invention is to synchronize a sensor control clock with a sensor control clock in another wireless sensor device in a wireless sensor device in which the sensor control unit does not share an oscillator with the wireless communication unit.

本発明の一態様によれば、無線センサ装置は、ハブ装置と無線接続する。無線センサ装置は、第1のオシレータと、第1のカウンタと、無線通信部と、第1のクロック制御部と、割り込み発生部と、第2のオシレータと、第2のカウンタと、第2のクロック制御部と、センサ制御部とを含む。第1のオシレータは、第1のクロック信号を発生する。第1のカウンタは、第1のクロック信号に基づいて第1のカウンタ値をカウントする。無線通信部は、第1のカウンタ値に同期して無線通信を行い、ハブ装置から基準クロック値を含む無線信号を第1の間隔で受信する。第1のクロック制御部は、基準クロック値に基づいて第1のカウンタ値を補正する。割り込み発生部は、第1の割り込み信号を第2の間隔で発生させる。第2のオシレータは、第2のクロック信号を発生する。第2のカウンタは、第2のクロック信号に基づいて第2のカウンタ値をカウントする。第2のクロック制御部は、第1の割り込み信号を受信する毎に第2の間隔に基づいて第2のカウンタ値を補正する。センサ制御部は、センサによる物理量の測定結果を表すセンサ値に関連付けられる時間データを第2のカウンタ値に基づいて生成し、センサ値および時間データを含むセンサデータを得る。   According to one aspect of the present invention, the wireless sensor device is wirelessly connected to the hub device. The wireless sensor device includes a first oscillator, a first counter, a wireless communication unit, a first clock control unit, an interrupt generation unit, a second oscillator, a second counter, a second counter, A clock control unit and a sensor control unit are included. The first oscillator generates a first clock signal. The first counter counts the first counter value based on the first clock signal. The wireless communication unit performs wireless communication in synchronization with the first counter value, and receives a wireless signal including a reference clock value from the hub device at a first interval. The first clock control unit corrects the first counter value based on the reference clock value. The interrupt generation unit generates a first interrupt signal at a second interval. The second oscillator generates a second clock signal. The second counter counts the second counter value based on the second clock signal. The second clock control unit corrects the second counter value based on the second interval every time the first interrupt signal is received. A sensor control part produces | generates the time data linked | related with the sensor value showing the measurement result of the physical quantity by a sensor based on a 2nd counter value, and obtains sensor data containing a sensor value and time data.

本発明の別の態様によれば、無線センサシステムは、ハブ装置と、ハブ装置に無線接続された複数の無線センサ装置とを含む。複数の無線センサ装置の各々は、第1のオシレータと、第1のカウンタと、無線通信部と、第1のクロック制御部と、割り込み発生部と、第2のオシレータと、第2のカウンタと、第2のクロック制御部と、センサ制御部とを含む。第1のオシレータは、第1のクロック信号を発生する。第1のカウンタは、第1のクロック信号に基づいて第1のカウンタ値をカウントする。無線通信部は、第1のカウンタ値に同期して無線通信を行い、ハブ装置から基準クロック値を含む無線信号を第1の間隔で受信する。第1のクロック制御部は、基準クロック値に基づいて第1のカウンタ値を補正する。割り込み発生部は、第1の割り込み信号を第2の間隔で発生させる。第2のオシレータは、第2のクロック信号を発生する。第2のカウンタは、第2のクロック信号に基づいて第2のカウンタ値をカウントする。第2のクロック制御部は、第1の割り込み信号を受信する毎に第2の間隔に基づいて第2のカウンタ値を補正する。センサ制御部は、センサによる物理量の測定結果を表すセンサ値に関連付けられる時間データを第2のカウンタ値に基づいて生成し、センサ値および時間データを含むセンサデータを生成する。   According to another aspect of the present invention, a wireless sensor system includes a hub device and a plurality of wireless sensor devices wirelessly connected to the hub device. Each of the plurality of wireless sensor devices includes a first oscillator, a first counter, a wireless communication unit, a first clock control unit, an interrupt generation unit, a second oscillator, and a second counter. , A second clock control unit, and a sensor control unit. The first oscillator generates a first clock signal. The first counter counts the first counter value based on the first clock signal. The wireless communication unit performs wireless communication in synchronization with the first counter value, and receives a wireless signal including a reference clock value from the hub device at a first interval. The first clock control unit corrects the first counter value based on the reference clock value. The interrupt generation unit generates a first interrupt signal at a second interval. The second oscillator generates a second clock signal. The second counter counts the second counter value based on the second clock signal. The second clock control unit corrects the second counter value based on the second interval every time the first interrupt signal is received. A sensor control part produces | generates the time data linked | related with the sensor value showing the measurement result of the physical quantity by a sensor based on a 2nd counter value, and produces | generates the sensor data containing a sensor value and time data.

本発明によれば、センサ制御部が無線通信部とオシレータを共有しない構成である無線センサ装置において、センサ制御用のクロックを他の無線センサ装置におけるセンサ制御用のクロックと同期させることができる。   According to the present invention, in the wireless sensor device in which the sensor control unit does not share the oscillator with the wireless communication unit, the sensor control clock can be synchronized with the sensor control clock in the other wireless sensor devices.

実施形態に係る無線センサ装置を例示するブロック図。1 is a block diagram illustrating a wireless sensor device according to an embodiment. 図1の無線センサ装置を含む無線センサシステムを例示する図。The figure which illustrates the wireless sensor system containing the wireless sensor apparatus of FIG. 図1の無線センサ装置におけるクロック補正の説明図。Explanatory drawing of the clock correction in the wireless sensor apparatus of FIG. 図1の無線センサ装置におけるクロック補正の説明図。Explanatory drawing of the clock correction in the wireless sensor apparatus of FIG. 図2中のハブ装置の動作を例示するフローチャート。The flowchart which illustrates operation | movement of the hub apparatus in FIG. 図1の無線センサ装置における第1のオシレータに関するクロック補正動作の一部を例示するフローチャート。3 is a flowchart illustrating a part of the clock correction operation related to the first oscillator in the wireless sensor device of FIG. 1. 図1の無線センサ装置における第1のオシレータに関するクロック補正動作の残部を例示するフローチャート。6 is a flowchart illustrating the remainder of the clock correction operation related to the first oscillator in the wireless sensor device of FIG. 1. 図1の無線センサ装置における第2のオシレータに関するクロック補正動作を例示するフローチャート。6 is a flowchart illustrating a clock correction operation related to a second oscillator in the wireless sensor device of FIG. 1. 複数の無線センサ装置に亘るA/D変換のタイミング同期の説明図。Explanatory drawing of the timing synchronization of A / D conversion over a some wireless sensor apparatus.

以下、図面を参照しながら実施形態の説明を述べる。なお、以降、説明済みの要素と同一または類似の要素には同一または類似の符号を付し、重複する説明については基本的に省略する。例えば、複数の同一または類似の要素が存在する場合に、各要素を区別せずに説明するために共通の符号を用いることがあるし、各要素を区別して説明するために当該共通の符号に加えて枝番号を用いることもある。   Hereinafter, embodiments will be described with reference to the drawings. Hereinafter, elements that are the same as or similar to elements already described are denoted by the same or similar reference numerals, and redundant descriptions are basically omitted. For example, when there are a plurality of identical or similar elements, a common reference may be used to explain each element without distinction, and the common reference may be used to distinguish each element. In addition, branch numbers may be used.

(実施形態)
実施形態に係る無線センサ装置は、例えば図2に示す無線センサシステムに組み込むことができる。この無線センサシステムでは、スター型のネットワークトポロジーが採用されている。すなわち、この無線センサシステムにおいて、ハブ装置200を中心に複数の無線センサ装置100(ノード)が無線接続されている。無線センサ装置100の詳細は後述する。
(Embodiment)
The wireless sensor device according to the embodiment can be incorporated into the wireless sensor system shown in FIG. 2, for example. In this wireless sensor system, a star-type network topology is adopted. That is, in this wireless sensor system, a plurality of wireless sensor devices 100 (nodes) are wirelessly connected around the hub device 200. Details of the wireless sensor device 100 will be described later.

ハブ装置200は、例えば、モバイル端末(例えば、スマートフォン、タブレット、ラップトップ、スマートウォッチまたはその他のウェアラブルデバイス、など)、据え置き型のPC(Personal Computer)、などであり得るが、これらに限られない。また、ハブ装置200は、その役割を除いて、無線センサ装置100と同一または類似であってもよい。例えば、複数の無線センサ装置100のいずれか1つがハブ装置200として機能し得る。   The hub device 200 may be, for example, a mobile terminal (for example, a smartphone, a tablet, a laptop, a smart watch, or other wearable device), a stationary PC (Personal Computer), and the like, but is not limited thereto. . The hub device 200 may be the same as or similar to the wireless sensor device 100 except for its role. For example, any one of the plurality of wireless sensor devices 100 can function as the hub device 200.

ハブ装置200は、少なくとも無線通信部およびオシレータを含む。オシレータは、クロック信号を発生する。無線通信部は、TDMA方式の無線通信を行い、このクロック信号に基づくクロック値を含む無線信号を所定の間隔で複数の無線センサ装置100へブロードキャストする。さらに、無線通信部は、複数の無線センサ装置100からセンサデータを受信してもよい。   Hub device 200 includes at least a wireless communication unit and an oscillator. The oscillator generates a clock signal. The wireless communication unit performs TDMA wireless communication and broadcasts a wireless signal including a clock value based on the clock signal to the plurality of wireless sensor devices 100 at a predetermined interval. Further, the wireless communication unit may receive sensor data from a plurality of wireless sensor devices 100.

ハブ装置200に含まれるオシレータ、このオシレータによって生成されるクロック信号、およびこのクロック信号に基づくクロック値は、それぞれ基準オシレータ、基準クロック信号、および基準クロック値と呼ぶことができる。また、基準クロック値を含む無線信号、および当該無線信号の送信間隔は、それぞれビーコン信号、およびビーコン間隔と呼ぶことができる。   The oscillator included in the hub device 200, a clock signal generated by the oscillator, and a clock value based on the clock signal can be referred to as a reference oscillator, a reference clock signal, and a reference clock value, respectively. Further, the radio signal including the reference clock value and the transmission interval of the radio signal can be referred to as a beacon signal and a beacon interval, respectively.

以下、図5を用いて、ハブ装置200の動作を説明する。図5の動作は、例えば複数の無線センサ装置100のクロック同期を伴う所定のアプリケーションの起動時、などに開始し得る。まず、ハブ装置200の無線通信部は、ビーコン(送信)間隔を設定し(ステップS301)、処理はステップS302へ進む。   Hereinafter, the operation of the hub device 200 will be described with reference to FIG. The operation of FIG. 5 can be started, for example, when a predetermined application with clock synchronization of the plurality of wireless sensor devices 100 is started. First, the wireless communication unit of the hub device 200 sets a beacon (transmission) interval (step S301), and the process proceeds to step S302.

ステップS302において、ハブ装置200の無線通信部は、基準クロック値を読み出す。続いて、この無線通信部は、ビーコン送信タイミングが到来したか否かをステップS302において読み出した基準クロック値に基づいて判定する(ステップS303)。ビーコン送信タイミングは、例えば前回のビーコン送信タイミングに、ステップS301において設定したビーコン間隔を加えることで導出可能である。ビーコン送信タイミングが到来したと判定されれば処理はステップS304へ進み、そうでなければ処理はステップS305へと進む。   In step S302, the wireless communication unit of the hub device 200 reads the reference clock value. Subsequently, the wireless communication unit determines whether or not the beacon transmission timing has arrived based on the reference clock value read in step S302 (step S303). The beacon transmission timing can be derived, for example, by adding the beacon interval set in step S301 to the previous beacon transmission timing. If it is determined that the beacon transmission timing has arrived, the process proceeds to step S304; otherwise, the process proceeds to step S305.

ステップS304において、ハブ装置200の無線通信部は、基準クロック値を含むビーコン信号を生成し、これを無線センサ装置100に向けてブロードキャストする。ステップS304の後に、処理はステップS305へ進む。   In step S <b> 304, the wireless communication unit of the hub device 200 generates a beacon signal including a reference clock value and broadcasts the signal to the wireless sensor device 100. After step S304, the process proceeds to step S305.

ステップS305において、図5の動作を終了するか否かが判定される。図5の動作は、例えば上記アプリケーションの終了に連動して終了し得る。図5の動作を終了しない場合には、処理はステップS302へ戻る。   In step S305, it is determined whether or not to end the operation of FIG. The operation of FIG. 5 can be terminated in conjunction with the termination of the application, for example. If the operation of FIG. 5 is not terminated, the process returns to step S302.

無線センサ装置100は、図1に例示されるように、第1のオシレータ101と、第1のカウンタ102と、アンテナ103と、無線通信部104と、第1のクロック制御部105と、割り込み発生部106と、センサ107と、A/D変換器108と、第2のオシレータ109と、第2のカウンタ110と、第2のクロック制御部111と、センサ制御部112とを含む。   As illustrated in FIG. 1, the wireless sensor device 100 includes a first oscillator 101, a first counter 102, an antenna 103, a wireless communication unit 104, a first clock control unit 105, and an interrupt generation. Unit 106, sensor 107, A / D converter 108, second oscillator 109, second counter 110, second clock control unit 111, and sensor control unit 112.

無線センサ装置100は、ハードウェア要素として、第1のSoC、第2のSoC、第1のオシレータ101、第1のカウンタ102、アンテナ103、センサ107、A/D変換器108、第2のオシレータ109、および第2のカウンタ110を含む。   The wireless sensor device 100 includes, as hardware elements, a first SoC, a second SoC, a first oscillator 101, a first counter 102, an antenna 103, a sensor 107, an A / D converter 108, and a second oscillator. 109 and a second counter 110.

無線センサ装置100は、例えば、血圧計、心電計、歩数計、体重計などのヘルスケア機器、生体センサを備えたモバイル機器などであってもよいし、生体センサ以外のセンサを備えた電子機器であってもよい。   The wireless sensor device 100 may be, for example, a health care device such as a sphygmomanometer, an electrocardiograph, a pedometer, a weight scale, a mobile device including a biosensor, or an electronic device including a sensor other than the biosensor. It may be a device.

第1のオシレータ101は、任意の発振回路、例えば水晶振動子などの固体振動子を接続した発振回路であり得る。第1のオシレータ101は、第1のクロック信号を発生し、これを第1のカウンタ102へ供給する。第1のクロック信号は、例えば定周期の方形波であり得る。第1のオシレータ101は、第1のSoCに内蔵(搭載)されてもよいし、第1のSoCに外付けされてもよい。   The first oscillator 101 can be an arbitrary oscillation circuit, for example, an oscillation circuit to which a solid oscillator such as a crystal oscillator is connected. The first oscillator 101 generates a first clock signal and supplies it to the first counter 102. The first clock signal can be, for example, a square wave with a fixed period. The first oscillator 101 may be built in (mounted on) the first SoC or may be externally attached to the first SoC.

第1のカウンタ102は、第1のオシレータ101からの第1のクロック信号に基づいて第1のカウンタ値をカウントする。第1のカウンタ102は、第1のカウンタ値を無線通信部104および割り込み発生部106へ通知する。具体的には、第1のカウンタ102は、第1のクロック信号の立ち上りエッジまたは立下りエッジに応じて(同期して)、第1のカウンタ値をカウントアップするように構成された論理回路により実現され得る。第1のカウンタ102は、第1のSoCに内蔵されてもよいし、第1のSoCに外付けされてもよい。なお、第1のカウンタ102は、カウントアップの代わりにカウントダウンを行ってもよいが、以降の説明ではカウントアップを行うこととする。   The first counter 102 counts the first counter value based on the first clock signal from the first oscillator 101. The first counter 102 notifies the wireless communication unit 104 and the interrupt generation unit 106 of the first counter value. Specifically, the first counter 102 includes a logic circuit configured to count up the first counter value in response to (in synchronization with) the rising edge or falling edge of the first clock signal. Can be realized. The first counter 102 may be built in the first SoC or may be externally attached to the first SoC. Note that the first counter 102 may count down instead of counting up, but in the following description, it is counted up.

また、第1のカウンタ102の起動/停止制御は、第1のクロック制御部105によって行われる。さらに、第1のカウンタ102によって保持される第1のカウンタ値は、第1のクロック制御部105によって書き換える(補正する)ことができる。   Further, the first clock control unit 105 performs start / stop control of the first counter 102. Further, the first counter value held by the first counter 102 can be rewritten (corrected) by the first clock control unit 105.

アンテナ103は、無線通信部104に接続される。アンテナ103は、ハブ装置200などの外部装置によって送信された無線信号を受信して無線通信部104へ送ったり、逆に無線通信部104から供給された無線信号を外部装置へ送信したりする。アンテナ103は、第1のSoCに内蔵されてもよいし、第1のSoCに外付けされてもよい。   The antenna 103 is connected to the wireless communication unit 104. The antenna 103 receives a radio signal transmitted from an external device such as the hub device 200 and sends it to the radio communication unit 104, or conversely transmits a radio signal supplied from the radio communication unit 104 to the external device. The antenna 103 may be built in the first SoC or may be externally attached to the first SoC.

無線通信部104は、第1のカウンタ102によって通知される第1のカウンタ値に同期して無線通信を行う。無線通信部104は、アンテナ103を介して、例えば、ハブ装置200から前述のビーコン信号を受信し、当該ビーコン信号に含まれる基準クロック値を再生し得る。この基準クロック値は、後述されるように、複数の無線センサ装置100のそれぞれにおいて第1のカウンタ値の同期目標として使用される。無線通信部104は、基準クロック値を第1のクロック制御部105に通知する。なお、ビーコン信号はビーコン間隔毎に送信されるので、無線通信部104は周期的にビーコン信号を受信することができる。   The wireless communication unit 104 performs wireless communication in synchronization with the first counter value notified by the first counter 102. For example, the wireless communication unit 104 can receive the above-described beacon signal from the hub device 200 via the antenna 103 and reproduce the reference clock value included in the beacon signal. This reference clock value is used as a synchronization target of the first counter value in each of the plurality of wireless sensor devices 100, as will be described later. The wireless communication unit 104 notifies the first clock control unit 105 of the reference clock value. Note that since the beacon signal is transmitted at every beacon interval, the wireless communication unit 104 can periodically receive the beacon signal.

他方、無線通信部104は、例えば、センサ制御部112からセンサデータを受け取り、アンテナ103を介して、当該センサデータをハブ装置200へ送信し得る。これにより、ハブ装置200は、複数の無線センサ装置100からセンサデータを収集することができる。   On the other hand, for example, the wireless communication unit 104 can receive sensor data from the sensor control unit 112 and transmit the sensor data to the hub device 200 via the antenna 103. Thereby, the hub device 200 can collect sensor data from the plurality of wireless sensor devices 100.

無線通信部104は、かかる処理を実現するために、アナログ回路、A/D変換器、D/A変換器、およびデジタル信号処理部などを含む。アナログ回路、A/D変換器、およびD/A変換器は、それぞれ第1のSoCに内蔵されてもよいし、第1のSoCに外付けされてもよい。他方、デジタル信号処理部は、第1のSoCに搭載されたプロセッサおよびメモリにより実現され得る。   The wireless communication unit 104 includes an analog circuit, an A / D converter, a D / A converter, a digital signal processing unit, and the like in order to realize such processing. Each of the analog circuit, the A / D converter, and the D / A converter may be incorporated in the first SoC or may be externally attached to the first SoC. On the other hand, the digital signal processing unit can be realized by a processor and a memory mounted on the first SoC.

プロセッサは、プログラムを実行することで後述される種々の処理を実現する。プロセッサは、典型的にはCPU(Central Processing Unit)および/またはGPU(Graphics Processing Unit)であるが、マイコン、FPGA(Field Programmable Gate Array)、またはDSP(Digital Signal Processor)、などであってもよい。   A processor implement | achieves the various processes mentioned later by running a program. The processor is typically a CPU (Central Processing Unit) and / or a GPU (Graphics Processing Unit), but may be a microcomputer, an FPGA (Field Programmable Gate Array), or a DSP (Digital Signal Processor), etc. .

メモリは、プロセッサによって実行されるプログラムおよびプロセッサによって使用されるデータを一時的に格納し得る。メモリは、かかるプログラム/データが展開されるワークエリアを有するRAM(Random Access Memory)を含み得る。   The memory may temporarily store programs executed by the processor and data used by the processor. The memory may include a RAM (Random Access Memory) having a work area where such programs / data are expanded.

アナログ回路は、アンテナ103から無線信号を受け取り、低雑音増幅、フィルタリング、ダウンコンバージョンなどのアナログ信号処理を行って、処理済みのアナログ信号をA/D変換器へ送る。A/D変換器は、入力アナログ信号をデジタル信号へ変換し、デジタル信号処理部へ送る。デジタル信号処理部は、入力デジタル信号に復調、復号などのデジタル信号処理を行って、受信データを再生する。前述のビーコン信号の例では、受信データは基準クロック値を含み得る。   The analog circuit receives a radio signal from the antenna 103, performs analog signal processing such as low-noise amplification, filtering, and down-conversion, and sends the processed analog signal to the A / D converter. The A / D converter converts the input analog signal into a digital signal and sends it to the digital signal processing unit. The digital signal processing unit performs digital signal processing such as demodulation and decoding on the input digital signal to reproduce received data. In the example beacon signal described above, the received data may include a reference clock value.

他方、デジタル信号処理部は、センサ制御部112または図示されないその他の要素から送信データ(例えば、センサデータを含む)を受け取り、符号化、変調などのデジタル信号処理を行って、処理済みのデジタル信号をD/A変換器へ送る。D/A変換器は、入力デジタル信号をアナログ信号へ変換し、アナログ回路へと送る。アナログ回路は、入力アナログ信号に、アップコンバージョン、フィルタリング、電力増幅などのアナログ処理を行って、処理済みのアナログ信号をアンテナ103へ送る。   On the other hand, the digital signal processing unit receives transmission data (for example, including sensor data) from the sensor control unit 112 or other elements (not shown), performs digital signal processing such as encoding and modulation, and the processed digital signal To the D / A converter. The D / A converter converts an input digital signal into an analog signal and sends it to an analog circuit. The analog circuit performs analog processing such as up-conversion, filtering, and power amplification on the input analog signal, and sends the processed analog signal to the antenna 103.

第1のクロック制御部105は、第1のカウンタ102によって保持される第1のカウンタ値を制御する。第1のクロック制御部105は、第1のSoCに搭載されたプロセッサ、メモリ、およびUART(Universal Asynchronous Receiver/Transmitter)などの入出力インタフェースにより実現され得る。   The first clock control unit 105 controls the first counter value held by the first counter 102. The first clock control unit 105 can be realized by an input / output interface such as a processor, a memory, and a UART (Universal Asynchronous Receiver / Transmitter) mounted on the first SoC.

具体的には、第1のクロック制御部105は、無線通信部104から基準クロック値を受け取り、当該基準クロック値に基づいて第1のカウンタ102によって保持される第1のカウンタ値を補正する。例えば、第1のクロック制御部105は、基準クロック値によって第1のカウンタ値を書き換えてもよい。   Specifically, the first clock control unit 105 receives the reference clock value from the wireless communication unit 104 and corrects the first counter value held by the first counter 102 based on the reference clock value. For example, the first clock control unit 105 may rewrite the first counter value with the reference clock value.

また、第1のクロック制御部105は、第1のカウンタ102の起動/停止制御、および初期設定を行い得る。第1のクロック制御部105は、例えば、無線センサ装置100がクロック同期モードに遷移した後の最初のビーコン信号の受信に応じて、第1のカウンタ102の初期設定を行い得る。ここでクロック同期モードとは、複数の無線センサ装置100の間でクロック同期を行うための動作モードであり、例えばハブ装置200において所定のアプリケーションが実行されたこと、無線センサ装置100とハブ装置200との無線接続が確立したこと、などをトリガに、無線センサ装置100はクロック同期モードに遷移し得る。   Further, the first clock control unit 105 can perform start / stop control and initial setting of the first counter 102. For example, the first clock control unit 105 can perform initial setting of the first counter 102 in response to reception of the first beacon signal after the wireless sensor device 100 transitions to the clock synchronization mode. Here, the clock synchronization mode is an operation mode for performing clock synchronization between the plurality of wireless sensor devices 100. For example, a predetermined application is executed in the hub device 200, and the wireless sensor device 100 and the hub device 200. The wireless sensor device 100 may transition to the clock synchronization mode, triggered by the establishment of a wireless connection with

具体的には、第1のクロック制御部105は、無線センサ装置100がクロック同期モードに遷移した後の最初のビーコン信号に含まれる基準クロック値に基づいて第1のカウンタ値を補正する。さらに、第1のクロック制御部105は、第1のカウンタ値および後述される第2のカウンタ値の同期を開始する開始クロック値と、かかる同期を維持するために後述される割り込みを行う間隔を示す割り込み間隔とを割り込み発生部106に対して設定する。なお、この開始クロック値は、当該開始クロック値の設定時点における第1のカウンタ値よりも未来の時間を表すように定められる。そして、第1のクロック制御部105は、設定した開始クロック値および割り込み間隔を第2のクロック制御部111へ通知する。開始クロック値および割り込み間隔の通知は、第1のSoCに搭載されたUARTなどの入出力インタフェースを用いて行われる。   Specifically, the first clock control unit 105 corrects the first counter value based on the reference clock value included in the first beacon signal after the wireless sensor device 100 transitions to the clock synchronization mode. Further, the first clock control unit 105 sets a start clock value for starting the synchronization of the first counter value and the second counter value described later, and an interval for performing an interrupt described later to maintain the synchronization. The interrupt interval shown is set for the interrupt generator 106. The start clock value is determined so as to represent a time in the future from the first counter value at the time when the start clock value is set. Then, the first clock control unit 105 notifies the second clock control unit 111 of the set start clock value and interrupt interval. The notification of the start clock value and the interrupt interval is performed using an input / output interface such as UART installed in the first SoC.

なお、図1の例では、第1のクロック制御部105は、第1のカウンタ102によって保持される第1のカウンタ値を直接的に補正しているが、第1のオシレータ101を制御することで第1のカウンタ値を間接的に補正してもよい。例えば、第1のオシレータ101が、その発振周波数を制御可能なオシレータである場合には、第1のクロック制御部105は当該発振周波数を制御してもよい。具体的には、第1のカウンタ値が基準クロック値に対して遅れている、すなわち図3に例示されるように第1のクロック信号の周期が基準クロック信号の周期に比べて大きい場合には、第1のクロック制御部105は、第1のオシレータ101の発振周波数を引き上げてもよい。逆に、第1のカウンタ値が基準クロック値に対して進んでいる場合には、第1のクロック制御部105は第1のオシレータ101の発振周波数を引き下げてもよい。   In the example of FIG. 1, the first clock control unit 105 directly corrects the first counter value held by the first counter 102, but controls the first oscillator 101. Thus, the first counter value may be corrected indirectly. For example, when the first oscillator 101 is an oscillator capable of controlling the oscillation frequency, the first clock control unit 105 may control the oscillation frequency. Specifically, when the first counter value is delayed with respect to the reference clock value, that is, when the period of the first clock signal is larger than the period of the reference clock signal as illustrated in FIG. The first clock control unit 105 may raise the oscillation frequency of the first oscillator 101. Conversely, when the first counter value is advanced with respect to the reference clock value, the first clock control unit 105 may lower the oscillation frequency of the first oscillator 101.

割り込み発生部106は、第1のクロック制御部105によって設定された開始クロック値および割り込み間隔に従って動作する。割り込み発生部106は、第1のSoCに搭載されたプロセッサ、メモリ、およびGPIO(General Purpose Input/Output)などの入出力インタフェースにより実現され得る。   The interrupt generation unit 106 operates according to the start clock value and the interrupt interval set by the first clock control unit 105. The interrupt generation unit 106 can be realized by a processor, a memory, and an input / output interface such as GPIO (General Purpose Input / Output) mounted on the first SoC.

具体的には、割り込み発生部106は、第1のカウンタ値が開始クロック値に到達したことを検知すると、(起動)割り込み信号を発生し、第2のクロック制御部111へ送信する。なお、割り込み信号の送信は、第1のSoCに搭載されたGPIOなどの入出力インタフェースを用いて行われる。   Specifically, when the interrupt generation unit 106 detects that the first counter value has reached the start clock value, the interrupt generation unit 106 generates a (startup) interrupt signal and transmits it to the second clock control unit 111. The interrupt signal is transmitted using an input / output interface such as GPIO mounted on the first SoC.

その後、割り込み発生部106は、割り込み間隔毎に(同期)割り込み信号を発生し、第2のクロック制御部111へ送信する。すなわち、割り込み発生部106は、第1のカウンタ値が、開始クロック値と割り込み間隔の自然数倍との和に到達したタイミングで、割り込み信号を発生および送信することになる。   Thereafter, the interrupt generation unit 106 generates an (synchronous) interrupt signal at every interrupt interval and transmits the interrupt signal to the second clock control unit 111. That is, the interrupt generation unit 106 generates and transmits an interrupt signal at the timing when the first counter value reaches the sum of the start clock value and the natural number multiple of the interrupt interval.

センサ107は、所定の物理量を測定し、測定結果を表す(アナログ)センシング信号を生成する。センサ107は、センシング信号をA/D変換器108へ送る。センサ107は、センサ制御部112によって、例えば測定条件などを制御され得る。センサ107は、血圧計、心電計などの生体センサであってもよいし、加速度センサ、ジャイロセンサ、歩数計などの動きセンサであってもよいし、温度センサ、湿度センサ、照度センサなどの環境センサであってもよい。センサ107は、第2のSoCに内蔵されてもよいし、第2のSoCに外付けされてもよい。   The sensor 107 measures a predetermined physical quantity and generates an (analog) sensing signal representing the measurement result. The sensor 107 sends a sensing signal to the A / D converter 108. The sensor 107 can be controlled, for example, by measurement conditions by the sensor control unit 112. The sensor 107 may be a biological sensor such as a sphygmomanometer or an electrocardiograph, a motion sensor such as an acceleration sensor, a gyro sensor, or a pedometer, or a temperature sensor, a humidity sensor, an illuminance sensor, or the like. It may be an environmental sensor. The sensor 107 may be incorporated in the second SoC or may be externally attached to the second SoC.

A/D変換器108は、センサ107からセンシング信号を受け取り、これをアナログ/デジタル変換してセンサ値を生成する。A/D変換器108は、センサ値をセンサ制御部112へ送る。A/D変換器108は、第2のSoCに内蔵されてもよいし、第2のSoCに外付けされてもよい。   The A / D converter 108 receives a sensing signal from the sensor 107, and analog / digital converts it to generate a sensor value. The A / D converter 108 sends the sensor value to the sensor control unit 112. The A / D converter 108 may be built in the second SoC or may be externally attached to the second SoC.

A/D変換器108は、サンプリング周期に従って、センシング信号を周期的に取り込んでデジタル化する。このサンプリング周期は、センサ制御部112によって、第2のカウンタ値に基づいて制御される。すなわち、複数の無線センサ装置100の間で、第2のカウンタ値が同期していたならば、例えば図9に示されるように、無線センサ装置100−1に含まれるA/D変換器108−1と無線センサ装置100−2に含まれるA/D変換器108−2との間でサンプリング周期(Δf)、すなわちセンシングデータのA/D変換タイミングを同期させることが可能となる。   The A / D converter 108 periodically captures and digitizes the sensing signal according to the sampling period. This sampling period is controlled by the sensor control unit 112 based on the second counter value. That is, if the second counter value is synchronized among the plurality of wireless sensor devices 100, for example, as shown in FIG. 9, the A / D converter 108- included in the wireless sensor device 100-1 is used. 1 and the A / D converter 108-2 included in the wireless sensor device 100-2 can synchronize the sampling period (Δf), that is, the A / D conversion timing of the sensing data.

なお、センサ107が、アナログのセンシング信号ではなくデジタルのセンシング信号(これは、上記センサ値に相当する)を出力する場合には、A/D変換器108は省略され得る。   When the sensor 107 outputs a digital sensing signal (which corresponds to the sensor value) instead of an analog sensing signal, the A / D converter 108 can be omitted.

第2のオシレータ109は、第1のオシレータ101とは独立した、任意の発振回路、例えば水晶振動子などの固体振動子を接続した発振回路であり得る。第2のオシレータ109は、第2のクロック信号を発生し、これを第2のカウンタ110へ供給する。第2のクロック信号は、例えば定周期の方形波であり得る。第2のオシレータ109は、第2のSoCに内蔵されてもよいし、第2のSoCに外付けされてもよい。   The second oscillator 109 may be an arbitrary oscillation circuit independent of the first oscillator 101, for example, an oscillation circuit to which a solid vibrator such as a crystal vibrator is connected. The second oscillator 109 generates a second clock signal and supplies it to the second counter 110. The second clock signal can be, for example, a square wave with a fixed period. The second oscillator 109 may be built in the second SoC or may be externally attached to the second SoC.

第2のカウンタ110は、第2のオシレータ109からの第2のクロック信号に基づいて第2のカウンタ値をカウントする。第2のカウンタ110は、第2のカウンタ値をセンサ制御部112へ通知する。具体的には、第2のカウンタ110は、第2のクロック信号の立ち上りエッジまたは立下りエッジに応じて、第2のカウンタ値をカウントアップするように構成された論理回路により実現され得る。第2のカウンタ110は、第2のSoCに内蔵されてもよいし、第2のSoCに外付けされてもよい。なお、第2のカウンタ110は、カウントアップの代わりにカウントダウンを行ってもよいが、以降の説明ではカウントアップを行うこととする。   The second counter 110 counts the second counter value based on the second clock signal from the second oscillator 109. The second counter 110 notifies the sensor control unit 112 of the second counter value. Specifically, the second counter 110 can be realized by a logic circuit configured to count up the second counter value in response to a rising edge or a falling edge of the second clock signal. The second counter 110 may be built in the second SoC or may be externally attached to the second SoC. The second counter 110 may count down instead of counting up. However, in the following description, it is assumed that the second counter 110 counts up.

また、第2のカウンタ110の起動/停止制御は、第2のクロック制御部111によって行われる。なお、第2のカウンタ110は、無線センサ装置100がクロック同期モードに遷移してから第2のクロック制御部111によって起動されるまでの間は停止状態とされ得る。さらに、第2のカウンタ110によって保持される第2のカウンタ値は、第2のクロック制御部111によって書き換える(補正する)ことができる。   In addition, the start / stop control of the second counter 110 is performed by the second clock control unit 111. Note that the second counter 110 can be in a stopped state from when the wireless sensor device 100 transitions to the clock synchronization mode until it is activated by the second clock control unit 111. Further, the second counter value held by the second counter 110 can be rewritten (corrected) by the second clock control unit 111.

第2のクロック制御部111は、第2のカウンタ110によって保持される第2のカウンタ値を制御する。第2のクロック制御部111は、第2のSoCに搭載されたプロセッサ、メモリ、および入出力インタフェース(例えば、UART、GPIO、など)により実現され得る。   The second clock control unit 111 controls the second counter value held by the second counter 110. The second clock control unit 111 can be realized by a processor, a memory, and an input / output interface (for example, UART, GPIO, etc.) mounted on the second SoC.

例えば、第2のクロック制御部111は、第1のクロック制御部105から例えばUART経由で通知される開始クロック値に基づいて、第2のカウンタ110の初期設定を行い得る。具体的には、第2のクロック制御部111は、かかる通知に応じて、停止状態にある第2のカウンタ110によって保持される第2のカウンタ値(の初期値)を開始クロック値に書き換える。そして、第2のクロック制御部111は、割り込み発生部106から例えばGPIO経由で(起動)割り込み信号を受信すると、第2のカウンタ110を起動する。これにより、第2のカウンタ値は、開始クロック値を起点としてカウントされることになる。   For example, the second clock control unit 111 can perform the initial setting of the second counter 110 based on the start clock value notified from the first clock control unit 105 via, for example, UART. Specifically, the second clock control unit 111 rewrites the second counter value (initial value) held by the second counter 110 in the stopped state to the start clock value in response to the notification. When the second clock control unit 111 receives an (activation) interrupt signal from the interrupt generation unit 106 via, for example, GPIO, the second clock control unit 111 activates the second counter 110. As a result, the second counter value is counted starting from the start clock value.

また、第2のクロック制御部111は、割り込み発生部106から例えばGPIO経由で(同期)割り込み信号を受信する毎に、割り込み間隔に基づいて第2のカウンタ値を補正する。例えば、第2のクロック制御部111は、第2のカウンタ値の前回の補正値と割り込み間隔との和によって、第2のカウンタ値を書き換えてもよい。すなわち、第2のクロック制御部111は、第2のカウンタ値を、開始クロック値と割り込み間隔の自然数(これは、補正実施回数に等しい)倍との和に書き換え得る。   Further, the second clock control unit 111 corrects the second counter value based on the interrupt interval every time a (synchronous) interrupt signal is received from the interrupt generation unit 106 via, for example, GPIO. For example, the second clock control unit 111 may rewrite the second counter value by the sum of the previous correction value of the second counter value and the interrupt interval. In other words, the second clock control unit 111 can rewrite the second counter value to the sum of the start clock value and the natural number of interrupt intervals (which is equal to the number of times of correction execution).

なお、図1の例では、第2のクロック制御部111は、第2のカウンタ110によって保持される第2のカウンタ値を直接的に補正しているが、第2のオシレータ109を制御することで第2のカウンタ値を間接的に補正してもよい。例えば、第2のオシレータ109が、その発振周波数を制御可能なオシレータである場合には、第2のクロック制御部111は当該発振周波数を制御してもよい。具体的には、第2のカウンタ値が基準クロック値に対して遅れている場合には、第2のクロック制御部111は、第2のオシレータ109の発振周波数を引き上げてもよい。逆に、第2のカウンタ値が基準クロック値に対して進んでいる場合には、第2のクロック制御部111は第2のオシレータ109の発振周波数を引き下げてもよい。   In the example of FIG. 1, the second clock control unit 111 directly corrects the second counter value held by the second counter 110, but controls the second oscillator 109. Thus, the second counter value may be corrected indirectly. For example, when the second oscillator 109 is an oscillator that can control the oscillation frequency, the second clock control unit 111 may control the oscillation frequency. Specifically, when the second counter value is delayed with respect to the reference clock value, the second clock control unit 111 may increase the oscillation frequency of the second oscillator 109. Conversely, when the second counter value is advanced with respect to the reference clock value, the second clock control unit 111 may lower the oscillation frequency of the second oscillator 109.

センサ制御部112は、A/D変換器108からセンサ値を受け取り、当該センサ値に関連付けられる時間データ(タイムスタンプ)を生成し、これらセンサ値および時間データを含むセンサデータを得る。複数の異なる無線センサ装置100の間で第2のカウンタ値が適切に同期されていれば、この時間データは、センサ値の測定日時をこれらの無線センサ装置100の間で略同一の時間軸を基準に表現できる。この時間データは、例えば、センサ値の取得時点における第2のカウンタ値であってよい。センサ制御部112は、このセンサデータを無線通信部104へ送る。また、前述のように、センサ制御部112は、第2のカウンタ値に基づいて、A/D変換器108のサンプリング周期を制御し得る。センサ制御部112は、第2のSoCに搭載されたプロセッサおよびメモリにより実現され得る。   The sensor control unit 112 receives the sensor value from the A / D converter 108, generates time data (time stamp) associated with the sensor value, and obtains sensor data including the sensor value and the time data. If the second counter value is appropriately synchronized among a plurality of different wireless sensor devices 100, this time data indicates the measurement date and time of the sensor value on the substantially same time axis between these wireless sensor devices 100. Can be expressed in standards. This time data may be, for example, the second counter value at the time of acquiring the sensor value. The sensor control unit 112 sends this sensor data to the wireless communication unit 104. As described above, the sensor control unit 112 can control the sampling period of the A / D converter 108 based on the second counter value. The sensor control unit 112 can be realized by a processor and a memory mounted on the second SoC.

以下、図6乃至図8を用いて、無線センサ装置100の動作を説明する。図6および図7は、第1のオシレータ101に関するクロック補正動作例を示しており、図8は、第2のオシレータ109に関するクロック補正動作例を示している。まずは図6および図7の動作を説明する。図6および図7の動作は、無線センサ装置100がクロック同期モードに遷移したことをトリガに開始し得る。   Hereinafter, the operation of the wireless sensor device 100 will be described with reference to FIGS. 6 to 8. 6 and 7 show an example of clock correction operation related to the first oscillator 101, and FIG. 8 shows an example of clock correction operation related to the second oscillator 109. First, the operation of FIGS. 6 and 7 will be described. 6 and 7 may be triggered by the wireless sensor device 100 transitioning to the clock synchronization mode.

まず、無線通信部104は、ビーコン(受信)間隔を設定し(ステップS401)、ビーコン信号を待ち受ける(ステップS402)。ビーコン信号が受信されなかった場合には、処理は図7のステップS409へ進む。他方、ビーコン信号が受信された場合には、(図6の動作開始後の)初めての受信であるか否かが判定される(ステップS403)。初めての受信である場合には処理はステップS404へ進み、2回目以降の受信である場合には処理はステップS408へ進む。   First, the wireless communication unit 104 sets a beacon (reception) interval (step S401) and waits for a beacon signal (step S402). If a beacon signal has not been received, the process proceeds to step S409 in FIG. On the other hand, if a beacon signal is received, it is determined whether or not it is the first reception (after the start of the operation of FIG. 6) (step S403). If it is the first reception, the process proceeds to step S404, and if it is the second or subsequent reception, the process proceeds to step S408.

ステップS404において、第1のクロック制御部105は、第1のカウンタ102の初期設定を行う。例えば、第1のクロック制御部105は、受信したビーコン信号に含まれる基準クロック値に基づいて第1のカウンタ値を補正し得る。   In step S <b> 404, the first clock control unit 105 performs initial setting of the first counter 102. For example, the first clock control unit 105 can correct the first counter value based on the reference clock value included in the received beacon signal.

次に、第1のクロック制御部105は、開始クロック値および割り込み間隔を割り込み発生部106に対して設定するとともに、設定した開始クロック値および割り込み間隔を第2のクロック制御部111へ通知する(ステップS405)。ステップS405の後に処理はステップS406へ進む。   Next, the first clock control unit 105 sets the start clock value and the interrupt interval to the interrupt generation unit 106 and notifies the second clock control unit 111 of the set start clock value and interrupt interval ( Step S405). After step S405, the process proceeds to step S406.

ここで、割り込み間隔は、ビーコン間隔とは独立に決定することができる。割り込み間隔が短いほど、第1のカウンタ値と第2のカウンタ値との同期のずれを抑制することができる。例えば、第2のオシレータ109の精度が第1のオシレータ101の精度(一般的には±10〜20ppm以内程度)に比べて低い場合には、割り込み間隔を十分に小さな値に設定することで、センサデータに含められる時間データの誤差を許容範囲に収めることができる。また、割り込み間隔は、複数の無線センサ装置100の間で異なっていてもよい。故に、複数の無線センサ装置100間で、第2のオシレータ109の精度、時間データの許容誤差範囲、などにばらつきがある場合には、それぞれの無線センサ装置100において個別に適切な割り込み間隔を設定することで、要求される同期の精度と同期処理の負荷とのバランスを取ることができる。   Here, the interrupt interval can be determined independently of the beacon interval. As the interrupt interval is shorter, the synchronization shift between the first counter value and the second counter value can be suppressed. For example, when the accuracy of the second oscillator 109 is lower than the accuracy of the first oscillator 101 (generally within about ± 10 to 20 ppm), by setting the interrupt interval to a sufficiently small value, The error of time data included in the sensor data can be within an allowable range. Further, the interrupt interval may be different among the plurality of wireless sensor devices 100. Therefore, when there are variations in the accuracy of the second oscillator 109, the allowable error range of time data, and the like among the plurality of wireless sensor devices 100, an appropriate interrupt interval is set individually in each wireless sensor device 100. By doing so, it is possible to balance the required synchronization accuracy and the load of the synchronization processing.

図4は、割り込み間隔をビーコン間隔の半分に設定した場合に、第1のカウンタ値および第2のカウンタ値の補正がどのように行われるかを例示する。図4の例では、第1のカウンタ値はビーコン間隔(I1)毎に補正され、第2のカウンタ値は割り込み間隔(I2=I1/2)毎に補正される。このように、割り込み間隔を小さく設定することで、第2のカウンタ値は頻繁に第1のカウンタ値に一致するよう補正されるので、第2のオシレータ109の精度が低い場合であっても、第1のカウンタ値と第2のカウンタ値との乖離を抑制することができる。換言すれば、第2のオシレータ109に要求される精度を緩和することができるので、低コスト化が可能である。   FIG. 4 exemplifies how the correction of the first counter value and the second counter value is performed when the interrupt interval is set to half the beacon interval. In the example of FIG. 4, the first counter value is corrected every beacon interval (I1), and the second counter value is corrected every interrupt interval (I2 = I1 / 2). In this way, by setting the interrupt interval to be small, the second counter value is frequently corrected to match the first counter value, so even if the accuracy of the second oscillator 109 is low, Deviation between the first counter value and the second counter value can be suppressed. In other words, since the accuracy required for the second oscillator 109 can be relaxed, the cost can be reduced.

ステップS406において、割り込み発生部106は、第1のカウンタ値がステップS405において設定された開始クロック値に到達するのを待ち受ける。第1のカウンタ値が開始クロック値に到達すると処理はステップS407へ進む。   In step S406, the interrupt generation unit 106 waits for the first counter value to reach the start clock value set in step S405. When the first counter value reaches the start clock value, the process proceeds to step S407.

ステップS407において、割り込み発生部106は、(起動)割り込み信号を発生し、第2のクロック制御部111へ送信する。ステップS407の後に、処理は図7のステップS409へ進む。   In step S <b> 407, the interrupt generation unit 106 generates a (startup) interrupt signal and transmits it to the second clock control unit 111. After step S407, the process proceeds to step S409 in FIG.

ステップS408において、第1のクロック制御部105は、受信したビーコン信号に含まれる基準クロック値に基づいて第1のカウンタ値を補正する。例えば、第1のクロック制御部105は、基準クロック値によって第1のカウンタ値を書き換え得る。ステップS408の後に、処理は図7のステップS409へ進む。   In step S408, the first clock control unit 105 corrects the first counter value based on the reference clock value included in the received beacon signal. For example, the first clock control unit 105 can rewrite the first counter value with the reference clock value. After step S408, the process proceeds to step S409 in FIG.

図7のステップS409において、割り込み発生部106は、割り込みタイミングが到来したか否かを判定する。割り込みタイミングは、例えば前回の割り込みタイミングに図6のステップS405において設定された割り込み間隔を加えることで導出可能である。割り込みタイミングが到来したならば処理はステップS410へ進み、そうでなければ処理はステップS411へ進む。   In step S409 in FIG. 7, the interrupt generation unit 106 determines whether or not the interrupt timing has arrived. The interrupt timing can be derived, for example, by adding the interrupt interval set in step S405 in FIG. 6 to the previous interrupt timing. If the interrupt timing has arrived, the process proceeds to step S410; otherwise, the process proceeds to step S411.

ステップS410において、割り込み発生部106は、(同期)割り込み信号を発生し、第2のクロック制御部111へ送信する。ステップS410の後に、処理はステップS411へ進む。   In step S 410, the interrupt generation unit 106 generates a (synchronous) interrupt signal and transmits it to the second clock control unit 111. After step S410, the process proceeds to step S411.

ステップS411において、図6および図7の動作を終了するか否かが判定される。この動作は、例えばハブ装置200からの終了指示、必要なセンサデータの送出完了、などをトリガとして終了し得る。図6および図7の動作を終了しない場合には、処理は図6のステップS402へ戻る。   In step S411, it is determined whether or not to end the operations in FIGS. This operation can be terminated with, for example, a termination instruction from the hub device 200, completion of transmission of necessary sensor data, or the like as a trigger. If the operations in FIGS. 6 and 7 are not terminated, the process returns to step S402 in FIG.

次に図8の動作を説明する。図8の動作は、無線センサ装置100がクロック同期モードに遷移したことをトリガに開始し得る。図8の動作が開始すると、処理はステップS501へ進む。   Next, the operation of FIG. 8 will be described. The operation of FIG. 8 may be triggered by the wireless sensor device 100 transitioning to the clock synchronization mode. When the operation of FIG. 8 starts, the process proceeds to step S501.

ステップS501において、第2のクロック制御部111は、第1のクロック制御部105から開始クロック値・割り込み間隔が通知されるのを待ち受ける。なお、この通知は、図6のステップS405において行われる。開始クロック値・割り込み間隔が通知されると、処理はステップS502へ進む。   In step S <b> 501, the second clock control unit 111 waits for the start clock value / interrupt interval to be notified from the first clock control unit 105. This notification is performed in step S405 in FIG. When the start clock value / interrupt interval is notified, the process proceeds to step S502.

ステップS502において、第2のクロック制御部111は、第2のカウンタ110(停止状態)によって保持される第2のカウンタ値を、通知された開始クロック値に書き換える。ステップS502の後に、処理はステップS503へ進む。   In step S502, the second clock control unit 111 rewrites the second counter value held by the second counter 110 (stopped state) to the notified start clock value. After step S502, the process proceeds to step S503.

ステップS503において、第2のクロック制御部111は、割り込み発生部106から(起動)割り込み信号を受信するのを待ち受ける。なお、この割り込み信号は、図6のステップS407において送信される。割り込み信号を受信すると、処理はステップS504へ進む。   In step S503, the second clock control unit 111 waits to receive an (activation) interrupt signal from the interrupt generation unit 106. This interrupt signal is transmitted in step S407 in FIG. When the interrupt signal is received, the process proceeds to step S504.

ステップS504において、第2のクロック制御部111は、第2のカウンタ110を起動する。これにより、第1のカウンタ102および第2のカウンタ110はそれぞれ、第1のカウンタ値および第2のカウンタ値を略同タイミングで同一の値(これは、開始クロック値に等しい)からカウントすることができる。ステップS504の後に、処理はステップS505へ進む。   In step S504, the second clock control unit 111 starts the second counter 110. Thereby, the first counter 102 and the second counter 110 respectively count the first counter value and the second counter value from the same value (which is equal to the start clock value) at substantially the same timing. Can do. After step S504, the process proceeds to step S505.

ステップS505において、第2のクロック制御部111が割り込み発生部106から(同期)割り込み信号を受信すれば処理はステップS506へ進み、受信しなければ処理はステップS507へ進む。なお、この割り込み信号は、図6のステップS410において送信される。   In step S505, if the second clock control unit 111 receives a (synchronous) interrupt signal from the interrupt generation unit 106, the process proceeds to step S506. Otherwise, the process proceeds to step S507. This interrupt signal is transmitted in step S410 in FIG.

ステップS506において、第2のクロック制御部111は、ステップS501において通知された割り込み間隔に基づいて、第2のカウンタ値を補正する。例えば、第2のクロック制御部111は、第2のカウンタ値の前回の補正値と割り込み間隔との和によって、第2のカウンタ値を書き換え得る。ステップS506の後に、処理はステップS507へと進む。   In step S506, the second clock control unit 111 corrects the second counter value based on the interrupt interval notified in step S501. For example, the second clock control unit 111 can rewrite the second counter value by the sum of the previous correction value of the second counter value and the interrupt interval. After step S506, the process proceeds to step S507.

ステップS507において、図8の動作を終了するか否かが判定される。この動作は、例えばハブ装置200からの終了指示、必要なセンサデータの送出完了、などをトリガとして終了し得る。図8の動作を終了しない場合には、処理はステップS505へ戻る。   In step S507, it is determined whether or not to end the operation of FIG. This operation can be terminated with, for example, a termination instruction from the hub device 200, completion of transmission of necessary sensor data, or the like as a trigger. If the operation of FIG. 8 is not terminated, the process returns to step S505.

以上説明したように、実施形態に係る無線センサ装置は、センサ制御部が無線通信部とオシレータを共有しない構成を採用しており、ハブ装置から周期的に受信する無線信号に含まれる基準クロック値に基づいて、無線通信部用のオシレータに関するクロック補正を行う。また、この無線センサ装置は、この無線信号の送信間隔とは独立に設定可能な間隔で周期的に割り込み信号を発生し、当該割り込み信号をトリガとしてセンサ制御部用のオシレータに関するクロック補正を行う。従って、この無線センサ装置によれば、センサ制御用のクロックを他の無線センサ装置におけるセンサ制御用のクロックと同期させることが可能となる。   As described above, the wireless sensor device according to the embodiment employs a configuration in which the sensor control unit does not share the oscillator with the wireless communication unit, and the reference clock value included in the wireless signal periodically received from the hub device. Based on the above, clock correction related to the oscillator for the wireless communication unit is performed. The wireless sensor device periodically generates an interrupt signal at an interval that can be set independently of the transmission interval of the wireless signal, and performs clock correction on the oscillator for the sensor control unit using the interrupt signal as a trigger. Therefore, according to this wireless sensor device, it is possible to synchronize the clock for sensor control with the clock for sensor control in other wireless sensor devices.

上述の実施形態は、本発明の概念の理解を助けるための具体例を示しているに過ぎず、本発明の範囲を限定することを意図されていない。実施形態は、本発明の要旨を逸脱しない範囲で、様々な構成要素の付加、削除または転換をすることができる。   The above-described embodiments are merely specific examples for helping understanding of the concept of the present invention, and are not intended to limit the scope of the present invention. The embodiment can add, delete, or convert various components without departing from the gist of the present invention.

上述の実施形態では、いくつかの機能部を説明したが、これらは各機能部の実装の一例に過ぎない。例えば、1つの装置に実装されると説明された複数の機能部が複数の別々の装置に亘って実装されることもあり得るし、逆に複数の別々の装置に亘って実装されると説明された機能部が1つの装置に実装されることもあり得る。   In the above-described embodiment, several functional units have been described. However, these are merely examples of mounting each functional unit. For example, a plurality of functional units described to be mounted on one device may be mounted over a plurality of separate devices, or conversely described as mounted over a plurality of separate devices. It is also possible that the functional unit thus configured is implemented in one apparatus.

上記各実施形態において説明された種々の機能部は、回路を用いることで実現されてもよい。回路は、特定の機能を実現する専用回路であってもよいし、プロセッサのような汎用回路であってもよい。   The various functional units described in the above embodiments may be realized by using a circuit. The circuit may be a dedicated circuit that realizes a specific function, or may be a general-purpose circuit such as a processor.

上記各実施形態の処理の少なくとも一部は、例えば汎用のコンピュータに搭載されたプロセッサを基本ハードウェアとして用いることでも実現可能である。上記処理を実現するプログラムは、コンピュータで読み取り可能な記録媒体に格納して提供されてもよい。プログラムは、インストール可能な形式のファイルまたは実行可能な形式のファイルとして記録媒体に記憶される。記録媒体としては、磁気ディスク、光ディスク(CD−ROM、CD−R、DVD等)、光磁気ディスク(MO等)、半導体メモリなどである。記録媒体は、プログラムを記憶でき、かつ、コンピュータが読み取り可能であれば、何れであってもよい。また、上記処理を実現するプログラムを、インターネットなどのネットワークに接続されたコンピュータ(サーバ)上に格納し、ネットワーク経由でコンピュータ(クライアント)にダウンロードさせてもよい。   At least a part of the processing of each embodiment described above can be realized by using, for example, a processor mounted on a general-purpose computer as basic hardware. A program for realizing the above processing may be provided by being stored in a computer-readable recording medium. The program is stored in the recording medium as an installable file or an executable file. Examples of the recording medium include a magnetic disk, an optical disk (CD-ROM, CD-R, DVD, etc.), a magneto-optical disk (MO, etc.), and a semiconductor memory. The recording medium may be any recording medium as long as it can store the program and can be read by the computer. The program for realizing the above processing may be stored on a computer (server) connected to a network such as the Internet and downloaded to the computer (client) via the network.

100・・・無線センサ装置
101・・・第1のオシレータ
102・・・第1のカウンタ
103・・・アンテナ
104・・・無線通信部
105・・・第1のクロック制御部
106・・・割り込み発生部
107・・・センサ
108・・・A/D変換器
109・・・第2のオシレータ
110・・・第2のカウンタ
111・・・第2のクロック制御部
112・・・センサ制御部
200・・・ハブ装置
DESCRIPTION OF SYMBOLS 100 ... Wireless sensor apparatus 101 ... 1st oscillator 102 ... 1st counter 103 ... Antenna 104 ... Wireless communication part 105 ... 1st clock control part 106 ... Interrupt Generation unit 107 ... sensor 108 ... A / D converter 109 ... second oscillator 110 ... second counter 111 ... second clock control unit 112 ... sensor control unit 200 ... Hub devices

Claims (5)

ハブ装置と無線接続する無線センサ装置であって、
第1のクロック信号を発生する第1のオシレータと、
前記第1のクロック信号に基づいて第1のカウンタ値をカウントする第1のカウンタと、
前記第1のカウンタ値に同期して無線通信を行い、前記ハブ装置から基準クロック値を含む無線信号を第1の間隔で受信する無線通信部と、
前記基準クロック値に基づいて前記第1のカウンタ値を補正する第1のクロック制御部と、
第1の割り込み信号を第2の間隔で発生させる割り込み発生部と、
第2のクロック信号を発生する第2のオシレータと、
前記第2のクロック信号に基づいて第2のカウンタ値をカウントする第2のカウンタと、
前記第1の割り込み信号を受信する毎に前記第2の間隔に基づいて前記第2のカウンタ値を補正する第2のクロック制御部と、
センサによる物理量の測定結果を表すセンサ値に関連付けられる時間データを前記第2のカウンタ値に基づいて生成し、前記センサ値および前記時間データを含むセンサデータを得るセンサ制御部と
を具備
前記第2のカウンタは、前記無線センサ装置が前記第1のカウンタ値の同期処理および第2のカウンタ値の同期処理を行うクロック同期モードに遷移してから前記第2のクロック制御部によって起動されるまでの間は停止状態にあり、
前記第1のクロック制御部は、前記無線センサ装置が前記クロック同期モードに遷移した後の最初の前記無線信号の受信に応じて、開始クロック値および前記第2の間隔を設定し、設定した開始クロック値および第2の間隔を前記第2のクロック制御部に通知し、
前記第2のクロック制御部は、前記開始クロック値および第2の間隔の通知に応じて前記第2のカウンタ値を前記開始クロック値に書き換え、
前記割り込み発生部は、前記第1のカウンタ値が前記開始クロック値に到達したことを検知すると、第2の割り込み信号を発生し、
前記第2のクロック制御部は、前記第2の割り込み信号の受信に応じて、前記第2のカウンタを起動する、
無線センサ装置。
A wireless sensor device wirelessly connected to a hub device,
A first oscillator for generating a first clock signal;
A first counter that counts a first counter value based on the first clock signal;
A wireless communication unit that performs wireless communication in synchronization with the first counter value and receives a wireless signal including a reference clock value from the hub device at a first interval;
A first clock controller that corrects the first counter value based on the reference clock value;
An interrupt generator for generating a first interrupt signal at a second interval;
A second oscillator for generating a second clock signal;
A second counter that counts a second counter value based on the second clock signal;
A second clock control unit that corrects the second counter value based on the second interval each time the first interrupt signal is received;
Time data associated with the sensor values representing the measured value of the physical quantity obtained by the sensor generated based on the second counter value, comprising a sensor control unit for obtaining sensor data including the sensor value and the time data,
The second counter is activated by the second clock controller after the wireless sensor device transitions to a clock synchronization mode in which the first counter value synchronization process and the second counter value synchronization process are performed. Until it is stopped,
The first clock control unit sets a start clock value and the second interval in response to reception of the first radio signal after the wireless sensor device transitions to the clock synchronization mode, and the set start Notifying the second clock control unit of the clock value and the second interval;
The second clock control unit rewrites the second counter value to the start clock value in response to the notification of the start clock value and the second interval,
The interrupt generation unit generates a second interrupt signal when detecting that the first counter value has reached the start clock value,
The second clock control unit activates the second counter in response to reception of the second interrupt signal.
Wireless sensor device.
アナログ/デジタル変換器をさらに具備し、
前記センサは、前記物理量の測定結果を表すセンシング信号を生成し、
前記アナログ/デジタル変換器は、前記センシング信号をアナログ/デジタル変換して前記センサ値を生成し、
前記センサ制御部は、前記アナログ/デジタル変換器のサンプリング周期を前記第2のカウンタ値に基づいて制御する、
請求項1に記載の無線センサ装置。
An analog / digital converter,
The sensor generates a sensing signal representing a measurement result of the physical quantity,
The analog / digital converter performs analog / digital conversion on the sensing signal to generate the sensor value,
The sensor control unit controls a sampling period of the analog / digital converter based on the second counter value;
The wireless sensor device according to claim 1.
前記第2のクロック制御部は、前記第1の割り込み信号を受信する毎に、前記第2のカウンタ値を、前記開始クロック値と前記第2の間隔の自然数倍との和に書き換える、請求項1に記載の無線センサ装置。 Said second clock control unit, each time it receives the first interrupt signal, said second counter value is rewritten to the sum of the natural number times of the start clock value and the second distance, wherein Item 2. The wireless sensor device according to Item 1 . ハブ装置と、
前記ハブ装置に無線接続された複数の無線センサ装置と
を具備し、
前記複数の無線センサ装置の各々は、
第1のクロック信号を発生する第1のオシレータと、
前記第1のクロック信号に基づいて第1のカウンタ値をカウントする第1のカウンタと、
前記第1のカウンタ値に同期して無線通信を行い、前記ハブ装置から基準クロック値を含む無線信号を第1の間隔で受信する無線通信部と、
前記基準クロック値に基づいて前記第1のカウンタ値を補正する第1のクロック制御部と、
第1の割り込み信号を第2の間隔で発生させる割り込み発生部と、
第2のクロック信号を発生する第2のオシレータと、
前記第2のクロック信号に基づいて第2のカウンタ値をカウントする第2のカウンタと、
前記第1の割り込み信号を受信する毎に前記第2の間隔に基づいて前記第2のカウンタ値を補正する第2のクロック制御部と、
センサによる物理量の測定結果を表すセンサ値に関連付けられる時間データを前記第2のカウンタ値に基づいて生成し、前記センサ値および前記時間データを含むセンサデータを生成するセンサ制御部と
を含
前記複数の無線センサ装置の各々において、
前記第2のカウンタは、前記無線センサ装置が前記第1のカウンタ値の同期処理および第2のカウンタ値の同期処理を行うクロック同期モードに遷移してから前記第2のクロック制御部によって起動されるまでの間は停止状態にあり、
前記第1のクロック制御部は、前記無線センサ装置が前記クロック同期モードに遷移した後の最初の前記無線信号の受信に応じて、開始クロック値および前記第2の間隔を設定し、設定した開始クロック値および第2の間隔を前記第2のクロック制御部に通知し、
前記第2のクロック制御部は、前記開始クロック値および第2の間隔の通知に応じて前記第2のカウンタ値を前記開始クロック値に書き換え、
前記割り込み発生部は、前記第1のカウンタ値が前記開始クロック値に到達したことを検知すると、第2の割り込み信号を発生し、
前記第2のクロック制御部は、前記第2の割り込み信号の受信に応じて、前記第2のカウンタを起動する、
無線センサシステム。
A hub device;
A plurality of wireless sensor devices wirelessly connected to the hub device,
Each of the plurality of wireless sensor devices is
A first oscillator for generating a first clock signal;
A first counter that counts a first counter value based on the first clock signal;
A wireless communication unit that performs wireless communication in synchronization with the first counter value and receives a wireless signal including a reference clock value from the hub device at a first interval;
A first clock controller that corrects the first counter value based on the reference clock value;
An interrupt generator for generating a first interrupt signal at a second interval;
A second oscillator for generating a second clock signal;
A second counter that counts a second counter value based on the second clock signal;
A second clock control unit that corrects the second counter value based on the second interval each time the first interrupt signal is received;
Time data associated with the sensor values representing the measured value of the physical quantity obtained by the sensor generated based on the second counter value, look including a sensor control unit which generates a sensor data including the sensor value and the time data,
In each of the plurality of wireless sensor devices,
The second counter is activated by the second clock controller after the wireless sensor device transitions to a clock synchronization mode in which the first counter value synchronization process and the second counter value synchronization process are performed. Until it is stopped,
The first clock control unit sets a start clock value and the second interval in response to reception of the first radio signal after the wireless sensor device transitions to the clock synchronization mode, and the set start Notifying the second clock control unit of the clock value and the second interval;
The second clock control unit rewrites the second counter value to the start clock value in response to the notification of the start clock value and the second interval,
The interrupt generation unit generates a second interrupt signal when detecting that the first counter value has reached the start clock value,
The second clock control unit activates the second counter in response to reception of the second interrupt signal.
Wireless sensor system.
前記複数の無線センサ装置は、TDMA(Time Division Multiple Access)方式で前記ハブ装置と無線通信を行う、請求項4に記載の無線センサシステム。 The wireless sensor system according to claim 4 , wherein the plurality of wireless sensor devices perform wireless communication with the hub device by a TDI (Time Division Multiple Access) method.
JP2018177019A 2018-09-21 2018-09-21 Wireless sensor device and wireless sensor system Active JP6591017B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018177019A JP6591017B1 (en) 2018-09-21 2018-09-21 Wireless sensor device and wireless sensor system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018177019A JP6591017B1 (en) 2018-09-21 2018-09-21 Wireless sensor device and wireless sensor system

Publications (2)

Publication Number Publication Date
JP6591017B1 true JP6591017B1 (en) 2019-10-16
JP2020048152A JP2020048152A (en) 2020-03-26

Family

ID=68234848

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018177019A Active JP6591017B1 (en) 2018-09-21 2018-09-21 Wireless sensor device and wireless sensor system

Country Status (1)

Country Link
JP (1) JP6591017B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113923702A (en) * 2020-07-08 2022-01-11 台达电子工业股份有限公司 Signal acquisition system and signal acquisition method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11275126A (en) * 1998-03-26 1999-10-08 Okuma Corp Communication controller
JP3753307B2 (en) * 2000-10-31 2006-03-08 富士通株式会社 Portable wireless terminal device
JP2006174328A (en) * 2004-12-20 2006-06-29 Hitachi Ltd Communication system and radio terminal synchronization method
WO2011085394A2 (en) * 2010-01-11 2011-07-14 Microstrain, Inc. Wireless sensor synchronization methods
CN106231668A (en) * 2011-02-22 2016-12-14 松下知识产权经营株式会社 Wireless communication system and radio slave phone and wireless machine tool
KR102188552B1 (en) * 2016-05-18 2020-12-08 니폰 덴신 덴와 가부시끼가이샤 Wireless communication system, wireless terminal and time synchronization method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113923702A (en) * 2020-07-08 2022-01-11 台达电子工业股份有限公司 Signal acquisition system and signal acquisition method
CN113923702B (en) * 2020-07-08 2024-02-02 台达电子工业股份有限公司 Signal acquisition system and signal acquisition method

Also Published As

Publication number Publication date
JP2020048152A (en) 2020-03-26

Similar Documents

Publication Publication Date Title
EP3125641B1 (en) Wireless system, wireless device, non-transitory computer-readable storage medium having stored therein communication program, and communication method
TWI545985B (en) Device synchronization over bluetooth
JP6546357B2 (en) Sensing system and time synchronization method
US8556833B2 (en) Wireless sensor network system and method
JP6527289B2 (en) Time synchronization method, sensor accommodating terminal, and sensor network system
FI125484B (en) Method and technical apparatus for short - distance communication
JP6183016B2 (en) Sensor information processing apparatus, sensor information processing method, and sensor information processing program
JP6499356B2 (en) Electronic device and wireless communication method
JP5849413B2 (en) Information communication terminal, biological information measuring device, and information communication system
CN110445570B (en) Time calibration method, device and computer storage medium
JP2018085678A (en) Wearable device, information terminal device, communication system, electronic device, and communication control method
JP2011055123A (en) Short-distance wireless communication system and method
KR20210134785A (en) Use of Wakeup Receiver by Low Energy Bluetooth
JP6591017B1 (en) Wireless sensor device and wireless sensor system
CN111510876B (en) UWB technology-based wireless sensing system clock synchronization method, receiving end system and transmitting end system
JP6398359B2 (en) Mesh wireless communication system, wireless communication method, and wireless device
JPWO2016043294A1 (en) Wireless communication apparatus and wireless communication method
JP6394452B2 (en) Wireless communication apparatus, wireless communication method, and program
JP2021124915A (en) Wireless device and wireless system
JP2017009366A (en) Radio communication device, electronic watch, radio communication method, and program
JP2014165582A (en) Time synchronization system, time synchronization method, slave node and computer program
KR102298616B1 (en) Power saving for non-trigger-based ranging
JP5998909B2 (en) Mesh wireless communication network system, wireless communication method, and wireless terminal
JP6891072B2 (en) Information processing device, receiving method, and program
JP6551443B2 (en) Wireless communication apparatus, electronic timepiece, wireless communication method, and program

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180921

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190917

R150 Certificate of patent or registration of utility model

Ref document number: 6591017

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250