JP6578824B2 - Image forming apparatus, task control method and task control program in the same - Google Patents

Image forming apparatus, task control method and task control program in the same Download PDF

Info

Publication number
JP6578824B2
JP6578824B2 JP2015170607A JP2015170607A JP6578824B2 JP 6578824 B2 JP6578824 B2 JP 6578824B2 JP 2015170607 A JP2015170607 A JP 2015170607A JP 2015170607 A JP2015170607 A JP 2015170607A JP 6578824 B2 JP6578824 B2 JP 6578824B2
Authority
JP
Japan
Prior art keywords
task
core
core cpu
processing
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015170607A
Other languages
Japanese (ja)
Other versions
JP2017049663A (en
Inventor
実 矢口
実 矢口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Konica Minolta Inc
Original Assignee
Konica Minolta Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Konica Minolta Inc filed Critical Konica Minolta Inc
Priority to JP2015170607A priority Critical patent/JP6578824B2/en
Publication of JP2017049663A publication Critical patent/JP2017049663A/en
Application granted granted Critical
Publication of JP6578824B2 publication Critical patent/JP6578824B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Facsimiles In General (AREA)

Description

この発明は、例えば、コピー機能、プリンタ機能、ファクシミリ機能、スキャン機能等の複数の機能を有する多機能デジタル複合機であるMFP(Multi Function Peripheral)等の画像形成装置、同装置におけるタスク制御方法及びタスク制御プログラムに関する。   The present invention relates to an image forming apparatus such as an MFP (Multi Function Peripheral) which is a multi-function digital multi-function peripheral having a plurality of functions such as a copy function, a printer function, a facsimile function, and a scan function, a task control method in the same apparatus, and It relates to a task control program.

ARM社が開発した「big.LITTLE」と称される省電力技術は、基本構成として、複数のコアを有し、消費電力が大きいが処理性能は高い第1のマルチコアCPUと、この第1のマルチコアCPUの各コアと対になった複数のコアを有し、第1のマルチコアCPUよりも消費電力が相対的に小さく処理性能が相対的に低い第2のマルチコアCPUとが、SoC(System-on-a-Chip)と称されるように一つの半導体チップに実装されてなる。   The power-saving technology called “big.LITTLE” developed by ARM Co., Ltd. has a first multi-core CPU having a plurality of cores as a basic configuration and high power consumption but high processing performance. A second multi-core CPU having a plurality of cores paired with each core of the multi-core CPU and having relatively lower power consumption and lower processing performance than the first multi-core CPU is referred to as an SoC (System- On-a-Chip) is mounted on one semiconductor chip.

このような省電力技術を実施する動作モデルの一つとして、第1及び第2のマルチコアCPUの全てのコアが常時ONとなるマルチプロセッシングモデルがあり、中でも、GTS(Global Task Scheduling)というソフトウェアモデルがあり、このモデルを前述したMFP等の画像形成装置に応用することが考えられている。   As one of the operation models for implementing such power saving technology, there is a multiprocessing model in which all the cores of the first and second multicore CPUs are always ON, and in particular, a software model called GTS (Global Task Scheduling) It is considered that this model is applied to the image forming apparatus such as the MFP described above.

ここで、GTSモデルとは、オペレーティングシステムのスケジューラーが負荷に応じて第1のマルチコアCPUと第2のマルチコアCPUの全てのコアを対象としてタスクを振り分けるものである。具体的には、タスクの負荷に応じて第1のマルチコアCPUのコアと第2のマルチコアCPUのコア間でタスクを移動させ、そのタスクの実行履歴からタスクの動作を再開させるときにロードするCPUを自動的に判断してくれるものであり、その結果、処理性能と省エネルギの両立が可能となる。   Here, the GTS model is such that the scheduler of the operating system distributes tasks for all the cores of the first multi-core CPU and the second multi-core CPU according to the load. Specifically, a CPU that is loaded when a task is moved between the core of the first multi-core CPU and the core of the second multi-core CPU according to the task load, and the operation of the task is resumed from the task execution history As a result, it is possible to achieve both processing performance and energy saving.

しかし、このようなモデルをそのままMFP等に適用した場合、MFPの処理特性上、以下のような状況が発生する。   However, when such a model is directly applied to an MFP or the like, the following situation occurs due to the processing characteristics of the MFP.

すなわち、例えば、ページ記述言語であるPostScriptで記述されたデータを印刷や表示が可能なビットマップデータに展開するRIP(Raster Image Processor)処理の実行用に、2つのコア0およびコア1が割り当てられており、RIP処理を第1のRIP処理と第2のRIP処理に分けてバンド単位で行い、前半部分のデータに対する第1のRIP処理を一方のコア0で、後半部分のデータに対する第2のRIP処理をコア1で分けて処理し、同期をとって次のバンドの処理に移るような制御を行っている場合、例えば第1のRIP処理のタスクが実行されているコア0に負荷が偏っているようなシステム状況では、コア0およびコア1での処理時間に差が生じてしまう。このため、一方のコアが処理を終えていても他方のコアの処理完了待ちをすることにより、CPUの性能がRIP処理に対して十分活かされているとは言い難いものとなる。   That is, for example, two cores 0 and 1 are allocated for execution of RIP (Raster Image Processor) processing for developing data described in PostScript which is a page description language into bitmap data that can be printed or displayed. The RIP process is divided into a first RIP process and a second RIP process and is performed in band units, and the first RIP process for the first half data is performed by one core 0 and the second RIP process for the second half data is performed. When the RIP process is divided and processed by the core 1 and control is performed to synchronize and move to the next band process, for example, the load is biased to the core 0 on which the task of the first RIP process is executed In such a system situation, there is a difference in processing time between the core 0 and the core 1. For this reason, even if one of the cores has finished processing, it is difficult to say that the CPU performance is sufficiently utilized for the RIP processing by waiting for the other core to complete the processing.

このような状況が第2のマルチコアCPU上で発生した場合、前述したマルチプロセッシングモデルでは、第2のマルチコアCPUのコア0の負荷が大きくなり処理が重くなっているとすると、コア0上で実行されている第1のRIP処理のタスクを含むいずれかのタスクもしくは全てのタスクが、第1のマルチコアCPU側への移行対象となる。   When such a situation occurs on the second multi-core CPU, in the above-described multi-processing model, if the load on the core 0 of the second multi-core CPU is increased and the processing is heavy, the process is executed on the core 0. Any or all of the tasks including the first RIP processing task that is being performed are to be migrated to the first multi-core CPU side.

しかし、第1のRIP処理のタスクを第1のマルチコアCPUへ移行させると、第1のRIP処理のタスクと同期が必要な第2のRIP処理のタスクは、第2のマルチコアCPUのコアにそのまま存在し、それぞれのタスクが動作するコアの処理能力に差があるため、次バンド以降も同期待ちは解消されない。   However, when the task of the first RIP process is shifted to the first multi-core CPU, the task of the second RIP process that needs to be synchronized with the task of the first RIP process remains in the core of the second multi-core CPU. Since there is a difference in the processing capability of the cores in which each task operates, the synchronization wait is not canceled after the next band.

一方、消費電力が大きいが処理能力が高い第1のマルチコアCPUにおいて、同期が必要な第1のRIP処理のタスクと第2のRIP処理のタスクが異なるコアで動作しているような場合に、一方のコアの負荷が軽くなったときに、消費電力抑制等のために第2のマルチコアCPUにタスクを移行する場合がある。この場合も、そのコアで動作している第1のRIP処理のタスクまたは第2のRIP処理のタスクのうちの一方のタスクのみを第2のマルチコアCPUに移行すると、第1のマルチコアCPUに他方のRIP処理のタスクが存在することになるため、それぞれのタスクが動作するコアの処理能力に差が生じて同期待ちが発生し、やはり同期待ちを解消できないという問題がある。   On the other hand, in the first multi-core CPU with high power consumption but high processing capability, when the task of the first RIP processing and the task of the second RIP processing that require synchronization are operating on different cores, When the load on one core is lightened, the task may be transferred to the second multi-core CPU in order to reduce power consumption. Also in this case, when only one task of the first RIP processing task or the second RIP processing task operating in the core is transferred to the second multi-core CPU, the first multi-core CPU is transferred to the other multi-core CPU. Therefore, there is a problem that the waiting for synchronization occurs due to a difference in the processing capability of the core on which each task operates, and the waiting for synchronization cannot be resolved.

なお、特許文献1には、処理の制限時間超過が予想される場合にシステム負荷監視部が超過原因となるプロセスを自プロセスが属する処理及びシステムで動作する全ての処理の制限時間超過が発生しない数に分割する技術が開示されている。   In Patent Document 1, when the process time limit is expected to be exceeded, the process that the system load monitoring unit causes is not caused to exceed the process to which the own process belongs and the time limit of all processes operating in the system does not occur. A technique for dividing into numbers is disclosed.

特開2013−3653号公報JP 2013-36553 A

しかし、上記特許文献1に記載の技術は、同期関係にある複数のタスクが別コアに割り当てられているときの課題を解決する技術ではない。このため、処理対象のデータを、第1のマルチコアCPUまたは第2のマルチコアCPUの何れかにおける複数のコアで第1のタスクと第2のタスクに分けて処理し、同期をとって次の処理に移るような制御を行っている場合において、何れかのコアの負荷が変動したためにそのコアで実施される第1のタスクを他方のマルチコアCPUに移行する場合に発生する、第1のタスクと第2のタスク間での同期待ちを解消できないという問題を、特許文献1に記載の技術によっては解決することはできなかった。   However, the technique described in Patent Document 1 is not a technique for solving a problem when a plurality of tasks having a synchronous relationship are assigned to different cores. For this reason, the processing target data is divided into the first task and the second task by a plurality of cores in either the first multi-core CPU or the second multi-core CPU, and the next processing is performed in synchronization. In the case of performing control such as shifting to the first multi-core CPU, the first task that occurs when the first task executed on the core is shifted to the other multi-core CPU because the load on one of the cores fluctuates. The problem that the waiting for synchronization between the second tasks cannot be resolved cannot be solved by the technique described in Patent Document 1.

この発明は、このような技術的背景に鑑みてなされたものであって、処理対象のデータを複数のコアで第1のタスクと第2のタスクに分けて処理し、同期をとって次の処理に移るような制御を行っている場合において、一方のコアのタスクによる負荷が変動したためにそのコアで実施される第1のタスクを他方のマルチコアCPUに移行した場合に発生していた、第1のタスクと第2のタスク間での同期待ちを解消できる画像形成装置、同装置におけるタスク制御方法及びタスク制御プログラムを提供することを課題とする。   The present invention has been made in view of such a technical background. Processing data is divided into a first task and a second task by a plurality of cores, and the following are performed in synchronization. In the case of performing control that shifts to processing, the load caused by the task of one core fluctuates, so that the first task that has been performed in that core shifts to the other multi-core CPU. It is an object of the present invention to provide an image forming apparatus capable of eliminating the waiting for synchronization between one task and a second task, a task control method and a task control program in the apparatus.

上記課題は、以下の手段によって解決される。
(1)複数のコアを有する第1のマルチコアCPUと、
前記第1のマルチコアCPUと同一のチップに実装されるとともに、複数のコアを有し、前記第1のマルチコアCPUよりも消費電力が相対的に小さく処理性能が相対的に低い第2のマルチコアCPUと、オペレーティングシステムに基づき、前記第1のマルチコアCPUと前記第2のマルチコアCPUとの間でタスクを移行させる制御を行うタスク移行制御手段と、オペレーティングシステムに基づき、前記第1のマルチコアCPUと前記第2のマルチコアCPUにおける各コアのタスクによる負荷を監視する負荷監視手段と、前記負荷監視手段により監視される負荷と予め設定されている閾値とに基づいて、何れかのコアのタスクを他方のマルチコアCPUのコアへ移行させるかどうかを判定するタスク移行判定手段と、前記タスク移行判定手段により、タスクを他方のマルチコアCPUのコアへ移行させると判定された場合に、移行対象となった第1のタスクが同一のマルチコアCPUにおける別のコアで動作している第2のタスクと同期関係にあるかどうかを判定するタスク同期関係判定手段と、を備え、前記タスク同期関係判定手段により、移行対象となった前記第1のタスクが前記第2のタスクと同期関係にあると判定された場合、前記タスク移行制御手段は、前記第1のタスクと同一のコアで動作している第3のタスクを移行させる第1の移行制御を実施するか、または前記第1のタスクと前記第2のタスクの両方を移行させる第2の移行制御を実施することを特徴とする画像形成装置。
(2)同期関係にある前記第1のタスクと前記第2のタスクが、RIP処理を実施する第1のRIP処理タスクと第2のRIP処理タスクである前項1に記載の画像形成装置。
(3)前記第1のRIP処理タスクは処理単位のデータの前半部分のRIP処理を実施し、前記第2のRIP処理タスクは処理単位のデータの後半部分のRIP処理を実施する前項2に記載の画像形成装置。
(4)前記第1のRIP処理タスクと前記第2のRIP処理タスクは、第1のRIP処理と第2のRIP処理の完了の同期をとり、それぞれの処理結果を結合した画像データを次処理へと転送する前項3に記載の画像形成装置。
(5)同期関係にある前記第1のタスクと前記第2のタスクが、画像変換処理を実施する第1の画像変換処理タスクと第2の画像変換処理タスクである前項1に記載の画像形成装置。
(6)前記第1の画像変換処理タスクは処理単位の画像データの半分の画像変換処理を実施し、前記第2の画像変換処理タスクは処理単位のデータの他の半分の画像変換処理を実施する前項5に記載の画像形成装置。
(7)前記第1の画像変換処理タスクと前記第2の画像変換処理タスクは、第1の画像変換処理と第2の画像変換処理の完了の同期をとり、それぞれの処理結果を結合した画像データをデータ格納領域へと転送する前項6に記載の画像形成装置。
(8)前記第1のタスク及び前記第2のタスクは前記第2のマルチコアCPUのコアで実施され、前記タスク移行制御手段は前記第1の移行制御と第2の移行制御の両方を実施可能であるとともに、前記第1のタスクが該第1のタスクが実施されるコアにおいて支配的であり、前記第3のタスクを前記第1のマルチコアCPUに移行させた場合でも、当該コアの負荷が軽減されないと判断した場合は、前記第2の移行制御を実施する前項1・7の何れかに記載の画像形成装置。
(9)前記第1のタスク及び前記第2のタスクは前記第2のマルチコアCPUのコアで実施され、前記タスク移行制御手段は前記第1の移行制御と第2の移行制御の両方を実施可能であるとともに、消費電力優先モードか処理時間優先モードかを判断し、消費電力優先モードの場合は前記第1の移行制御を実施し、処理時間優先モードの場合は前記第2の移行制御を実施する前項1・8の何れかに記載の画像形成装置。
(10)複数のコアを有する第1のマルチコアCPUと、前記第1のマルチコアCPUと同一のチップに実装されるとともに、複数のコアを有し、前記第1のマルチコアCPUよりも消費電力が相対的に小さく処理性能が相対的に低い第2のマルチコアCPUと、を備えた画像形成装置が、オペレーティングシステムに基づき、前記第1のマルチコアCPUと前記第2のマルチコアCPUとの間でタスクを移行させる制御を行うタスク移行制御ステップと、オペレーティングシステムに基づき、前記第1のマルチコアCPUと前記第2のマルチコアCPUにおける各コアのタスクによる負荷を監視する負荷監視ステップと、前記負荷監視ステップにより監視される負荷と予め設定されている閾値とに基づいて、何れかのコアのタスクを他方のマルチコアCPUのコアへ移行させるかどうかを判定するタスク移行判定ステップと、前記タスク移行判定ステップにより、タスクを他方のマルチコアCPUのコアへ移行させると判定された場合に、移行対象となった第1のタスクが同一のマルチコアCPUにおける別のコアで動作している第2のタスクと同期関係にあるかどうかを判定するタスク同期関係判定ステップと、を実行し、前記タスク同期関係判定ステップにより、移行対象となった前記第1のタスクが前記第2のタスクと同期関係にあると判定された場合、前記タスク移行制御ステップでは、前記第1のタスクと同一のコアで動作している第3のタスクを移行させる第1の移行制御を実施するか、または前記第1のタスクと前記第2のタスクの両方を移行させる第2の移行制御を実施することを特徴とする画像形成装置におけるタスク制御方法。
(11)複数のコアを有する第1のマルチコアCPUと、前記第1のマルチコアCPUと同一のチップに実装されるとともに、複数のコアを有し、前記第1のマルチコアCPUよりも消費電力が相対的に小さく処理性能が相対的に低い第2のマルチコアCPUと、を備えた画像形成装置のCPUに、オペレーティングシステムに基づき、前記第1のマルチコアCPUと前記第2のマルチコアCPUとの間でタスクを移行させる制御を行うタスク移行制御ステップと、オペレーティングシステムに基づき、前記第1のマルチコアCPUと前記第2のマルチコアCPUにおける各コアのタスクによる負荷を監視する負荷監視ステップと、前記負荷監視ステップにより監視される負荷と予め設定されている閾値とに基づいて、何れかのコアのタスクを他方のマルチコアCPUのコアへ移行させるかどうかを判定するタスク移行判定ステップと、前記タスク移行判定ステップにより、タスクを他方のマルチコアCPUのコアへ移行させると判定された場合に、移行対象となった第1のタスクが同一のマルチコアCPUにおける別のコアで動作している第2のタスクと同期関係にあるかどうかを判定するタスク同期関係判定ステップと、を実行させ、前記タスク同期関係判定ステップにより、移行対象となった前記第1のタスクが前記第2のタスクと同期関係にあると判定された場合、前記タスク移行制御ステップでは、前記第1のタスクと同一のコアで動作している第3のタスクを移行させる第1の移行制御を実施させるか、または前記第1のタスクと前記第2のタスクの両方を移行させる第2の移行制御を実施させるためのタスク制御プログラム。
The above problem is solved by the following means.
(1) a first multi-core CPU having a plurality of cores;
A second multi-core CPU that is mounted on the same chip as the first multi-core CPU, has a plurality of cores, consumes relatively less power, and has a relatively lower processing performance than the first multi-core CPU. If, based on the operating system, and task transition control means for controlling to shift the task between the first multi-core CPU and said second multi-core CPU, based on the operating system, and the first multi-core CPU the Based on the load monitoring means for monitoring the load due to the task of each core in the second multi-core CPU, the load monitored by the load monitoring means and a preset threshold value, the task of any core is assigned to the other Task migration determination means for determining whether to migrate to the core of a multi-core CPU, and the task migration When the determination means determines that the task is to be transferred to the core of the other multi-core CPU, the first task to be transferred is a second task operating on another core in the same multi-core CPU; Task synchronization relationship determination means for determining whether or not they are in a synchronization relationship, and the task synchronization relationship determination means determines that the first task that has been transferred is in synchronization with the second task. If it is, the task transition control means, said first task and the first or implementing the transition control to shift the third task running on the same core, or said first task the An image forming apparatus that performs a second shift control for shifting both of the second tasks.
(2) the said first task in the synchronous relationship second task, an image forming apparatus according to item 1, which is the first RIP processing task and the second RIP processing task to implement the RIP processing.
(3) The first RIP processing task performs RIP processing of the first half of data in processing units, and the second RIP processing task executes RIP processing of the second half of data in processing units. Image forming apparatus.
(4) the first RIP processing task and the second RIP processing task takes the synchronization completion of the first RIP processing and the second RIP processing, the following processing image data that combines the respective processing results 4. The image forming apparatus according to item 3, which is transferred to
(5) the first task and the second task in the synchronization relationship, the image forming according to item 1, which is the first image conversion processing task and the second image conversion processing task of implementing the image conversion process apparatus.
(6) The first image conversion processing task performs an image conversion process for half of the image data in the processing unit, and the second image conversion processing task performs an image conversion process for the other half of the data in the processing unit. 6. The image forming apparatus according to item 5 above.
(7) said first image conversion processing task and the second image conversion processing task takes a synchronization first image conversion process and the completion of the second image conversion process, and combines the respective processing result image 7. The image forming apparatus according to item 6, wherein data is transferred to a data storage area.
(8) the first task and the second task is performed at the core of the second multi-core CPU, the task transition control means can perform both the first transition control and the second transition control In addition, even when the first task is dominant in the core in which the first task is executed and the third task is transferred to the first multi-core CPU, the load on the core is 8. The image forming apparatus according to any one of the preceding items 1 and 7, which performs the second transition control when it is determined that it is not reduced.
(9) the first task and the second task is performed at the core of the second multi-core CPU, the task transition control means can perform both the first transition control and the second transition control Whether the power consumption priority mode or the processing time priority mode is determined. If the power consumption priority mode is selected, the first transition control is performed. If the processing time priority mode is selected, the second transition control is performed. 9. The image forming apparatus according to any one of 1 and 8 above.
(10) A first multi-core CPU having a plurality of cores, mounted on the same chip as the first multi-core CPU, and having a plurality of cores, and consumes more power than the first multi-core CPU. to reduce the processing performance and relatively low second multi-core CPU, an image forming apparatus having a, based on the operating system, transition tasks between the first multi-core CPU and said second multi-core CPU and task transition control step of performing control to, based on the operating system, and load monitoring method comprising: monitoring the load of each core task in the first multi-core CPU the second multi-core CPU, it is monitored by the load monitoring step Based on the load and the preset threshold, the task of one core is assigned to the other The task transition determination step for determining whether or not to shift to the core of the multi-core CPU, and the task transition determination step determines that the task is to be transferred to the core of the other multi-core CPU. A task synchronization relationship determining step for determining whether or not the task is synchronized with a second task operating on another core in the same multi-core CPU, and the task synchronization relationship determining step shifts When it is determined that the target first task is in a synchronous relationship with the second task, the task migration control step includes a third task operating on the same core as the first task. or carrying out the first transition control to shift the tasks or second transition system for shifting both said first task a second task Task control method in an image forming apparatus which comprises carrying out the.
(11) A first multi-core CPU having a plurality of cores, mounted on the same chip as the first multi-core CPU, and having a plurality of cores, and consumes more power than the first multi-core CPU. the CPU of the image forming apparatus including the manner small performance relatively low second multi-core CPU, and based on the operating system, the task between said first multi-core CPU the second multi-core CPU and task transition control step for controlling to shift the on the basis of the operating system, and load monitoring step of monitoring the load of each core task in said first multi-core CPU second multi-core CPU, by the load monitoring step Any core task based on monitored load and preset threshold The task transition determination step for determining whether or not to shift to the core of the other multi-core CPU and the task shift determination step are determined to be transferred to the core of the other multi-core CPU. A task synchronization relationship determining step for determining whether or not the first task is synchronized with a second task operating on another core in the same multi-core CPU, and the task synchronization relationship determining step When it is determined that the first task to be migrated is in a synchronous relationship with the second task, the task migration control step includes the first task operating on the same core as the first task. first either by carrying out the transition control to shift the 3 tasks or shifts both the said first task a second task Task control program for implementing the second migration control.

前項(1)に記載の発明によれば、タスクを他方のマルチコアCPUのコアへ移行させると判定された場合に、移行対象となった第1のタスクが同一のマルチコアCPUにおける別のコアで動作している第2のタスクと同期関係にあるかどうかが判定され、同期関係にあると判定された場合、第1のタスクと同一のコアで動作している第3のタスクを移行させる第1の移行制御か、または第1のタスクと第2のタスクの両方を移行させる第2の移行制御が実施される。従って、第1の移行制御が実施される場合は、同期関係にある第1のタスクと第2のタスクは同一のマルチCPUにおけるコアにより実施されると共に、第3のコアの移行により第1のタスクを実施するコアの負荷は軽減され、コアの能力に差は生じないから、第1のタスクと第2のタスクの間の処理時間の差を解消でき、同期待ちを解消できる。   According to the invention described in (1) above, when it is determined that the task is to be transferred to the core of the other multi-core CPU, the first task to be transferred operates on another core in the same multi-core CPU. It is determined whether or not the second task is in a synchronous relationship, and if it is determined that the second task is in a synchronous relationship, the first task is transferred to the third task operating on the same core as the first task. Or a second transition control that shifts both the first task and the second task. Therefore, when the first transition control is performed, the first task and the second task that are in a synchronous relationship are performed by the core in the same multi-CPU, and the first core is shifted by the third core. Since the load on the core executing the task is reduced and there is no difference in the core capabilities, the difference in processing time between the first task and the second task can be eliminated, and the synchronization wait can be eliminated.

一方、第2の移行制御が実施される場合は、同期関係にある第1のタスクと第2のタスクの両方が他方のマルチコアCPUのコアに移行されるから、第1のタスクと第2のタスクの間の処理時間の差をやはり解消でき、同期待ちを解消できる。   On the other hand, when the second transition control is performed, since both the first task and the second task that are in a synchronous relationship are transferred to the core of the other multi-core CPU, the first task and the second task The difference in processing time between tasks can also be eliminated, and synchronization waiting can be eliminated.

前項(2)に記載の発明によれば、RIP処理タスクを2つに分けて同期させる場合に、同期待ちを解消できる。   According to the invention described in the preceding item (2), when the RIP processing task is divided into two and synchronized, the waiting for synchronization can be eliminated.

前項(3)に記載の発明によれば、処理単位のデータの前半部分のRIP処理と後半部分のRIP処理を別のコアで同期させて実施する場合に、同期待ちを解消できる。   According to the invention described in item (3) above, when the RIP process for the first half of the data in the processing unit and the RIP process for the second half are performed in synchronization with different cores, the synchronization wait can be eliminated.

前項(4)に記載の発明によれば、第1のRIP処理と第2のRIP処理の完了の同期をとり、それぞれの処理結果を結合した画像データを次処理へと転送する場合に、同期待ちを解消できる。   According to the invention described in the preceding item (4), when the completion of the first RIP process and the second RIP process is synchronized, and the image data obtained by combining the respective process results is transferred to the next process, the synchronization is performed. You can eliminate the wait.

前項(5)に記載の発明によれば、画像変換処理タスクを2つに分けて同期させる場合に、同期待ちを解消できる。   According to the invention described in item (5), when the image conversion processing task is divided into two and synchronized, the waiting for synchronization can be eliminated.

前項(6)に記載の発明によれば、処理単位の画像データの半分の画像変換処理と他の半分の画像変換処理を別のコアで同期させて実施する場合に、同期待ちを解消できる。   According to the invention described in the preceding item (6), when the image conversion process of half of the image data of the processing unit and the image conversion process of the other half are performed in synchronization with different cores, the synchronization waiting can be eliminated.

前項(7)に記載の発明によれば、第1の画像変換処理と第2の画像変換処理の完了の同期をとり、それぞれの処理結果を結合した画像データをデータ格納領域へと転送する場合に、同期待ちを解消できる。   According to the invention described in (7) above, when the completion of the first image conversion process and the second image conversion process is synchronized, and the image data obtained by combining the respective process results is transferred to the data storage area In addition, the synchronization wait can be eliminated.

前項(8)に記載の発明によれば、第1のタスクが該第1のタスクが実施されるコアにおいて支配的であり、第3のタスクを第1のマルチコアCPUに移行させた場合でも、コアの負荷が軽減されないと判断した場合は、第1のタスクと第2のタスクの両方を第1のマルチコアCPUに移行させる第2の移行制御が実施されるから、同期待ちを確実に解消できる。   According to the invention described in (8) above, even when the first task is dominant in the core in which the first task is executed and the third task is shifted to the first multi-core CPU, When it is determined that the load on the core is not reduced, since the second transition control for shifting both the first task and the second task to the first multi-core CPU is performed, the synchronization wait can be reliably eliminated. .

前項(9)に記載の発明によれば、消費電力優先モードか処理時間優先モードかが判断され、消費電力優先モードの場合は第1の移行制御が実施されて第3のタスクのみが第1のマルチCPUに移行されるから、消費電力を抑制しつつ同期待ちの時間を短縮することができる。一方、処理時間優先モードの場合は第2の移行制御が実施されて第1のタスクと第2のタスクの両方が第1のマルチコアCPUに移行されるから、処理時間を短縮しつつ同期待ちを解消できる。   According to the invention described in the preceding item (9), it is determined whether the power consumption priority mode or the processing time priority mode. In the power consumption priority mode, the first transition control is performed and only the third task is the first. Therefore, the synchronization waiting time can be shortened while suppressing power consumption. On the other hand, in the processing time priority mode, the second transition control is performed, and both the first task and the second task are transferred to the first multi-core CPU. Can be resolved.

前項(10)に記載の発明によれば、第1の移行制御または第2の移行制御が実施されるから、同期待ちを解消できる。   According to the invention described in the preceding item (10), since the first transition control or the second transition control is performed, the waiting for synchronization can be eliminated.

前項(11)に記載の発明によれば、第1の移行制御または第2の移行制御により、同期待ちを解消できる処理を、画像形成装置のCPUに実行させることができる。   According to the invention described in the preceding item (11), the CPU of the image forming apparatus can be caused to execute a process capable of eliminating the waiting for synchronization by the first transition control or the second transition control.

この発明の一実施形態に係る画像形成装置1の構成を示すブロック図である。1 is a block diagram illustrating a configuration of an image forming apparatus 1 according to an embodiment of the present invention. (A)〜(C)はCPUの構成と基本動作を説明するための図である。(A)-(C) is a figure for demonstrating the structure and basic operation | movement of CPU. (A)及び(B)は同期待ちが発生する状況を説明するための図である。(A) And (B) is a figure for demonstrating the condition where waiting for a synchronization generate | occur | produces. 同期待ちを解消するための処理についての説明図である。It is explanatory drawing about the process for canceling | requiring a synchronization wait. 同期待ちを解消するための他の処理を説明するための図である。It is a figure for demonstrating the other process for canceling | requiring a synchronization wait. CPUの機能ブロック図である。It is a functional block diagram of CPU. タスクの移行制御処理を示すフローチャートである。It is a flowchart which shows the transfer control process of a task. 図7のステップS04のタスク移行判定処理の内容を示すフローチャートである。It is a flowchart which shows the content of the task transfer determination process of step S04 of FIG.

以下、この発明の実施形態を図面に基づいて説明する。   Embodiments of the present invention will be described below with reference to the drawings.

図1はこの発明の一実施形態に係る画像形成装置1の構成を示すブロック図である。この実施形態では、画像形成装置1として、前述した多機能デジタル複合機であるMFPが用いられている。以下、画像形成装置をMFPともいう。   FIG. 1 is a block diagram showing a configuration of an image forming apparatus 1 according to an embodiment of the present invention. In this embodiment, as the image forming apparatus 1, the MFP that is the above-described multifunction digital multi-function peripheral is used. Hereinafter, the image forming apparatus is also referred to as an MFP.

画像形成装置1は、ROM12、RAM13、スキャナ部14、記憶部15、プリンタ部16、操作パネル17、ネットワークインターフェース(ネットワークI/F)18、USBインターフェース(USBI/F)19及び画像処理ASIC20等を備え、これらはバスを介してCPU11に接続されている。   The image forming apparatus 1 includes a ROM 12, a RAM 13, a scanner unit 14, a storage unit 15, a printer unit 16, an operation panel 17, a network interface (network I / F) 18, a USB interface (USB I / F) 19, an image processing ASIC 20, and the like. These are connected to the CPU 11 via a bus.

前記CPU11は、画像形成装置1の全体を統括制御し、コピー機能、プリンタ機能、スキャン機能、ファクシミリ機能等の基本機能を使用可能に制御する。CPU11は、OS(オペーレーティングシステム)を実行することにより機能的に構成されるタスク移行制御部111及び負荷監視部112と、アプリケーション(MFPアプリ)を実行することにより機能的に構成されるタスク移行判定部113及びタスク同期関係判定部114を備えている。これらについては後述する。   The CPU 11 controls the entire image forming apparatus 1 and controls basic functions such as a copy function, a printer function, a scan function, and a facsimile function. The CPU 11 includes a task migration control unit 111 and a load monitoring unit 112 that are functionally configured by executing an OS (operating system), and tasks that are functionally configured by executing an application (MFP application). A migration determination unit 113 and a task synchronization relationship determination unit 114 are provided. These will be described later.

ROM12はCPU11の動作プログラム等を格納するメモリである。   The ROM 12 is a memory for storing an operation program of the CPU 11 and the like.

RAM13は、CPU11が動作プログラムに基づいて動作する際の作業領域を提供するメモリである。   The RAM 13 is a memory that provides a work area when the CPU 11 operates based on an operation program.

スキャナ部14は、原稿台(図示せず)に置かれた原稿の画像を読み取り、画像データを出力する読み取り手段である。   The scanner unit 14 is a reading unit that reads an image of a document placed on a document table (not shown) and outputs image data.

記憶部15は、例えばハードディスクドライブ(HDD)などの不揮発性の記憶デバイスにより構成されており、OS、MFPアプリ、スキャナ部14でスキャンされた原稿の画像データ等が記憶されている。   The storage unit 15 is configured by a non-volatile storage device such as a hard disk drive (HDD), and stores an OS, an MFP application, image data of a document scanned by the scanner unit 14, and the like.

プリンタ部16は、スキャナ部14でスキャンされた原稿の画像データや外部からのプリントデータ等を、指示されたモードに従って印刷するものである。   The printer unit 16 prints image data of a document scanned by the scanner unit 14 and external print data in accordance with an instructed mode.

操作パネル17は、各種入力操作等のために使用されるものであり、メッセージや操作画面等を表示するタッチパネル式液晶等からなる表示部171と、テンキー、スタートキー、ストップキー等を備えた操作部172を備えている。   The operation panel 17 is used for various input operations and the like, and is provided with a display unit 171 composed of a touch panel type liquid crystal or the like for displaying a message or an operation screen, and an operation provided with a numeric keypad, a start key, a stop key, and the like. A portion 172 is provided.

ネットワークI/F18は、ネットワーク上の他の画像形成装置や、その他の外部機器例えばユーザー端末等との間での通信を制御することにより、データの送受信を行うものである。   The network I / F 18 transmits and receives data by controlling communication with other image forming apparatuses on the network and other external devices such as user terminals.

USBI/F19は、USBメモリ(図示せず)を接続するための接続部であり、画像処理ASIC(Application Specific Integrated Circuit)20は画像処理を行う回路である。   The USB I / F 19 is a connection unit for connecting a USB memory (not shown), and the image processing ASIC (Application Specific Integrated Circuit) 20 is a circuit that performs image processing.

CPU11は、図2(A)に示すように、第1のマルチコアCPU(bigクラスタともいう)115と第2のマルチコアCPU(LITTLEクラスタともいう)116が、SoCと称されるように一つの半導体チップに実装されてなる。第1のマルチコアCPU115は消費電力は大きいが処理能力が高いCPUであり、第2のマルチコアCPU116は消費電力は第1のCPU115よりも相対的に小さいが処理能力が相対的に低いCPUである。   As shown in FIG. 2A, the CPU 11 includes a first multi-core CPU (also referred to as a big cluster) 115 and a second multi-core CPU (also referred to as a LITTLE cluster) 116 as one SoC. It is mounted on the chip. The first multi-core CPU 115 is a CPU with high power consumption but high processing capability, and the second multi-core CPU 116 is a CPU with low power consumption but relatively low power consumption compared to the first CPU 115.

また、第1のマルチコアCPU115は4個のコア(bigコアともいう)115a〜115dを備えており、第2のマルチコアCPU116は、第1のマルチコアCPU115の各コア115a〜115dと対になった4個のコア(LITTLEコアともいう)116a〜116dを備えている。この実施形態では、各マルチコアCPU115、116の全てのコアがONとなるマルチプロセッシングモデルが適用され、特に、OSのスケジューラーが負荷に応じて第1のマルチコアCPU115及び第2のマルチコアCPU116の全てのコアを対象としてタスクを振り分ける前述のGTSが適用される。   The first multi-core CPU 115 includes four cores (also referred to as big cores) 115a to 115d, and the second multi-core CPU 116 is paired with each core 115a to 115d of the first multi-core CPU 115. Each core (also referred to as a LITTLE core) 116a to 116d. In this embodiment, a multi-processing model in which all the cores of the multi-core CPUs 115 and 116 are turned on is applied. In particular, the OS scheduler has all the cores of the first multi-core CPU 115 and the second multi-core CPU 116 depending on the load. The above-mentioned GTS for distributing tasks to the target is applied.

マルチプロセッシングモデルでは、OSから見えるコアは図2(A)に示すように8個である。また、この実施形態では、各タスクの割り当てはまず、処理性能は低いが消費電力の小さい第2のマルチコアCPU116のコア116a〜116dに対して行われ、例えば第2のマルチコアCPU116のコア116aの負荷が、予め設定されている閾値に達すると、OSに基づいて、コア116aで動作するタスクの一部または全部が第1のマルチコアCPU115のコア115a等に移行するようになっている。   In the multiprocessing model, the number of cores visible from the OS is eight as shown in FIG. In this embodiment, each task is first assigned to the cores 116a to 116d of the second multi-core CPU 116 with low processing performance but low power consumption. For example, the load on the core 116a of the second multi-core CPU 116 However, when a preset threshold value is reached, some or all of the tasks operating on the core 116a are transferred to the core 115a of the first multi-core CPU 115 or the like based on the OS.

図2(A)は、複数のタスクが第2のマルチコアCPU116のコア116a〜116dに割り当てられた様子を示している。コア116aにはプリント制御タスク(「プリント」と記している)が割り当てられ、コア116bにはスキャン制御タスク(「スキャン」と記している)が割り当てられ、コア116dには割込み処理タスク(「割込み」と記している)が割り当てられている。   FIG. 2A shows a state in which a plurality of tasks are assigned to the cores 116 a to 116 d of the second multi-core CPU 116. The core 116a is assigned a print control task (denoted “print”), the core 116b is assigned a scan control task (denoted “scan”), and the core 116d is assigned an interrupt processing task (“interrupt”). ") Is assigned.

また、タスクの中には処理速度の確保等を目的として、同一のタスクであっても複数のコアで起動し、一定の間隔で同期を取りながら処理を実施するタスク構成が採られる場合がある。この実施形態では、ページ記述言語であるPostScriptで記述されたデータを、印刷や表示が可能なビットマップデータに展開するRIP処理タスクについては、コア116aとコア116bにまたがってタスクが割り当てられている。具体的にはコア116aに第1のRIP処理タスク(RIP処理タスク1)、コア116bに第2のRIP処理タスク(RIP処理タスク2)というタスクを生成し、処理単位である2つのバンドデータの前半部分をコア116aのRIP処理タスク1が、後半部分をコア116bのRIP処理タスク2がそれぞれ別々に処理を行うとともに、RIP処理タスク1によるRIP処理1とRIP処理タスク2によるRIP処理2の完了の同期をとり、上位モジュールがいずれの処理も完了と判断したら、それぞれの処理結果を結合したデータを次処理へと転送し、次のバンドデータのRIP処理を行う。   Also, some tasks may be configured to start with multiple cores even if the task is the same, and perform processing while synchronizing at regular intervals, for the purpose of ensuring processing speed. . In this embodiment, for RIP processing tasks for expanding data described in PostScript, which is a page description language, into bitmap data that can be printed and displayed, tasks are assigned across the cores 116a and 116b. . Specifically, a task called a first RIP processing task (RIP processing task 1) is generated in the core 116a, and a second RIP processing task (RIP processing task 2) is generated in the core 116b. The RIP processing task 1 of the core 116a and the RIP processing task 2 of the core 116b separately process the first half and the RIP processing 1 by the RIP processing task 1 and the RIP processing 2 by the RIP processing task 2, respectively. When the upper module determines that all the processes are completed, the data obtained by combining the processing results is transferred to the next process, and the RIP process for the next band data is performed.

さらにこの実施形態では、スキャンされた画像データをPDFやJPEG等の他のフォーマットに変換する画像変換処理タスクについても、コア116cとコア116dにまたがってタスクが割り当てられている。具体的にはコア116cに第1の画像変換処理タスク(画像変換処理タスク1)、コア116dに第2の画像変換処理タスク(画像変換処理タスク2)というタスクを生成し、処理単位の画像データの半分をコア116cの画像変換処理タスク1が、他の半分をコア116dの画像変換処理タスク2がそれぞれ別々に処理を行うとともに、画像変換処理タスク1による画像変換処理1と画像変換処理タスク2による画像変換処理2の完了の同期をとり、上位モジュールがいずれの処理も完了と判断したら、それぞれの処理結果を結合した画像データをデータ格納領域である記憶部15等へ格納し、次の画像データの画像変換処理を行う。   Furthermore, in this embodiment, an image conversion processing task for converting scanned image data into another format such as PDF or JPEG is also assigned across the cores 116c and 116d. Specifically, a task called a first image conversion processing task (image conversion processing task 1) is generated in the core 116c, and a second image conversion processing task (image conversion processing task 2) is generated in the core 116d. The image conversion processing task 1 of the core 116c and the image conversion processing task 2 of the core 116d separately process the other half, and the image conversion processing task 1 and the image conversion processing task 2 are performed separately. When the upper module determines that all the processes are completed, the image data obtained by combining the respective processing results is stored in the storage unit 15 or the like, which is a data storage area, and the next image is processed. Perform image conversion processing of data.

図2(A)において、RIP処理タスク1はプリント制御タスクとコア116aを共有し、RIP処理タスク2はスキャン制御タスクとコア116bを共有している。スキャンジョブが投入されているときは、図2(A)に示すように、スキャン制御タスク、画像変換処理タスク1及び2は動作するが、RIP処理タスク1及び2とプリントス制御タスクは動作していない。なお、図2では動作しているタスクにハッチングを付している。   In FIG. 2A, the RIP processing task 1 shares the print control task and the core 116a, and the RIP processing task 2 shares the scan control task and the core 116b. When a scan job is input, as shown in FIG. 2A, the scan control task and image conversion processing tasks 1 and 2 operate, but the RIP processing tasks 1 and 2 and the print control task operate. Not. In FIG. 2, the task that is operating is hatched.

パーソナルコンピュータ等からのプリントジョブ(PCプリントジョブ)の投入時は、図2(B)に示すように、RIP処理タスク1及び2とプリント制御タスクは動作するが、スキャン制御タスクは動作しないため処理負荷としてはコア116a側が高くなる。   When a print job (PC print job) is input from a personal computer or the like, the RIP processing tasks 1 and 2 and the print control task operate as shown in FIG. 2B, but the scan control task does not operate. As a load, the core 116a side becomes high.

この状況が続くと、コア116aとコア116bでの処理進捗に差が生じ、双方のコアでの処理が完了し処理結果を結合して次処理に転送し次バンドの処理へ移る際に、同期待ちが生じることになる。   If this situation continues, there will be a difference in the processing progress between the core 116a and the core 116b, the processing in both cores will be completed, the processing results will be combined, transferred to the next processing, and transferred to the next band processing. There will be a wait.

この状況を図3で説明する。図3(A)に示すように、第2のマルチコアCPU116におけるコア116aでは、処理単位である2つのバンドデータのうちの前半部分のバンドデータであるR111、R112及びR113が、RIP処理タスク1によりRIP処理される。しかし、プリント制御タスクによるデータP11に対するプリント処理がデータR111とR112のRIP処理の間に行われ、プリント制御タスクによるデータP12に対するプリント処理がデータR112とR113のRIP処理の間に行われる。   This situation will be described with reference to FIG. As shown in FIG. 3A, in the core 116a of the second multi-core CPU 116, R111, R112, and R113, which are band data of the first half of two band data as processing units, are processed by the RIP processing task 1. RIP processed. However, the print process for the data P11 by the print control task is performed between the RIP processes of the data R111 and R112, and the print process for the data P12 by the print control task is performed between the RIP processes of the data R112 and R113.

一方、コア116bでは、後半部分のバンドデータであるR21のRIP処理が行われるが、コア116bで動作するのはRIP処理タスク2のみであるため連続して処理が行われ、コア116bでのRIP処理がコア116aでのRIP処理よりも早く終了する。   On the other hand, in the core 116b, the RIP processing of R21 which is band data of the latter half is performed, but since only the RIP processing task 2 operates in the core 116b, the processing is continuously performed, and the RIP in the core 116b is performed. The process ends earlier than the RIP process in the core 116a.

そして、コア116aでのRIP処理の完了のタイミングT1に同期して、両コアでRIP処理されたデータを結合し次の処理に転送する。そして、コア116aでのRIP処理の完了後に、コア116aでは次のバンドデータ(R121、R122及びR123)に対するRIP処理が開始され、コア116bでは次のバンドデータ(R22)に対するRIP処理が開始される。   Then, in synchronization with the timing T1 of completion of the RIP process in the core 116a, the data subjected to the RIP process in both cores is combined and transferred to the next process. After completion of the RIP process in the core 116a, the core 116a starts the RIP process for the next band data (R121, R122, and R123), and the core 116b starts the RIP process for the next band data (R22). .

このように、コア116bでのRIP処理の完了よりも、コア116aでのRIP処理処理の完了の方が遅いから、コア116bでのRIP処理の完了からコア116aでのRIP処理処理の完了タイミングT1まで、時間S1の同期待ちが発生する。同様に、次のバンドデータの処理についても同期待ちが発生し、バンドデータをRIP処理する毎に同期待ちが発生する。   Thus, since the completion of the RIP processing in the core 116a is later than the completion of the RIP processing in the core 116b, the completion timing T1 of the RIP processing in the core 116a after the completion of the RIP processing in the core 116b. Until this time, the synchronization wait of time S1 occurs. Similarly, in the next band data processing, a synchronization wait occurs, and a synchronization wait occurs every time the band data is RIP processed.

各コアのタスクによる負荷は監視されており、コア116aのタスクによる負荷が予め設定された閾値に達したことが判定された場合は、GTS制御により、コア116aのタスクの一部または全部が第1のマルチコアCPU115のコアに移行される。   The load due to the task of each core is monitored, and if it is determined that the load due to the task of the core 116a has reached a preset threshold value, a part or all of the tasks of the core 116a are controlled by GTS control. 1 is transferred to the core of the multi-core CPU 115.

ここで、従来のGTS制御により、コア116aのRIP処理タスク1が、図3(B)に示すように、データR112の処理完了のタイミングT2で第1のマルチコアCPU115のコア115aに移行されたとする。第1のマルチコアCPU115のコア115aでは、残りのデータR113のRIP処理1をタイミングT3で完了する。一方、第2のマルチコアCPU116のコア116bでのRIP処理2は既に完了しており、第1のマルチコアCPU15のコア115aでデータR113のRIP処理が完了するまで、時間S3の同期待ちが生じる。しかし、この同期待ちの時間S3は、タスク移行前の待ち時間S1よりも短縮される。そして、コア115aでのRIP処理の完了に同期して、コア116bでRIP処理されたデータとコア115aでRIP処理されたデータが結合されて、次の処理に転送される。   Here, it is assumed that the RIP processing task 1 of the core 116a is transferred to the core 115a of the first multi-core CPU 115 at the timing T2 when the processing of the data R112 is completed as shown in FIG. 3B by the conventional GTS control. . In the core 115a of the first multi-core CPU 115, the RIP processing 1 of the remaining data R113 is completed at timing T3. On the other hand, the RIP process 2 in the core 116b of the second multi-core CPU 116 has already been completed, and the synchronization wait of time S3 occurs until the RIP process of the data R113 is completed in the core 115a of the first multi-core CPU 15. However, the synchronization waiting time S3 is shorter than the waiting time S1 before task transition. In synchronization with the completion of the RIP processing in the core 115a, the data RIP processed in the core 116b and the data RIP processed in the core 115a are combined and transferred to the next processing.

データR113に対するRIP処理の完了後、次の各バンドデータについて、第1のマルチコアCPU115のコア115aでRIP処理1が、第2のマルチコアCPU116のコア116bでRIP処理2がそれぞれ実施される。第1のマルチコアCPU115は第2のマルチコアCPU116よりも処理性能が優れているから、第2のマルチコアCPU116のコア116bでのRIP処理の完了よりも前に、第1のマルチコアCPU115のコア115aでのRIP処理が早く完了し、コア116bでの処理完了のタイミングT4までに、時間S4の動機待ちが発生する。さらに次のバンドデータについても同様に同期待ちが発生し、バンドデータをRIP処理する毎に同期待ちが発生する。   After completion of the RIP processing for the data R113, RIP processing 1 is performed by the core 115a of the first multi-core CPU 115 and RIP processing 2 is performed by the core 116b of the second multi-core CPU 116 for each of the next band data. Since the first multi-core CPU 115 is superior in processing performance to the second multi-core CPU 116, before the completion of the RIP processing in the core 116b of the second multi-core CPU 116, the first multi-core CPU 115 in the core 115a of the first multi-core CPU 115 The RIP process is completed early, and a motivation wait of time S4 occurs until the process completion timing T4 in the core 116b. Furthermore, the next band data is similarly subjected to the synchronization wait, and the synchronization wait occurs every time the band data is RIP processed.

つまり、第2のマルチコアCPU116のコア116aにおけるRIP処理タスク1を、第1のマルチコアCPU115のコア115aに移行したとしても、やはり同期待ちが発生することになり、RIP処理タスク1とRIP処理タスク2間で発生する同期待ちを解消することはできない。   That is, even if the RIP processing task 1 in the core 116a of the second multi-core CPU 116 is transferred to the core 115a of the first multi-core CPU 115, a synchronization wait still occurs, and the RIP processing task 1 and the RIP processing task 2 It is not possible to eliminate the synchronization wait that occurs between the two.

そこで、この実施形態では、移行対象である第2のマルチコアCPU116におけるコア116aのRIP処理タスク1を、第1のマルチコアCPU115におけるコア115aに移行する際に、RIP処理タスク1と、第2のマルチコアCPU116の他のコアで動作しているタスクが同期関係にあるかどうかを判定する。この実施形態では、他のコア116bで動作しているRIP処理タスク2がRIP処理タスク1と同期関係にある。   Therefore, in this embodiment, when the RIP processing task 1 of the core 116a in the second multi-core CPU 116 to be transferred is transferred to the core 115a in the first multi-core CPU 115, the RIP processing task 1 and the second multi-core It is determined whether tasks operating in other cores of the CPU 116 are in a synchronous relationship. In this embodiment, the RIP processing task 2 operating in the other core 116 b is in a synchronous relationship with the RIP processing task 1.

そこで、同期関係にある場合は、RIP処理タスク1と同一のコア116aで動作している他のタスクであるプリント制御タスクを、図2(C)に示すように、第1のマルチコアCPU115のコア115aに移行する。   Therefore, if there is a synchronous relationship, the print control task, which is another task operating on the same core 116a as the RIP processing task 1, is transferred to the core of the first multi-core CPU 115 as shown in FIG. The process proceeds to 115a.

プリント制御タスクを第1のマルチコアCPU115のコア115aに移行したときの処理の様子を図4(B)に示す。なお、図4(A)は移行前の状態であり、図3(A)と同じ状態を示している。   FIG. 4B shows the processing when the print control task is transferred to the core 115a of the first multi-core CPU 115. Note that FIG. 4A shows a state before the transition, and shows the same state as FIG.

図4(B)に示すように、第2のマルチコアCPU116におけるコア116aでのデータR112のRIP処理完了のタイミングT2で、プリント制御タスクが第1のマルチコアCPU115のコア115aに移行されたとする。コア116aでは、データR112の処理後直ちに残りのデータR113のRIP処理を実行し、タイミングT5で完了する。一方、第2のマルチコアCPU116のコア116bのRIP処理は既に完了しており、コア116aでのデータR113のRIP処理が完了するまで、時間S5の同期待ちが生じる。しかし、この同期待ちの時間S5は、タスク移行前の同期待ちの時間S1よりも短縮される。そして、コア116aでのRIP処理の完了に同期して、コア116bでRIP処理されたバンドデータとコア116aでRIP処理されたバンドデータが結合されて、次の処理に転送される。   As shown in FIG. 4B, it is assumed that the print control task is transferred to the core 115a of the first multicore CPU 115 at the timing T2 when the RIP processing of the data R112 in the core 116a in the second multicore CPU 116 is completed. The core 116a executes RIP processing of the remaining data R113 immediately after processing of the data R112, and is completed at timing T5. On the other hand, the RIP processing of the core 116b of the second multi-core CPU 116 has already been completed, and a synchronization wait of time S5 occurs until the RIP processing of the data R113 in the core 116a is completed. However, the synchronization waiting time S5 is shorter than the synchronization waiting time S1 before task transfer. In synchronization with the completion of the RIP process in the core 116a, the band data subjected to the RIP process in the core 116b and the band data subjected to the RIP process in the core 116a are combined and transferred to the next process.

データR113の処理完了後、次の各バンドデータについて、第2のマルチコアCPU116のコア116aとコア116bで、それぞれRIP処理が行われる。コア116bで動作していたプリント制御タスクは、第1のマルチコアCPU115のコア115aに移行したので、コア116a及び116bで動作しているタスクは、それぞれRIP処理タスク1とRIP処理タスク2のみとなる。このため、各タスクによるRIP処理はタイミングT6でほぼ同時に完了し、同期待ちが解消される。次のバンドデータ及びそれ以降のバンドデータについても同様に同期待ちは発生しない。   After the processing of the data R113 is completed, RIP processing is performed on the next band data by the core 116a and the core 116b of the second multi-core CPU 116, respectively. Since the print control task operating in the core 116b has shifted to the core 115a of the first multi-core CPU 115, the tasks operating in the cores 116a and 116b are only the RIP processing task 1 and the RIP processing task 2, respectively. . For this reason, the RIP process by each task is completed almost simultaneously at the timing T6, and the waiting for synchronization is eliminated. Similarly, no synchronization wait occurs for the next band data and subsequent band data.

このように、RIP処理タスク1と同一コア116aで動作するプリント制御タスクを、第1のマルチコアCPU115のコア115aに移行させることで、RIP処理タスク1とRIP処理タスク2の間の処理時間の差つまり同期待ちをほぼ解消することができ、処理効率が向上する。   In this way, the print control task operating on the same core 116a as the RIP processing task 1 is transferred to the core 115a of the first multi-core CPU 115, so that the processing time difference between the RIP processing task 1 and the RIP processing task 2 is increased. That is, the synchronization waiting can be almost eliminated, and the processing efficiency is improved.

なお、コア116aにRIP処理タスク1とプリント制御タスクの他に、他のコアで動作するタスクと同期関係のない単一タスクが動作している場合は、そのタスクとプリント制御タスクの両方あるいは何れか一方を第1のマルチコアCPU115のコア115aに移行させれば良い。   In addition to the RIP processing task 1 and the print control task in the core 116a, when a single task that is not synchronized with a task operating in another core is operating, either or both of the task and the print control task. One of them may be transferred to the core 115a of the first multi-core CPU 115.

また、この実施形態では、他のコア116bで動作するRIP処理タスク2と同期関係にあるRIP処理タスク1を移行させることなく、RIP処理タスク1と同一のコア116aで動作するプリント制御タスクを移行させたが、図5に示すように、同期関係にあるタスクどうし、つまりRIP処理タスク1とRIP処理タスク2の両方を、第1のマルチコアCPU115の対応するタスクである115a及び115bに移行させても良い。こうすることにより、RIP処理タスク1とRIP処理タスク2の処理時間の差をやはり解消することができ、同期待ちをなくすことができる。   In this embodiment, the print control task that operates on the same core 116a as the RIP processing task 1 is transferred without transferring the RIP processing task 1 that is synchronized with the RIP processing task 2 that operates on the other core 116b. However, as shown in FIG. 5, the tasks in synchronization relation, that is, both the RIP processing task 1 and the RIP processing task 2 are moved to the corresponding tasks 115a and 115b of the first multi-core CPU 115. Also good. By doing so, the difference in processing time between the RIP processing task 1 and the RIP processing task 2 can be eliminated, and synchronization waiting can be eliminated.

なお、RIP処理タスク1とRIP処理タスク2の両方を、第1のマルチコアCPU115に移行させることは、RIP処理タスク1によるコア116aの負荷が他のプリント制御タスクよりも支配的であり、プリント制御タスクを第1のマルチコアCPU115に移行させた場合でも、コア116aの負荷が軽減されないと判断され場合において、特に有効である。RIP処理タスク1とRIP処理タスク2の両方を移行させることで、コア116aの負荷を確実に軽減できる。   Note that the transfer of both the RIP processing task 1 and the RIP processing task 2 to the first multi-core CPU 115 is because the load on the core 116a by the RIP processing task 1 is more dominant than the other print control tasks. Even when the task is transferred to the first multi-core CPU 115, it is particularly effective when it is determined that the load on the core 116a is not reduced. By migrating both the RIP processing task 1 and the RIP processing task 2, the load on the core 116a can be reliably reduced.

また、RIP処理タスク1及びRIP処理タスク2と、プリント制御タスクを比較した場合、RIP処理タスク1とRIP処理タスク2の方がプリント制御タスクよりも負荷が大きく、処理に時間がかかる。一方、前述したように、第1のマルチコアCPU115は消費電力は大きいが処理能力が高く、第2のマルチコアCPU116の消費電力は第1のCPU115よりも相対的に小さいが処理能力が相対的に低い。   Further, when the RIP processing task 1 and RIP processing task 2 are compared with the print control task, the RIP processing task 1 and the RIP processing task 2 have a larger load than the print control task, and the processing takes time. On the other hand, as described above, the first multi-core CPU 115 has high power consumption but high processing capability, and the second multi-core CPU 116 has lower power consumption than the first CPU 115 but relatively low processing capability. .

そこで、画像形成装置1が消費電力優先モードか処理時間優先モードかを判断し、消費電力優先モードの場合はプリント制御タスクを第1のマルチコアCPU115へ移行し、処理時間優先モードの場合はRIP処理タスク1とRIP処理タスク2を第1のマルチコアCPU115へ移行するのが望ましい。画像形成装置1が消費電力優先モードであるか処理時間優先モードであるかは、ユーザー等の設定よって行われても良いし、画像形成装置1のシステム速度から判断し、低速機の場合は消費電力優先モード、高速機の場合は処理時間優先モードと判断しても良い。   Therefore, it is determined whether the image forming apparatus 1 is in the power consumption priority mode or the processing time priority mode. If the image forming apparatus 1 is in the power consumption priority mode, the print control task is transferred to the first multi-core CPU 115. It is desirable to transfer task 1 and RIP processing task 2 to the first multi-core CPU 115. Whether the image forming apparatus 1 is in the power consumption priority mode or the processing time priority mode may be determined by a user setting or the like, based on the system speed of the image forming apparatus 1 and in the case of a low-speed machine. In the case of the power priority mode and the high-speed machine, the processing time priority mode may be determined.

図6にCPU11の機能ブロック図を示す。前述したように、CPU11はOSを実行することにより機能的に構成されるタスク移行制御部111及び負荷監視部112と、MFPアプリを実行することにより機能的に構成されるタスク移行判定部113及びタスク同期関係判定部114を備えている。   FIG. 6 shows a functional block diagram of the CPU 11. As described above, the CPU 11 has a task transition control unit 111 and a load monitoring unit 112 that are functionally configured by executing the OS, a task transition determination unit 113 that is functionally configured by executing the MFP application, and A task synchronization relationship determination unit 114 is provided.

タスク移行制御部111は、タスク移行判定部113によりタスクを他方のマルチコアCPUのコアへ移行させると判定された場合の移行制御を行う。特にこの実施形態では、タスク同期関係判定部114による判定結果に応じて、プリント制御タスクを移行させる第1の移行制御を実施するか、またはRIP処理タスク1及びRIP処理タスク2の両方を移行させる第2の移行制御を実施する。   The task migration control unit 111 performs migration control when the task migration determination unit 113 determines that the task is migrated to the core of the other multi-core CPU. In particular, in this embodiment, the first transition control for shifting the print control task is performed or both of the RIP processing task 1 and the RIP processing task 2 are shifted according to the determination result by the task synchronization relationship determination unit 114. The second transition control is performed.

負荷監視部112は、第1のマルチコアCPU115と第2のマルチコアCPU116における各コアのタスクによる負荷を監視する。   The load monitoring unit 112 monitors the load caused by each core task in the first multi-core CPU 115 and the second multi-core CPU 116.

タスク移行判定部113は、負荷監視部112により監視されるコアの負荷と予め設定されている閾値とに基づいて、負荷が閾値に達したコアのタスクを他方のマルチコアCPUのコアへ移行させるかどうかを判定する。この実施形態でいえば、監視されるコア116aの負荷が予め設定されている閾値に達したときに、コア116aのタスクを第1のマルチコアCPU115に移行すると判定する。   Based on the core load monitored by the load monitoring unit 112 and a preset threshold value, the task migration determining unit 113 migrates the core task whose load has reached the threshold value to the core of the other multi-core CPU. Determine if. In this embodiment, it is determined that the task of the core 116a is transferred to the first multi-core CPU 115 when the load of the monitored core 116a reaches a preset threshold value.

タスク同期関係判定部114は、タスク移行判定部113により、タスクを他方のマルチコアCPUのコアへ移行させると判定された場合に、移行対象となった第1のタスク(この実施形態ではRIP処理タスク1)が同一のマルチコアCPU(この実施形態では第2のマルチコアCPU116)における別のコア(この実施形態ではコア116a以外のコア)で動作しているタスクと同期関係にあるかどうかを判定する。   The task synchronization relationship determination unit 114, when the task migration determination unit 113 determines that the task is to be migrated to the core of the other multi-core CPU, is the first task to be migrated (in this embodiment, the RIP processing task) It is determined whether 1) is synchronized with a task operating in another core (a core other than the core 116a in this embodiment) in the same multi-core CPU (in this embodiment, the second multi-core CPU 116).

そして、同期関係にあると判定された場合は、上述のように、プリント制御タスクを第1のマルチコアCPU115に移行させるか、または同期関係にあるRIP処理タスク1及びRIP処理タスク2の両方を移行させる。   If it is determined that they are in a synchronous relationship, the print control task is transferred to the first multi-core CPU 115 as described above, or both the RIP processing task 1 and the RIP processing task 2 that are in a synchronous relationship are transferred. Let

図7はタスクの移行制御処理を示すフローチャートである。この処理は、CPU11がOS及びMFPアプリに従って動作することにより実行される。   FIG. 7 is a flowchart showing task migration control processing. This process is executed by the CPU 11 operating according to the OS and the MFP application.

この実施形態で各タスクが第2のマルチコアCPU116のコアで動作するものとなされている。また、画像形成装置1は、移行対象となった第1のタスクが別コアで動作している第2のタスクと同期関係にあると判定された場合に、第1のタスクと同一のコアで動作している第3のタスクを移行させる第1の移行制御と、第1のタスクと第2のタスクの両方を移行させる第2の移行制御の両方を実施可能な機能を備えているものとする。   In this embodiment, each task operates on the core of the second multi-core CPU 116. In addition, when it is determined that the first task to be transferred is in a synchronous relationship with the second task operating on another core, the image forming apparatus 1 uses the same core as the first task. Having a function capable of performing both the first transition control for shifting the operating third task and the second transition control for shifting both the first task and the second task; To do.

ステップS01では、第2のマルチコアCPU116の各コアのタスクによる負荷を監視し、ステップS02で、コアの負荷が閾値に達したことにより移行対象タスクである第1のタスクが存在するかどうかを判断する。負荷が閾値に達せず移行対象タスクがなければ(ステップS02でNO)、ステップS01に戻る。移行対象タスクがあれば(ステップS02でYES)、ステップS03に進む。   In step S01, the load due to each core task of the second multi-core CPU 116 is monitored, and in step S02, it is determined whether or not the first task that is the migration target task exists when the core load reaches the threshold value. To do. If the load does not reach the threshold value and there is no migration target task (NO in step S02), the process returns to step S01. If there is a task to be migrated (YES in step S02), the process proceeds to step S03.

ステップS03では、第1のタスクは、第2のマルチコアCPU116の別のコアで動作する別タスクである第2のタスクと同期関係にあるかどうかを判定する。   In step S <b> 03, it is determined whether or not the first task is in a synchronous relationship with a second task that is another task that operates in another core of the second multi-core CPU 116.

同期関係にあれば(ステップS03でYES)、ステップS04で、タスク移行判定処理により、第1の移行制御を行うか第2の移行制御を行うかを判定する。   If there is a synchronization relationship (YES in step S03), it is determined in step S04 whether to perform the first transition control or the second transition control by the task transition determination process.

第1の移行制御を行う場合はステップS06に進み、第1のタスクと同一コア上で動作中の第3のタスクを第1のマルチコアCPU115の対応するコアに移行させたのち、ステップS01に戻る。第2の移行制御を行う場合はステップS07に進み、第1のタスク及びこの第1のタスクと同期関係にある第2のタスクの両方を、第1のマルチコアCPU115の対応するコアに移行させたのち、ステップS01に戻る。   When the first transition control is performed, the process proceeds to step S06, the third task operating on the same core as the first task is shifted to the corresponding core of the first multi-core CPU 115, and then the process returns to step S01. . When performing the second transition control, the process proceeds to step S07, and both the first task and the second task synchronized with the first task are migrated to the corresponding core of the first multi-core CPU 115. After that, the process returns to step S01.

ステップS03で、第1のタスクが第2のタスクと同期関係になければ(ステップS03でNO)、ステップS05で、OSによる通常の制御によりタスク移行制御を実施した後、ステップS01に戻る。   If the first task is not synchronized with the second task in step S03 (NO in step S03), task transition control is performed by normal control by the OS in step S05, and the process returns to step S01.

図8は、図7のステップS04のタスク移行判定処理の内容を示すフローチャートである。   FIG. 8 is a flowchart showing the contents of the task migration determination process in step S04 of FIG.

ステップS041では、第1のタスクが当該コア上で支配的であり、第3のタスクを移行させた場合でも、当該コアの負荷が軽減されないかどうかを判定する。支配的でなければ(ステップS041でNO)、ステップS042で、画像形成装置1は消費電力優先モードか処理時間優先モードかを判定する。消費電力優先モードの場合は第1の移行判定制御であるステップS06に進む。   In step S041, it is determined whether the load on the core is not reduced even when the first task is dominant on the core and the third task is transferred. If it is not dominant (NO in step S041), in step S042, the image forming apparatus 1 determines whether it is in the power consumption priority mode or the processing time priority mode. In the case of the power consumption priority mode, the process proceeds to step S06 as the first transition determination control.

ステップS041で、第1のタスクが当該コア上で支配的である場合(ステップS041でYES)、及びステップS042で画像形成装置1が処理時間優先モードである場合は、第2の移行判定制御であるステップS07に進む。   If the first task is dominant on the core in step S041 (YES in step S041), and if the image forming apparatus 1 is in the processing time priority mode in step S042, the second transition determination control is performed. Proceed to certain step S07.

以上、本発明の一実施形態を説明したが、本発明は上記実施形態に限定されることはない。   Although one embodiment of the present invention has been described above, the present invention is not limited to the above embodiment.

例えば、第2のマルチコアCPU116のコアで動作しているタスクによるコアの負荷が閾値に達したときに、タスクを第1のマルチコアCPU115に移行させる実施形態を説明したが、第1のマルチコアCPU115のコアで動作しているタスクによるコアの負荷が閾値まで低下したときに、タスクを第2のマルチコアCPU116に移行させる構成であっても良い。この場合も、同期関係にあるタスク以外のタスクを第2のマルチコアCPU116に移行させても良いし、同期関係にあるタスクどうしを移行させても良い。   For example, the embodiment has been described in which the task is transferred to the first multi-core CPU 115 when the load on the core by the task operating in the core of the second multi-core CPU 116 reaches a threshold value. A configuration may be adopted in which the task is transferred to the second multi-core CPU 116 when the load on the core due to the task operating in the core decreases to a threshold value. In this case as well, tasks other than tasks in a synchronous relationship may be transferred to the second multi-core CPU 116, or tasks in a synchronous relationship may be transferred.

また、画像形成装置1が、移行対象となった第1のタスクが別コアで動作している第2のタスクと同期関係にあると判定された場合に、第1のタスクと同一のコアで動作している第3のタスクを移行させる第1の移行制御と、第1のタスクと第2のタスクの両方を移行させる第2の移行制御の両方を実施可能な機能を備えているものとして説明したが、第1の移行制御か第2の移行制御の何れか一方のみを実施可能な画像形成装置であっても良い。   Further, when the image forming apparatus 1 determines that the first task to be transferred is in synchronization with the second task operating on another core, the image forming apparatus 1 uses the same core as the first task. It is assumed that it has a function capable of performing both the first transition control for shifting the operating third task and the second transition control for shifting both the first task and the second task. As described above, the image forming apparatus may perform only one of the first transition control and the second transition control.

また、同期関係にあるタスクがRIP処理タスクである場合について説明したが、同期関係にあるタスクが前述した画像変換処理タスクである場合においても、RIP処理タスクの場合と同様の制御を行うことができる。   Further, the case where the task having the synchronization relationship is the RIP processing task has been described. However, even when the task having the synchronization relationship is the image conversion processing task described above, the same control as in the case of the RIP processing task can be performed. it can.

1 画像形成装置
11 CPU
12 ROM
13 RAM
14 スキャナ部
15 記憶部
17 操作部
111 タスク移行制御部
112 負荷監視部
113 タスク移行判定部
114 タスク同期関係判定部
1 Image forming apparatus 11 CPU
12 ROM
13 RAM
DESCRIPTION OF SYMBOLS 14 Scanner part 15 Memory | storage part 17 Operation part 111 Task transfer control part 112 Load monitoring part 113 Task transfer determination part 114 Task synchronous relationship determination part

Claims (11)

複数のコアを有する第1のマルチコアCPUと、
前記第1のマルチコアCPUと同一のチップに実装されるとともに、複数のコアを有し、前記第1のマルチコアCPUよりも消費電力が相対的に小さく処理性能が相対的に低い第2のマルチコアCPUと、
オペレーティングシステムに基づき、前記第1のマルチコアCPUと前記第2のマルチコアCPUとの間でタスクを移行させる制御を行うタスク移行制御手段と、
オペレーティングシステムに基づき、前記第1のマルチコアCPUと前記第2のマルチコアCPUにおける各コアのタスクによる負荷を監視する負荷監視手段と、
前記負荷監視手段により監視される負荷と予め設定されている閾値とに基づいて、何れかのコアのタスクを他方のマルチコアCPUのコアへ移行させるかどうかを判定するタスク移行判定手段と、
前記タスク移行判定手段により、タスクを他方のマルチコアCPUのコアへ移行させると判定された場合に、移行対象となった第1のタスクが同一のマルチコアCPUにおける別のコアで動作している第2のタスクと同期関係にあるかどうかを判定するタスク同期関係判定手段と、
を備え、
前記タスク同期関係判定手段により、移行対象となった前記第1のタスクが前記第2のタスクと同期関係にあると判定された場合、前記タスク移行制御手段は、前記第1のタスクと同一のコアで動作している第3のタスクを移行させる第1の移行制御を実施するか、または前記第1のタスクと前記第2のタスクの両方を移行させる第2の移行制御を実施することを特徴とする画像形成装置。
A first multi-core CPU having a plurality of cores;
A second multi-core CPU that is mounted on the same chip as the first multi-core CPU, has a plurality of cores, consumes relatively less power, and has a relatively lower processing performance than the first multi-core CPU. When,
Based on the operating system, and task transition control means for controlling to shift the task between the first multi-core CPU and said second multi-core CPU,
Based on the operating system, and load monitoring means for monitoring the load of each core task in said first multi-core CPU second multi-core CPU,
Based on the load monitored by the load monitoring means and a preset threshold, task transition determination means for determining whether to transfer the task of any core to the core of the other multi-core CPU;
When the task transition determination means determines that the task is to be transferred to the core of the other multi-core CPU, the first task that is the transfer target is operating on another core in the same multi-core CPU. Task synchronization relationship determining means for determining whether or not the task is in a synchronized relationship;
With
When it is determined by the task synchronization relationship determination means that the first task to be transferred is in synchronization with the second task, the task transfer control means is the same as the first task. first or implementing the transition control to shift the third task running on the core, or to implement the second transition control to shift both said first task and said second task An image forming apparatus.
同期関係にある前記第1のタスクと前記第2のタスクが、RIP処理を実施する第1のRIP処理タスクと第2のRIP処理タスクである請求項1に記載の画像形成装置。 Wherein the first task in the synchronous relationship second task, an image forming apparatus according to claim 1 which is the first RIP processing task and the second RIP processing task to implement the RIP processing. 前記第1のRIP処理タスクは処理単位のデータの前半部分のRIP処理を実施し、前記第2のRIP処理タスクは処理単位のデータの後半部分のRIP処理を実施する請求項2に記載の画像形成装置。 3. The image according to claim 2, wherein the first RIP processing task performs RIP processing of a first half part of processing unit data, and the second RIP processing task performs RIP processing of a second half part of processing unit data. Forming equipment. 前記第1のRIP処理タスクと前記第2のRIP処理タスクは、第1のRIP処理と第2のRIP処理の完了の同期をとり、それぞれの処理結果を結合した画像データを次処理へと転送する請求項3に記載の画像形成装置。 The first RIP processing task and the second RIP processing task, first take the synchronization RIP processing and completion of the second RIP processing, the transfer to the next process each processing result image data that combines the The image forming apparatus according to claim 3. 同期関係にある前記第1のタスクと前記第2のタスクが、画像変換処理を実施する第1の画像変換処理タスクと第2の画像変換処理タスクである請求項1に記載の画像形成装置。 The first task and the second task in the synchronization relationship, the image forming apparatus according to claim 1 which is the first image conversion processing task and the second image conversion processing task of implementing the image conversion processing. 前記第1の画像変換処理タスクは処理単位の画像データの半分の画像変換処理を実施し、前記第2の画像変換処理タスクは処理単位のデータの他の半分の画像変換処理を実施する請求項5に記載の画像形成装置。   The first image conversion processing task performs an image conversion process of half of the image data of the processing unit, and the second image conversion processing task executes an image conversion process of the other half of the data of the processing unit. The image forming apparatus according to 5. 前記第1の画像変換処理タスクと前記第2の画像変換処理タスクは、第1の画像変換処理と第2の画像変換処理の完了の同期をとり、それぞれの処理結果を結合した画像データをデータ格納領域へと転送する請求項6に記載の画像形成装置。 Said first image conversion processing task and the second image conversion processing task takes a synchronization first image conversion process and the completion of the second image conversion process, an image data obtained by combining the respective process result data The image forming apparatus according to claim 6, wherein the image forming apparatus transfers the image to the storage area. 前記第1のタスク及び前記第2のタスクは前記第2のマルチコアCPUのコアで実施され、
前記タスク移行制御手段は前記第1の移行制御と第2の移行制御の両方を実施可能であるとともに、前記第1のタスクが該第1のタスクが実施されるコアにおいて支配的であり、前記第3のタスクを前記第1のマルチコアCPUに移行させた場合でも、当該コアの負荷が軽減されないと判断した場合は、前記第2の移行制御を実施する請求項1・7の何れかに記載の画像形成装置。
The first task and the second task is performed at the core of the second multi-core CPU,
The task transition control means is capable of performing both the first transition control and the second transition control, and the first task is dominant in a core where the first task is performed, 8. The second transition control is performed according to claim 1, wherein even when a third task is transferred to the first multi-core CPU, when it is determined that the load on the core is not reduced, the second shift control is performed. Image forming apparatus.
前記第1のタスク及び前記第2のタスクは前記第2のマルチコアCPUのコアで実施され、
前記タスク移行制御手段は前記第1の移行制御と第2の移行制御の両方を実施可能であるとともに、消費電力優先モードか処理時間優先モードかを判断し、消費電力優先モードの場合は前記第1の移行制御を実施し、処理時間優先モードの場合は前記第2の移行制御を実施する請求項1・8の何れかに記載の画像形成装置。
The first task and the second task is performed at the core of the second multi-core CPU,
The task transition control means can perform both the first transition control and the second transition control, and determines whether it is a power consumption priority mode or a processing time priority mode. The image forming apparatus according to claim 1, wherein the first transition control is performed, and the second transition control is performed in the processing time priority mode.
複数のコアを有する第1のマルチコアCPUと、
前記第1のマルチコアCPUと同一のチップに実装されるとともに、複数のコアを有し、前記第1のマルチコアCPUよりも消費電力が相対的に小さく処理性能が相対的に低い第2のマルチコアCPUと、
を備えた画像形成装置が、
オペレーティングシステムに基づき、前記第1のマルチコアCPUと前記第2のマルチコアCPUとの間でタスクを移行させる制御を行うタスク移行制御ステップと、
オペレーティングシステムに基づき、前記第1のマルチコアCPUと前記第2のマルチコアCPUにおける各コアのタスクによる負荷を監視する負荷監視ステップと、
前記負荷監視ステップにより監視される負荷と予め設定されている閾値とに基づいて、何れかのコアのタスクを他方のマルチコアCPUのコアへ移行させるかどうかを判定するタスク移行判定ステップと、
前記タスク移行判定ステップにより、タスクを他方のマルチコアCPUのコアへ移行させると判定された場合に、移行対象となった第1のタスクが同一のマルチコアCPUにおける別のコアで動作している第2のタスクと同期関係にあるかどうかを判定するタスク同期関係判定ステップと、
を実行し、
前記タスク同期関係判定ステップにより、移行対象となった前記第1のタスクが前記第2のタスクと同期関係にあると判定された場合、前記タスク移行制御ステップでは、前記第1のタスクと同一のコアで動作している第3のタスクを移行させる第1の移行制御を実施するか、または前記第1のタスクと前記第2のタスクの両方を移行させる第2の移行制御を実施することを特徴とする画像形成装置におけるタスク制御方法。
A first multi-core CPU having a plurality of cores;
A second multi-core CPU that is mounted on the same chip as the first multi-core CPU, has a plurality of cores, consumes relatively less power, and has a relatively lower processing performance than the first multi-core CPU. When,
An image forming apparatus comprising
Based on the operating system, a task transition control step for controlling to shift the task between the first multi-core CPU and said second multi-core CPU,
Based on the operating system, and load monitoring step of monitoring the load of each core task in the first multi-core CPU the second multi-core CPU,
A task transition determination step for determining whether to shift the task of any core to the core of the other multi-core CPU based on the load monitored by the load monitoring step and a preset threshold;
When it is determined in the task transition determination step that the task is to be transferred to the core of the other multi-core CPU, the first task that is the transfer target is operating on another core in the same multi-core CPU. A task synchronization relationship determination step for determining whether or not there is a synchronization relationship with the task,
Run
When it is determined by the task synchronization relationship determination step that the first task to be transferred is in synchronization with the second task, the task transfer control step is the same as the first task. first or implementing the transition control to shift the third task running on the core, or to implement the second transition control to shift both said first task and said second task A task control method in an image forming apparatus.
複数のコアを有する第1のマルチコアCPUと、
前記第1のマルチコアCPUと同一のチップに実装されるとともに、複数のコアを有し、前記第1のマルチコアCPUよりも消費電力が相対的に小さく処理性能が相対的に低い第2のマルチコアCPUと、
を備えた画像形成装置のCPUに、
オペレーティングシステムに基づき、前記第1のマルチコアCPUと前記第2のマルチコアCPUとの間でタスクを移行させる制御を行うタスク移行制御ステップと、
オペレーティングシステムに基づき、前記第1のマルチコアCPUと前記第2のマルチコアCPUにおける各コアのタスクによる負荷を監視する負荷監視ステップと、
前記負荷監視ステップにより監視される負荷と予め設定されている閾値とに基づいて、何れかのコアのタスクを他方のマルチコアCPUのコアへ移行させるかどうかを判定するタスク移行判定ステップと、
前記タスク移行判定ステップにより、タスクを他方のマルチコアCPUのコアへ移行させると判定された場合に、移行対象となった第1のタスクが同一のマルチコアCPUにおける別のコアで動作している第2のタスクと同期関係にあるかどうかを判定するタスク同期関係判定ステップと、
を実行させ、
前記タスク同期関係判定ステップにより、移行対象となった前記第1のタスクが前記第2のタスクと同期関係にあると判定された場合、前記タスク移行制御ステップでは、前記第1のタスクと同一のコアで動作している第3のタスクを移行させる第1の移行制御を実施させるか、または前記第1のタスクと前記第2のタスクの両方を移行させる第2の移行制御を実施させるためのタスク制御プログラム。
A first multi-core CPU having a plurality of cores;
A second multi-core CPU that is mounted on the same chip as the first multi-core CPU, has a plurality of cores, consumes relatively less power, and has a relatively lower processing performance than the first multi-core CPU. When,
In the CPU of the image forming apparatus equipped with
Based on the operating system, a task transition control step for controlling to shift the task between the first multi-core CPU and said second multi-core CPU,
Based on the operating system, and load monitoring step of monitoring the load of each core task in the first multi-core CPU the second multi-core CPU,
A task transition determination step for determining whether to shift the task of any core to the core of the other multi-core CPU based on the load monitored by the load monitoring step and a preset threshold;
When it is determined in the task transition determination step that the task is to be transferred to the core of the other multi-core CPU, the first task that is the transfer target is operating on another core in the same multi-core CPU. A task synchronization relationship determination step for determining whether or not there is a synchronization relationship with the task,
And execute
When it is determined by the task synchronization relationship determination step that the first task to be transferred is in synchronization with the second task, the task transfer control step is the same as the first task. the first or the transition control is performed to shift the third task running on the core, or the first task and for causing executing the second transition control to shift both said second task Task control program.
JP2015170607A 2015-08-31 2015-08-31 Image forming apparatus, task control method and task control program in the same Active JP6578824B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015170607A JP6578824B2 (en) 2015-08-31 2015-08-31 Image forming apparatus, task control method and task control program in the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015170607A JP6578824B2 (en) 2015-08-31 2015-08-31 Image forming apparatus, task control method and task control program in the same

Publications (2)

Publication Number Publication Date
JP2017049663A JP2017049663A (en) 2017-03-09
JP6578824B2 true JP6578824B2 (en) 2019-09-25

Family

ID=58278761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015170607A Active JP6578824B2 (en) 2015-08-31 2015-08-31 Image forming apparatus, task control method and task control program in the same

Country Status (1)

Country Link
JP (1) JP6578824B2 (en)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080263324A1 (en) * 2006-08-10 2008-10-23 Sehat Sutardja Dynamic core switching
JP2009230220A (en) * 2008-03-19 2009-10-08 Fuji Xerox Co Ltd Information processor and image processor
WO2011118012A1 (en) * 2010-03-25 2011-09-29 富士通株式会社 Multi-core processor system, control program, and control method
JP5652289B2 (en) * 2011-03-25 2015-01-14 コニカミノルタ株式会社 Image processing system and image processing control apparatus
KR102082859B1 (en) * 2013-01-07 2020-02-28 삼성전자주식회사 System on chip including a plurality of heterogeneous cores and operating method therof
JP5889833B2 (en) * 2013-05-15 2016-03-22 京セラドキュメントソリューションズ株式会社 Image forming apparatus and activation control method thereof
JP6119498B2 (en) * 2013-08-07 2017-04-26 富士ゼロックス株式会社 Multi-core processor, image forming apparatus, and program

Also Published As

Publication number Publication date
JP2017049663A (en) 2017-03-09

Similar Documents

Publication Publication Date Title
JP4090908B2 (en) Image processing apparatus and image forming apparatus
JP5488224B2 (en) Image processing apparatus, distributed printing system, distributed printing method, and program
JP2010226283A (en) Information processing apparatus
JP2012006202A (en) Print image processing apparatus, and program
JP6500707B2 (en) Image forming apparatus, task control method in the same apparatus, and task control program
US20170060644A1 (en) Image processing apparatus, control task allocation method, and recording medium
JP6578824B2 (en) Image forming apparatus, task control method and task control program in the same
WO2019044340A1 (en) Image processing apparatus, image processing method, and image processing program
JP2016096414A (en) Image forming apparatus, method of allocating control processing of multi-core processor in the apparatus, and program
JP6465384B2 (en) Image forming apparatus, parallel processing control program, and parallel processing control method
JP6582592B2 (en) Image processing apparatus, power control method, and power control program
JP4858792B2 (en) Image processing apparatus and program
JP2016115979A (en) Image processing apparatus, control method and program thereof
US9361252B2 (en) Electronic device having a plurality of CPUs and a method
JP2017147529A (en) Image forming apparatus, method for controlling task and program for controlling task in the apparatus
JP6481378B2 (en) Image forming apparatus, task control method and task control program in the same
US20160050332A1 (en) Image processing apparatus for controlling dynamic reconfigurable apparatus, information processing method for image processing apparatus, and storage medium for storing program to achieve information processing method
JP5656000B2 (en) Image forming apparatus and program thereof
JP2010282152A (en) Image forming apparatus
JP2011143576A (en) Print data generator, image forming apparatus and program
JP2010218208A (en) Image forming device, job management device, and job management method
JP2013125455A (en) Image formation apparatus
JP7194009B2 (en) Data processing apparatus and method
JP2011013815A (en) Image processor and program
JP2019057207A (en) Print controller, image forming system, and image forming apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180625

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190402

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190528

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190812

R150 Certificate of patent or registration of utility model

Ref document number: 6578824

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150