JP6534187B2

JP6534187B2 - Transimpedance amplifier circuit

Info

Publication number: JP6534187B2
Application number: JP2015177179A
Authority: JP
Inventors: 健太郎本田; 秀之野坂; 正史野河
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 2015-09-09
Filing date: 2015-09-09
Publication date: 2019-06-26
Anticipated expiration: 2035-09-09
Also published as: JP2017055227A

Description

本発明は、電流信号を電圧信号に変換し、増幅して出力するトランスインピーダンスアンプ回路に関する。 The present invention relates to a transimpedance amplifier circuit which converts a current signal into a voltage signal, amplifies it, and outputs it.

トランスインピーダンスアンプ回路は、光通信用受信機においてフォトディテクタ（ＰＤ）より入力される電流信号を電圧信号に変換し、増幅して後段の回路へと出力する機能を果たすものである。
ＰＤから入力される信号は微小な信号であるため、トランスインピーダンスアンプ回路には低雑音性が要求される。 The transimpedance amplifier circuit functions to convert a current signal input from a photo detector (PD) into a voltage signal in a receiver for optical communication, and to amplify and output the voltage signal to a circuit in the subsequent stage.
Since the signal input from the PD is a minute signal, the transimpedance amplifier circuit is required to have low noise.

従来のトランスインピーダンスアンプ回路としては、図６に示すようなものが公知となっている（例えば、下記非特許文献１参照）。
図６に示すトランスインピーダンスアンプ回路１００は、図示しないＰＤから入力される電流信号Ｉ_INを電圧信号に変換して出力するコア回路１０１と並列にダミーコア回路１０６が設けられ、ポストアンプ回路１０２によってコア回路１０１及びダミーコア回路１０６から出力される電圧信号を増幅し差動信号Ｖ_OUTに変換して当該差動信号Ｖ_OUTを後段の回路へと出力する回路構成となっている。なお、図中、１０１ａ，１０６ａは増幅回路、１０１ｂ，１０６ｂはそれぞれ増幅回路１０１ａ，１０６ａの入出力端子間に設けられた帰還抵抗（Ｒｆ）である。 As a conventional transimpedance amplifier circuit, a circuit as shown in FIG. 6 is known (see, for example, Non-Patent Document 1 below).
A transimpedance amplifier circuit 100 shown in FIG. 6 is provided with a dummy core circuit 106 in parallel with a core circuit 101 that converts a current signal I _IN input from a PD (not shown) into a voltage signal and outputs the voltage signal. It has a circuit configuration which outputs the differential signal V _OUT and converts the differential signal V _OUT amplifies the voltage signal output from the circuit 101 and the dummy core circuit 106 to the subsequent circuit. In the figure, reference numerals 101a and 106a denote amplification circuits, and reference numerals 101b and 106b denote feedback resistors (Rf) provided between input and output terminals of the amplification circuits 101a and 106a, respectively.

ここで、一般的にトランスインピーダンスアンプ回路では、広い入力ダイナミックレンジを確保し、回路内のトランジスタ素子のばらつきの影響をキャンセルするために、フィードバックループによる制御が用いられている。 Here, in general, in a transimpedance amplifier circuit, control by a feedback loop is used in order to secure a wide input dynamic range and cancel out the influence of variations in transistor elements in the circuit.

図６に示す例では、フィードバックループによる制御として、トランスインピーダンスアンプ回路１００の差動信号Ｖ_OUTの平均電圧値をモニタ回路１０３で検出し、モニタ回路１０３で検出された差動信号Ｖ_OUTのポジティブ側とネガティブ側のそれぞれの平均電圧値の絶対値が同じになるようにオート・オフセット・キャンセル（ＡＯＣ）回路１０４から制御回路１０５へ制御信号（制御電圧）を出力して入力端子バイアスの制御を行っている。制御回路１０５は入力端子からコア回路１０１へ入力される電流の大きさを制御するための回路であり、このように制御回路１０５によりコア回路１０１へ入力される電流信号Ｉ_INの大きさを、例えば電流信号Ｉ_INの一部を分岐する等により調整することで、広い入力ダイナミックレンジを確保するとともに、トランジスタ素子のばらつきの影響をキャンセルしている。 In the example shown in FIG. 6, the average voltage value of the differential signal V _OUT of the transimpedance amplifier circuit 100 is detected by the monitor circuit 103 and the positive of the differential signal V _OUT detected by the monitor circuit 103 as control by the feedback loop. Control signal (control voltage) is output from the auto offset cancel (AOC) circuit 104 to the control circuit 105 so that the absolute value of the average voltage value on each side is the same as the control of the input terminal bias. Is going. The control circuit 105 is a circuit for controlling the magnitude of the current input from the input terminal to the core circuit 101. Thus, the magnitude of the current signal I _IN input to the core circuit 101 by the control circuit 105 is For example, by adjusting a part of the current signal _I.sub.IN by branching or the like, a wide input dynamic range is secured, and the influence of variations in transistor elements is canceled.

A. Awny, R. Nagulapalli, G. Winzer, M. Kroh, D. Micusik, S. Lischke, D. Knoll, G. Fischer, D. Kissinger, A. C. Ulusoy and L. Zimmermann, "A 40Gb/s Monolithically Integrated Linear Photonic Receiver in a 0.25μm BiCMOS SiGe:C Technology," IEEE Microwave and Wireless Components Letters, 2015, p.1-3A. Awny, R. Nagulapalli, G. Winzer, M. Kroh, D. Micusik, S. Lischke, D. Knoll, G. Fischer, D. Kissinger, AC Ulusoy and L. Zimmermann, "A 40 Gb / s Monolithically Integrated Linear Photonic Receiver in a 0.25 μm BiCMOS SiGe: C Technology, "IEEE Microwave and Wireless Components Letters, 2015, p. 1-3

上述したように、図６に示す従来のトランスインピーダンスアンプ回路１００では、広い入力ダイナミックレンジの確保と、トランジスタ素子のばらつきの影響キャンセルという二つの機能を、制御回路１０５を含む一つのフィードバックループで実現している。 As described above, in the conventional transimpedance amplifier circuit 100 shown in FIG. 6, two functions of securing a wide input dynamic range and canceling the influence of variations of transistor elements are realized by one feedback loop including the control circuit 105. doing.

ここで、トランスインピーダンスアンプ回路１００は、トランジスタ素子のばらつきが無く電流信号Ｉ_INが微小な時に、コア回路１０１とダミーコア回路１０６の出力電圧レベルが一致するように設計を行う。この場合、電流信号Ｉ_INが微小であれば制御回路１０５は動作させる必要がなく、制御回路１０５の雑音はトランスインピーダンスアンプ回路１００全体の雑音特性にほとんど影響を与えない。そして、電流信号Ｉ_INが大きくなると、コア回路１０１の出力電圧Ｖがダミーコア回路１０６の出力電圧よりも低くなるため、制御回路１０５に電流を流すような動作をさせ、コア回路１０１へ入力される電流を減らすことでコア回路１０１の出力電圧を上げ、ダミーコア回路１０６の出力電圧レベルと一致させることができる。 Here, the transimpedance amplifier circuit 100 is designed such that the output voltage levels of the core circuit 101 and the dummy core circuit 106 match when there is no variation in transistor elements and the current signal I _IN is minute. In this case, if the current signal I _IN is minute, the control circuit 105 does not need to operate, and the noise of the control circuit 105 hardly affects the noise characteristics of the entire transimpedance amplifier circuit 100. Then, when the current signal I _IN becomes large, the output voltage V of the core circuit 101 becomes lower than the output voltage of the dummy core circuit 106, so that the control circuit 105 is caused to flow a current and is input to the core circuit 101. By reducing the current, the output voltage of core circuit 101 can be raised to match the output voltage level of dummy core circuit 106.

しかし、実際はコア回路１０１、ダミーコア回路１０６、ポストアンプ１０２のすべてにトランジスタ素子のばらつきがあり、そのため電流信号Ｉ_INが微小な場合であってもコア回路１０１の出力電圧がダミーコア回路１０６の出力電圧よりも低くなってしまう可能性がある。この場合、制御回路１０５はコア回路１０１へ入力される直流電流を増やすことでコア回路１０１の出力電圧を下げ、ダミーコア回路１０６の出力電圧レベルと一致させるように動作を行う。このように、電流信号Ｉ_INが非常に微小な場合でも制御回路１０５を動作させる必要が生じる場合が有り、制御回路１０５の雑音により、トランスインピーダンスアンプ回路１００全体の雑音特性が悪化し、受信感度の低下を招いてしまうという問題があった。 However, in reality, all core circuits 101, dummy core circuit 106, and post amplifier 102 have variations in transistor elements, and therefore the output voltage of core circuit 101 is the output voltage of dummy core circuit 106 even when current signal I _IN is minute. It may be lower than that. In this case, the control circuit 105 lowers the output voltage of the core circuit 101 by increasing the direct current input to the core circuit 101, and operates to match the output voltage level of the dummy core circuit 106. As described above, even when the current signal I _IN is very small, it may be necessary to operate the control circuit 105. The noise characteristic of the transimpedance amplifier circuit 100 is deteriorated by the noise of the control circuit 105, and the reception sensitivity The problem is that it causes a decrease in

このようなことから本発明は、雑音特性を悪化させることなく、広い入力ダイナミックレンジの確保と、差動回路のトランジスタ素子のばらつきの影響のキャンセルとを実現可能なトランスインピーダンスアンプ回路を提供することを目的とする。 From the foregoing, the present invention provides a transimpedance amplifier circuit capable of securing a wide input dynamic range and canceling the influence of variations in transistor elements of a differential circuit without deteriorating noise characteristics. With the goal.

上記の課題を解決するための第１の発明に係るトランスインピーダンスアンプ回路は、
入力された電流信号を電圧信号に変換し増幅するコア回路と、前記コア回路から出力される電圧信号を増幅し、差動信号に変換して出力するポストアンプ回路とを備えるトランスインピーダンスアンプ回路において、
前記コア回路から出力される電圧信号の平均電圧値を検出する第一のモニタ回路と、
前記第一のモニタ回路により検出した平均電圧値に応じて前記コア回路から出力される電圧信号の平均電圧値が別に入力される参照値と常に同じ値になるように制御信号を出力する第一のフィードバック回路と、
前記コア回路の入力側に接続され、前記第一のフィードバック回路から出力される制御信号に応じて前記コア回路に入力される電流信号の大きさを制御する制御回路と、
前記ポストアンプ回路の差動信号のポジティブ側とネガティブ側のそれぞれの平均電圧値を検出する第二のモニタ回路と、
前記第二のモニタ回路により検出した平均電圧値に応じて前記ポストアンプ回路の差動信号のポジティブ側とネガティブ側のそれぞれの平均電圧値の絶対値が常に同じ値になるように前記ポストアンプ回路へ制御信号を出力する第二のフィードバック回路と
を備え、
前記参照値が一定であり、
前記ポストアンプ回路が２つの入力を有し、
前記コア回路は、前記電圧信号を前記ポストアンプ回路の一方の入力に出力し、
前記第二のフィードバック回路は、前記制御信号を前記ポストアンプ回路の他方の入力に出力することを特徴とする。 A transimpedance amplifier circuit according to a first aspect of the present invention for solving the above-mentioned problems is
A transimpedance amplifier circuit comprising: a core circuit that converts and amplifies an input current signal into a voltage signal; and a post amplifier circuit that amplifies a voltage signal output from the core circuit, converts it into a differential signal, and outputs it. ,
A first monitor circuit for detecting an average voltage value of voltage signals output from the core circuit;
The first control circuit outputs a control signal such that the average voltage value of the voltage signal output from the core circuit always has the same value as a reference value separately input according to the average voltage value detected by the first monitor circuit Feedback circuit, and
A control circuit connected to an input side of the core circuit and controlling a magnitude of a current signal input to the core circuit according to a control signal output from the first feedback circuit;
A second monitor circuit for detecting an average voltage value of each of the positive side and the negative side of the differential signal of the post amplifier circuit;
The post amplifier circuit is configured such that absolute values of average voltages of the positive and negative sides of the differential signal of the post amplifier circuit always become the same according to the average voltage value detected by the second monitor circuit. And a second feedback circuit that outputs a control signal to the
The reference value is constant,
The post amplifier circuit has two inputs,
The core circuit outputs the voltage signal to one input of the post amplifier circuit,
The second feedback circuit outputs the control signal to the other input of the post amplifier circuit .

また、第２の発明に係るトランスインピーダンスアンプ回路は、
前記コア回路及び前記ポストアンプ回路の両方あるいはいずれか一方が利得可変回路であり、
前記第一のフィードバック回路は、前記コア回路及び前記ポストアンプ回路の両方、あるいはいずれか一方に対し、入力信号が大きいときは利得を小さくするための制御信号を出力し、入力信号が小さいときは利得を大きくするための制御信号を出力することを特徴とする。 The transimpedance amplifier circuit according to the second invention is
Either or both of the core circuit and the post amplifier circuit are gain variable circuits,
The first feedback circuit outputs a control signal for reducing the gain when the input signal is large with respect to both or either of the core circuit and the post amplifier circuit, and when the input signal is small, It is characterized in that a control signal for increasing the gain is output.

また、第３の発明に係るトランスインピーダンスアンプ回路は、
前記第二のフィードバック回路と前記ポストアンプ回路との間に、前記コア回路と同一の回路構成を有するダミーコア回路を備え、
前記第二のフィードバック回路は、前記ポストアンプ回路の差動信号のポジティブ側とネガティブ側のそれぞれの平均電圧値の絶対値が常に同じ値になるように前記ダミーコア回路へ制御信号を出力し、
前記ダミーコア回路は、前記制御信号に応じて大きさが調整された電圧信号を前記ポストアンプ回路の他方の入力へ出力することを特徴とする。 Further, the transimpedance amplifier circuit according to the third invention is
A dummy core circuit having the same circuit configuration as the core circuit is provided between the second feedback circuit and the post amplifier circuit,
The second feedback circuit outputs a control signal to the dummy core circuit such that absolute values of average voltages of the positive and negative sides of the differential signal of the post amplifier circuit are always the same.
The dummy core circuit outputs a voltage signal whose magnitude is adjusted according to the control signal to the other input of the post amplifier circuit.

また、第４の発明に係るトランスインピーダンスアンプ回路は、
前記参照値が、外部から入力される参照電圧、または、当該トランスインピーダンスアンプ回路が集積される集積回路内の基準電圧源から印加される参照電圧であることを特徴とする。 Further, the transimpedance amplifier circuit according to the fourth invention is
The reference value is a reference voltage input from the outside or a reference voltage applied from a reference voltage source in an integrated circuit in which the transimpedance amplifier circuit is integrated.

また、第５の発明に係るトランスインピーダンスアンプ回路は、
前記コア回路と同一の回路構成を有し、前記コア回路と並列にならべられたダミーコア回路を備えるとともに、
前記ポストアンプ回路の入力側に接続され、前記ダミーコア回路の出力電圧が入力される加減算器を備え、
前記参照値が、前記ダミーコア回路の出力電圧値であり、
前記第二のフィードバック回路は、前記ポストアンプ回路の差動信号のポジティブ側とネガティブ側のそれぞれの平均電圧値の絶対値が常に同じ値になるように前記加減算器へ制御信号を出力し、
前記加減算器は、前記制御信号に応じて大きさを調整した前記ダミーコア回路の電圧信号を前記ポストアンプ回路の他方の入力へ出力することを特徴とする。 The transimpedance amplifier circuit according to the fifth invention is
Have a same circuit configuration as before SL core circuit, provided with a dummy core circuit arranged in parallel with the core circuit,
And an adder-subtractor connected to the input side of the post-amplifier circuit and to which the output voltage of the dummy core circuit is input.
The reference value is an output voltage value of the dummy core circuit,
The second feedback circuit outputs a control signal to the adder / subtractor such that absolute values of average voltages of the positive and negative sides of the differential signal of the post amplifier circuit are always the same.
The adder-subtractor outputs a voltage signal of the dummy core circuit whose magnitude has been adjusted according to the control signal to the other input of the post-amplifier circuit.

本発明に係るトランスインピーダンスアンプ回路によれば、広い入力ダイナミックレンジの確保と、差動回路のトランジスタ素子のばらつきの影響のキャンセルを、トランスインピーダンスアンプ回路の雑音特性を悪化させることなく実現することができる。 According to the transimpedance amplifier circuit of the present invention, it is possible to secure a wide input dynamic range and cancel the influence of variations in transistor elements of the differential circuit without deteriorating the noise characteristics of the transimpedance amplifier circuit. it can.

本発明の実施例１に係るトランスインピーダンスアンプ回路の構成を示す回路図である。It is a circuit diagram showing composition of a trans impedance amplifier circuit concerning Example 1 of the present invention. 本発明と従来技術の雑音特性を比較して示すグラフである。It is a graph which compares and shows the noise characteristic of this invention and a prior art. 本発明の実施例２に係るトランスインピーダンスアンプ回路の構成を示す回路図である。It is a circuit diagram which shows the structure of the transimpedance amplifier circuit which concerns on Example 2 of this invention. 本発明の実施例３に係るトランスインピーダンスアンプ回路の構成を示す回路図である。It is a circuit diagram which shows the structure of the transimpedance amplifier circuit which concerns on Example 3 of this invention. 本発明の実施例４に係るトランスインピーダンスアンプ回路の構成を示す回路図である。It is a circuit diagram which shows the structure of the transimpedance amplifier circuit which concerns on Example 4 of this invention. 従来のトランスインピーダンスアンプ回路の構成を示す回路図である。It is a circuit diagram which shows the structure of the conventional transimpedance amplifier circuit.

以下、本発明に係るトランスインピーダンスアンプ回路の実施の形態について説明する。
本発明は、フォトダイオード等から入力される電流信号を電圧信号に変換した後、増幅して出力するコア回路と、コア回路から出力される電圧信号を増幅し、差動信号（差動出力電圧）に変換して出力するポストアンプ回路とを備えるトランスインピーダンスアンプ回路に関するものである。 An embodiment of a transimpedance amplifier circuit according to the present invention will be described below.
The present invention converts a current signal input from a photodiode or the like into a voltage signal, and then amplifies the core circuit for amplification and output, and amplifies the voltage signal output from the core circuit to generate a differential signal (differential output voltage And a post-amplifier circuit for converting and outputting the transimpedance amplifier circuit.

本発明において、トランスインピーダンスアンプ回路は、コア回路の出力電圧が一定になるように制御を行う第一のフィードバックループと、ポストアンプ回路のポジティブ側とネガティブ側のそれぞれの平均電圧値の絶対値が常に同じ値になるように制御を行う第二のフィードバックループとを有する。 In the present invention, in the transimpedance amplifier circuit, the first feedback loop for controlling the output voltage of the core circuit to be constant and the absolute value of the average voltage value of each of the positive side and the negative side of the post amplifier circuit And a second feedback loop that performs control so as to always have the same value.

第一のフィードバックループは、少なくとも、コア回路の出力電圧の平均電圧値を検出する第一のモニタ回路と、第一のモニタ回路の出力に基づいてコア回路の出力電圧の平均電圧値が別に入力される参照値（例えば、外部から入力される参照電圧、該トランスインピーダンスアンプ回路が集積される集積回路内の基準電圧源から印加される参照電圧など）と常に同じ値になるように制御信号を出力する第一のフィードバック回路としての第一のオート・オフセット・キャンセル（ＡＯＣ）回路と、コア回路の入力端子に接続され第一のＡＯＣ回路から出力される制御信号に応じてコア回路に入力される電流信号の大きさを制御する制御回路とを備える。 The first feedback loop separately receives at least a first monitor circuit for detecting an average voltage value of an output voltage of the core circuit, and an average voltage value of the output voltage of the core circuit separately based on an output of the first monitor circuit. The control signal so as to always have the same value as the reference value (eg, a reference voltage input from the outside, a reference voltage applied from a reference voltage source in the integrated circuit in which the transimpedance amplifier circuit is integrated) The first auto offset cancel (AOC) circuit as a first feedback circuit to be output, and the core circuit connected to the input terminal of the core circuit according to the control signal output from the first AOC circuit are input to the core circuit Control circuitry for controlling the magnitude of the current signal.

通常、コア回路は入力電流信号が微小な時に最適化して設計されるため、入力電流信号として大電流が入力されると、コア回路から出力される電圧信号の歪みの発生や、ポストアンプ回路への入力電圧の平均値が下がってしまうためにポストアンプ回路が動作しなくなるという現象が生じる。そのため、第一のフィードバックループでは、コア回路の出力電圧が一定になるように制御回路によりコア回路へ入力される電流の大きさを調整する。これにより、広い入力ダイナミックレンジを確保することができる。
なお、参照値は、トランジスタ素子のばらつきがない場合に微小な電流が入力された時のコア回路の出力電圧レベル以下となるように設定する。このように設定することにより、トランジスタ素子のばらつきが大きい場合でも、入力信号が微小な時の制御回路の動作を確実にオフすることができ、低ノイズ性を実現することができる。
また、制御回路は入力電流が大きいときにコア回路へ入力される電流を減らす機能があればよい。トランジスタ素子のばらつきによってコア回路の出力電圧レベルが上がる場合、そのレベルを下げることはできないが、回路動作に問題はなく、第二のフィードバックループで補償することが可能である。 Usually, the core circuit is designed to be optimized when the input current signal is very small. Therefore, when a large current is input as the input current signal, distortion of the voltage signal output from the core circuit or a post amplifier circuit is generated. The phenomenon occurs that the post-amplifier circuit can not operate because the average value of the input voltage of Therefore, in the first feedback loop, the magnitude of the current input to the core circuit is adjusted by the control circuit so that the output voltage of the core circuit becomes constant. Thereby, a wide input dynamic range can be secured.
The reference value is set to be equal to or lower than the output voltage level of the core circuit when a minute current is input when there is no variation in transistor elements. By setting in this manner, even when the variation of the transistor elements is large, the operation of the control circuit when the input signal is small can be reliably turned off, and low noise can be realized.
The control circuit may have a function to reduce the current input to the core circuit when the input current is large. When the output voltage level of the core circuit is raised due to the variation of the transistor element, the level can not be lowered, but there is no problem in the circuit operation and it is possible to compensate in the second feedback loop.

第二のフィードバックループは、少なくとも、ポストアンプ回路の差動信号のポジティブ側とネガティブ側のそれぞれの平均電圧値を検出する第二のモニタ回路と、第二のモニタ回路で検出される値に基づいてポストアンプ回路の差動信号のポジティブ側とネガティブ側のそれぞれの平均電圧値の絶対値が常に同じ値になるようにポストアンプ回路に制御信号を出力する第二のフィードバック回路としての第二のＡＯＣ回路とを備える。このように、ポストアンプ回路のポジティブ側とネガティブ側のそれぞれの平均電圧値の絶対値が常に同じ値になるように制御を行うことにより、トランジスタ素子のばらつきの影響をキャンセルすることができる。 The second feedback loop is based on at least a second monitor circuit that detects an average voltage value of each of the positive side and the negative side of the differential signal of the post amplifier circuit, and a value detected by the second monitor circuit. A second feedback circuit as a second feedback circuit that outputs a control signal to the post amplifier circuit so that the absolute values of the average voltages of the positive and negative sides of the differential signal of the post amplifier circuit are always the same value And an AOC circuit. As described above, by performing control such that the absolute values of the average voltage values on the positive side and the negative side of the post amplifier circuit are always the same, the influence of variations in transistor elements can be canceled.

すなわち、従来は一つのフィードバックループで広い入力ダイナミックレンジの確保と、トランジスタ素子のばらつきの影響のキャンセルという二つの機能を実現していたが、本発明では二つのフィードバックループを設け、トランスインピーダンスアンプ回路の入力部に近い一つめのフィードバックループ（第一のフィードバックループ）で広い入力ダイナミックレンジの確保を行い、入力部から遠い二つめのフィードバックループ（第二のフィードバックスープ）でトランジスタ素子のばらつきの影響のキャンセルを行うように、各々のフィードバックループで機能を分けている。 That is, conventionally, one feedback loop has realized two functions of securing a wide input dynamic range and canceling the influence of variations in transistor elements, but in the present invention, two feedback loops are provided to provide a transimpedance amplifier circuit. In the first feedback loop (first feedback loop) close to the input part of the input, a wide input dynamic range is secured, and in the second feedback loop (second feedback soup) far from the input part, the influence of variations in transistor elements The function is divided into each feedback loop so that cancellation of.

このように、本発明ではフィードバックループを二つ設けることで、トランスインピーダンスアンプ回路に入力される電流信号が非常に微小な場合には制御回路を動作させる必要がなくなるため、広い入力ダイナミックレンジの確保と、差動回路のトランジスタ素子のばらつきの影響のキャンセルを、トランスインピーダンスアンプ回路の雑音特性を悪化させることなく実現できる。 As described above, according to the present invention, by providing two feedback loops, it is not necessary to operate the control circuit when the current signal input to the transimpedance amplifier circuit is very small, so a wide input dynamic range is secured. And cancellation of the influence of the variation of the transistor element of the differential circuit can be realized without deteriorating the noise characteristic of the transimpedance amplifier circuit.

以下、図面を用いて本発明に係るトランスインピーダンスアンプ回路の具体例を説明する。 Hereinafter, specific examples of the transimpedance amplifier circuit according to the present invention will be described using the drawings.

［実施例１］
図１を用いて本発明の実施例１に係るトランスインピーダンスアンプ回路について説明する。
図１に示すように、本実施例に係るトランスインピーダンスアンプ回路１０は、コア回路１１と、ポストアンプ回路１２と、第一のモニタ回路１３−１と、第一のＡＯＣ回路１４−１と、制御回路１５と、第二のモニタ回路１３−２と、第二のＡＯＣ回路１４−２とを備えている。 Example 1
A transimpedance amplifier circuit according to a first embodiment of the present invention will be described with reference to FIG.
As shown in FIG. 1, the transimpedance amplifier circuit 10 according to the present embodiment includes a core circuit 11, a post amplifier circuit 12, a first monitor circuit 13-1, and a first AOC circuit 14-1. A control circuit 15, a second monitor circuit 13-2, and a second AOC circuit 14-2 are provided.

コア回路１１は増幅回路１１ａと当該増幅回路１１ａの入出力端子間に設けられた帰還抵抗（Ｒｆ）１１ｂとから構成されており、入力される電流信号Ｉ_INを電圧信号に変換し増幅して出力する。
ポストアンプ回路１２は、コア回路１１から出力される電圧信号を増幅し差動信号Ｖ_OUTに変換して後段の回路へと出力する。 The core circuit 11 is composed of an amplifier circuit 11a and a feedback resistor (Rf) 11b provided between the input and output terminals of the amplifier circuit 11a, and converts an input current signal I _IN into a voltage signal and amplifies it. Output.
Postamp circuit 12 amplifies the voltage signal output from the core circuit 11 is converted to a differential signal V _OUT is output to a subsequent circuit.

第一のモニタ回路１３−１は、コア回路１１の電圧信号の平均電圧値を検出する。第一のモニタ回路１３−１で検出された値は第一のＡＯＣ回路１４−１に入力される。
第一のＡＯＣ回路１４−１は、第一のモニタ回路１３−１で検出された値が外部から入力される参照値としての参照電圧Ｖ_Refと常に同じ値になるように設定された制御信号を制御回路１５へ出力する。なお、参照電圧Ｖ_Refは、トランジスタ素子のばらつきがない場合に微小な電流が入力された時のコア回路１１の出力電圧レベル以下になるように設定する。
制御回路１５は、第一のＡＯＣ回路１４−１から入力される制御信号に基づき電流信号Ｉ_INの一部を分岐しコア回路１１へ入力される電流の大きさを調整する。 The first monitor circuit 13-1 detects an average voltage value of the voltage signal of the core circuit 11. The value detected by the first monitor circuit 13-1 is input to the first AOC circuit 14-1.
The first AOC circuit 14-1 is a control signal set such that the value detected by the first monitor circuit 13-1 is always equal to the reference voltage V _Ref as a reference value input from the outside. Are output to the control circuit 15. The reference voltage V _Ref is set to be equal to or lower than the output voltage level of the core circuit 11 when a minute current is input when there is no variation in transistor elements.
The control circuit 15 branches a part of the current signal I _IN based on the control signal input from the first AOC circuit 14-1 and adjusts the magnitude of the current input to the core circuit 11.

第二のモニタ回路１３−２は、ポストアンプ回路１２から出力される差動信号Ｖ_OUTのポジティブ側とネガティブ側のそれぞれの平均電圧値を検出する。第二のモニタ回路１３−２で検出された値は第二のＡＯＣ回路１４−２に入力される。
第二のＡＯＣ回路１４−２は、第二のモニタ回路１３−２で検出された差動信号Ｖ_OUTのポジティブ側とネガティブ側のそれぞれの平均電圧値の絶対値が等しくなるようにポストアンプ回路１２へ制御信号を出力する。 The second monitor circuit 13-2 detects an average voltage value of each of the positive side and the negative side of the differential signal V _OUT output from the post amplifier circuit 12. The value detected by the second monitor circuit 13-2 is input to the second AOC circuit 14-2.
The second AOC circuit 14-2 is a post amplifier circuit so that the absolute values of the average voltages of the positive and negative sides of the differential signal V _OUT detected by the second monitor circuit 13-2 are equal. Output control signal to 12.

本実施例のトランスインピーダンスアンプ回路１０では、第一のモニタ回路１３−１、第一のＡＯＣ回路１４−１、及び制御回路１５により構成される第一のフィードバックループによって、コア回路１１の出力電圧が一定になるように制御を行い、広い入力ダイナミックレンジを確保している。
また、第二のモニタ回路１３−２、及び第二のＡＯＣ回路１４−２により構成される第二のフィードバックループによって、ポストアンプ回路１２のポジティブ側とネガティブ側のそれぞれの平均電圧値の絶対値が常に同じ値になるように制御を行い、ポストアンプ回路１２のトランジスタ素子のばらつきの影響をキャンセルしている。 In the transimpedance amplifier circuit 10 of the present embodiment, the output voltage of the core circuit 11 is generated by the first feedback loop constituted by the first monitor circuit 13-1, the first AOC circuit 14-1, and the control circuit 15. Is controlled to be constant, and a wide input dynamic range is secured.
Also, by the second feedback loop configured by the second monitor circuit 13-2 and the second AOC circuit 14-2, the absolute value of the average voltage value of each of the positive side and the negative side of the post amplifier circuit 12 Is controlled so as to always have the same value, and the influence of variations in the transistor elements of the post amplifier circuit 12 is cancelled.

集積回路では、製造におけるトランジスタ素子のばらつきの影響があるため、微小信号を扱う場合には補償回路を設けることが不可欠である。特に差動回路であるポストアンプ回路１２では、トランジスタ素子のばらつきにより差動信号Ｖ_OUTが、ポジティブ側とネガティブ側でそれぞれ異なる値を示すようになるため、本実施例では、第二のモニタ回路１３−２でポストアンプ回路１２のポジティブ側とネガティブ側とから出力される差動信号Ｖ_OUTの平均電圧値をそれぞれ検出し、その絶対値が常に同じとなるように第二のＡＯＣ回路１４−２からポストアンプ回路１２へと制御信号を出力する。 In integrated circuits, it is essential to provide a compensation circuit when handling small signals because of the influence of variations in transistor elements in manufacturing. In particular, in the post amplifier circuit 12 which is a differential circuit, the differential signal V _OUT exhibits different values on the positive side and the negative side due to variations in the transistor elements, so in this embodiment, the second monitor circuit The average voltage value of the differential signal _V.sub.OUT output from the positive side and the negative side of the post amplifier circuit 12 is detected in 13-2, and the second AOC circuit 14- is detected so that the absolute value is always the same. 2 outputs a control signal to the post amplifier circuit 12;

図６に示す従来のトランスインピーダンスアンプ回路では、ポストアンプ１０２の出力側から制御回路１０５への一つのフィードバックループによって、広い入力ダイナミックレンジの確保とトランジスタ素子のばらつきの影響のキャンセルという二つの機能を実現していた。そのため、入力電流信号が微小な時でも、トランジスタ素子のばらつきの影響をキャンセルするために制御回路１０５を動作させなければならず、制御回路１０５の雑音が増加するためにトランスインピーダンスアンプ回路１００全体の雑音特性が悪化し、受信感度の低下を招いていた。 In the conventional transimpedance amplifier circuit shown in FIG. 6, one feedback loop from the output side of the post amplifier 102 to the control circuit 105 performs two functions of securing a wide input dynamic range and canceling the influence of variations in transistor elements. It had been realized. Therefore, even when the input current signal is very small, the control circuit 105 has to be operated to cancel the influence of the variation of the transistor element, and the noise of the control circuit 105 is increased. The noise characteristics deteriorate, leading to a decrease in reception sensitivity.

これに対し、本実施例のトランスインピーダンスアンプ回路１０では、上述した第一、第二の二つのフィードバックループを設けることで入力電流信号が微小な場合には制御回路１５を動作させることなくトランジスタ素子のばらつきの影響をキャンセルすることが可能となり、従来よりも雑音特性を改善することができ、トランスインピーダンスアンプ回路１０の受信感度を高めることができる。 On the other hand, in the transimpedance amplifier circuit 10 of this embodiment, when the input current signal is minute by providing the above-described first and second two feedback loops, the transistor element does not operate the control circuit 15 It is possible to cancel the influence of the variation in the noise, improve the noise characteristics more than in the conventional case, and increase the reception sensitivity of the transimpedance amplifier circuit 10.

図２に本実施例のトランスインピーダンスアンプ回路１０に微小な電流を入力した時の雑音特性と従来のトランスインピーダンスアンプ回路に微小な電流を入力した時の雑音特性とを比較したグラフを示す。図中、実線で示す値が本実施例の雑音特性、破線で示す値が従来の雑音特性である。 FIG. 2 shows a graph comparing noise characteristics when a minute current is input to the transimpedance amplifier circuit 10 of the present embodiment with noise characteristics when a minute current is input to the conventional transimpedance amplifier circuit. In the figure, the value indicated by the solid line is the noise characteristic of the present embodiment, and the value indicated by the broken line is the conventional noise characteristic.

図２から、本実施例のトランスインピーダンスアンプ回路１０は、従来のトランスインピーダンスアンプ回路と比べ、全ての周波数領域に対して低い入力換算雑音電流密度が実現できていることが分かる。これは、本実施例のトランスインピーダンスアンプ回路１０が、トランジスタ素子のばらつきが存在する場合でも入力電流が非常に小さい時には制御回路を動作させる必要がないため、受信可能な信号レベルをより低くできる、すなわち受信感度をより高めることができることを示している。 It can be understood from FIG. 2 that the transimpedance amplifier circuit 10 of the present embodiment can realize lower input conversion noise current density in all frequency regions as compared with the conventional transimpedance amplifier circuit. This is because the transimpedance amplifier circuit 10 of this embodiment can lower the receivable signal level because it is not necessary to operate the control circuit when the input current is very small even if there is a variation in transistor elements. That is, it shows that the reception sensitivity can be further enhanced.

［実施例２］
図３を用いて本発明の実施例２に係るトランスインピーダンスアンプ回路について説明する。
図３に示すように、本実施例に係るトランスインピーダンスアンプ回路２０は、コア回路２１と、ポストアンプ回路２２と、第一のモニタ回路２３−１と、第一のＡＯＣ回路２４−１と、制御回路２５と、第二のモニタ回路２３−２と、第二のＡＯＣ回路２４−２とを備えている。 Example 2
A transimpedance amplifier circuit according to a second embodiment of the present invention will be described with reference to FIG.
As shown in FIG. 3, the transimpedance amplifier circuit 20 according to the present embodiment includes a core circuit 21, a post amplifier circuit 22, a first monitor circuit 23-1, and a first AOC circuit 24-1. A control circuit 25, a second monitor circuit 23-2, and a second AOC circuit 24-2 are provided.

コア回路２１は増幅回路２１ａと当該増幅回路２１ａの入出力端子間に設けられた帰還抵抗（Ｒｆ）２１ｂとから構成されており、入力される電流信号Ｉ_INを電圧信号に変換し増幅して出力する。当該コア回路２１は利得可変回路であり、第一のＡＯＣ回路２４−１から入力される制御信号によって利得が制御される。
ポストアンプ回路２２は、コア回路２１から出力される電圧信号を増幅し差動信号Ｖ_OUTに変換して後段の回路へと出力する。当該ポストアンプ回路２２は利得可変回路であり、第一のＡＯＣ回路２４−１から入力される制御信号によって利得が制御される。 The core circuit 21 includes an amplifier circuit 21a and a feedback resistor (Rf) 21b provided between the input and output terminals of the amplifier circuit 21a, and converts the input current signal I _IN into a voltage signal and amplifies it. Output. The core circuit 21 is a gain variable circuit, and the gain is controlled by the control signal input from the first AOC circuit 24-1.
The post amplifier circuit 22 amplifies the voltage signal output from the core circuit 21, converts it into a differential signal V _OUT , and outputs it to the circuit of the subsequent stage. The post amplifier circuit 22 is a gain variable circuit, and its gain is controlled by a control signal input from the first AOC circuit 24-1.

第一のモニタ回路２３−１は、コア回路２１の電圧信号の平均電圧値を検出する。第一のモニタ回路２３−１で検出された値は第一のＡＯＣ回路２４−１に入力される。
第一のＡＯＣ回路２４−１は、第一のモニタ回路２３−１で検出された値が外部から入力される参照値としての参照電圧Ｖ_Refと常に同じ値になるように制御回路２５へ制御信号を出力する。また、当該制御信号に基づき、コア回路２１及びポストアンプ回路２２へ各々の利得を制御する信号を出力する。より詳しくは、第一のモニタ回路２３−１からの信号が、電流信号Ｉ_INが小さいことを示すときは利得を上げるように、電流信号Ｉ_INが大きいことを示すときは利得を下げるようにコア回路２１及びポストアンプ回路２２へ制御信号を出力する。これにより、利得を制御しない場合と比べてより広い入力ダイナミックレンジを得ることが可能となる。
制御回路２５は、第一のＡＯＣ回路２４−１から入力される制御信号に基づき電流信号Ｉ_INの一部を分岐しコア回路２１へ入力される電流信号の大きさを調整する。 The first monitor circuit 23-1 detects an average voltage value of the voltage signal of the core circuit 21. The value detected by the first monitor circuit 23-1 is input to the first AOC circuit 24-1.
The first AOC circuit 24-1 controls the control circuit 25 so that the value detected by the first monitor circuit 23-1 is always equal to the reference voltage V _Ref as a reference value input from the outside. Output a signal. Further, based on the control signal, a signal for controlling each gain is output to the core circuit 21 and the post amplifier circuit 22. More specifically, as the signal from the first monitor circuit 23-1 indicates that the current signal I _IN is small, the gain is increased. When the signal from the first monitor circuit 23 1 indicates that the current signal I _IN is large, the gain is reduced. A control signal is output to the core circuit 21 and the post amplifier circuit 22. This makes it possible to obtain a wider input dynamic range than when gain is not controlled.
The control circuit 25 branches a part of the current signal I _IN based on the control signal input from the first AOC circuit 24-1, and adjusts the magnitude of the current signal input to the core circuit 21.

第二のモニタ回路２３−２は、ポストアンプ回路２２から出力される差動信号Ｖ_OUTのポジティブ側とネガティブ側の平均電圧値をそれぞれ検出する。第二のモニタ回路２３−２で検出された値は第二のＡＯＣ回路２４−２に入力される。
第二のＡＯＣ回路２４−２は、第二のモニタ回路２３−２で検出された差動信号Ｖ_OUTのポジティブ側とネガティブ側のそれぞれの平均電圧値の絶対値が等しくなるようにポストアンプ回路２２へ制御信号を出力する。 The second monitor circuit 23-2 detects an average voltage value of the positive side and the negative side of the differential signal V _OUT output from the post amplifier circuit 22. The value detected by the second monitor circuit 23-2 is input to the second AOC circuit 24-2.
The second AOC circuit 24-2 is a post amplifier circuit so that the absolute values of the average voltages of the positive and negative sides of the differential signal V _OUT detected by the second monitor circuit 23-2 become equal. The control signal is output to 22.

このような本実施例のトランスインピーダンスアンプ回路２０では、第一のモニタ回路２３−１、第一のＡＯＣ回路２４−１、及び制御回路２５により構成される第一のフィードバックループによって、コア回路２１の出力電圧が一定になるように制御を行い、さらに、第一のＡＯＣ回路２４−１から出力される制御信号によりコア回路２１及びポストアンプ回路２２の利得を制御することで、広い入力ダイナミックレンジを確保している。
また、第二のモニタ回路２３−２、及び第二のＡＯＣ回路２４−２により構成される第二のフィードバックループによって、ポストアンプ回路２２のポジティブ側とネガティブ側のそれぞれの平均電圧値の絶対値が常に同じ値になるように制御を行い、ポストアンプ回路３２のトランジスタ素子のばらつきの影響をキャンセルしている。 In the transimpedance amplifier circuit 20 of the present embodiment, the core circuit 21 is formed by the first feedback loop constituted by the first monitor circuit 23-1, the first AOC circuit 24-1, and the control circuit 25. Control so that the output voltage of the circuit becomes constant, and further by controlling the gains of the core circuit 21 and the post amplifier circuit 22 by the control signal output from the first AOC circuit 24-1, a wide input dynamic range can be obtained. Is secured.
Also, by the second feedback loop configured by the second monitor circuit 23-2 and the second AOC circuit 24-2, the absolute value of the average voltage value of each of the positive side and the negative side of the post amplifier circuit 22 Is controlled so as to always have the same value, and the influence of variations in the transistor elements of the post amplifier circuit 32 is cancelled.

本実施例によれば、上述した実施例１と同様に受信感度を高める効果が得られるとともに、実施例１よりもさらにより広い入力ダイナミックレンジを得ることが可能となる。 According to this embodiment, the effect of enhancing the reception sensitivity can be obtained as in the first embodiment described above, and it is possible to obtain a wider input dynamic range than the first embodiment.

なお、本実施例では、第一のＡＯＣ回路２４−１がコア回路２１及びポストアンプ回路２２へ各々の利得を制御する信号を出力する例を示したが、コア回路２１及びポストアンプ回路２２のいずれか一方へ利得を制御する信号を出力するようにしてもよい。 In the present embodiment, an example is shown in which the first AOC circuit 24-1 outputs signals for controlling the respective gains to the core circuit 21 and the post amplifier circuit 22, but in the core circuit 21 and the post amplifier circuit 22 A signal for controlling the gain may be output to either one.

［実施例３］
図４を用いて本発明の実施例３に係るトランスインピーダンスアンプ回路について説明する。
図４に示すように、本実施例に係るトランスインピーダンスアンプ回路３０は、コア回路３１と、ポストアンプ回路３２と、第一のモニタ回路３３−１と、第一のＡＯＣ回路３４−１と、制御回路３５と、第二のモニタ回路３３−２と、第二のＡＯＣ回路３４−２と、ダミーコア回路３６とを備えている。 [Example 3]
A transimpedance amplifier circuit according to a third embodiment of the present invention will be described with reference to FIG.
As shown in FIG. 4, the transimpedance amplifier circuit 30 according to this embodiment includes a core circuit 31, a post amplifier circuit 32, a first monitor circuit 33-1, and a first AOC circuit 34-1. A control circuit 35, a second monitor circuit 33-2, a second AOC circuit 34-2, and a dummy core circuit 36 are provided.

コア回路３１は増幅回路３１ａと当該増幅回路３１ａの入出力端子間に設けられた帰還抵抗（Ｒｆ）３１ｂとから構成されており、入力される電流信号Ｉ_INを電圧信号に変換し増幅して出力する。
ポストアンプ回路３２は、コア回路３１及びダミーコア回路３６から出力される電圧信号を増幅し差動信号Ｖ_OUTに変換して後段の回路へと出力する。
第一のモニタ回路３３−１は、コア回路３１の電圧信号の平均電圧値を検出する。第一のモニタ回路３３−１で検出された値は第一のＡＯＣ回路３４−１に入力される。
第一のＡＯＣ回路３４−１は、第一のモニタ回路３３−１で検出された値が外部から入力される参照値としての参照電圧Ｖ_Refと常に同じ値になるように設定された制御信号を制御回路３５へ出力する。
制御回路３５は、第一のＡＯＣ回路３４−１から入力される制御信号に基づき電流信号Ｉ_INの一部を分岐しコア回路３１へ入力される電流信号の大きさを調整する。 The core circuit 31 includes an amplification circuit 31a and a feedback resistor (Rf) 31b provided between the input and output terminals of the amplification circuit 31a, and converts the input current signal I _IN into a voltage signal and amplifies it. Output.
The post amplifier circuit 32 amplifies the voltage signal output from the core circuit 31 and the dummy core circuit 36, converts it into a differential signal V _OUT , and outputs it to the circuit of the subsequent stage.
The first monitor circuit 33-1 detects an average voltage value of the voltage signal of the core circuit 31. The value detected by the first monitor circuit 33-1 is input to the first AOC circuit 34-1.
The first AOC circuit 34-1 is a control signal set such that the value detected by the first monitor circuit 33-1 is always equal to the reference voltage V _Ref as a reference value input from the outside. Are output to the control circuit 35.
The control circuit 35 branches a part of the current signal I _IN based on the control signal input from the first AOC circuit 34-1, and adjusts the magnitude of the current signal input to the core circuit 31.

第二のモニタ回路３３−２は、ポストアンプ回路３２から出力される差動信号Ｖ_OUTのポジティブ側とネガティブ側のそれぞれの平均電圧値を検出する。第二のモニタ回路３３−２で検出された値は第二のＡＯＣ回路３４−２に入力される。
第二のＡＯＣ回路３４−２は、第二のモニタ回路３３−２で検出された差動信号Ｖ_OUTのポジティブ側とネガティブ側のそれぞれの平均電圧値の絶対値が等しくなるようにダミーコア回路３６へ制御信号を出力する。
ダミーコア回路３６は、利得可変回路であって、増幅回路３６ａと当該増幅回路３６ａの入出力端子間に設けられた帰還抵抗（Ｒｆ）３６ｂとから構成されており、第二のＡＯＣ回路３４−２から入力される制御信号に基づき利得が制御され、大きさを調整された出力電圧をポストアンプ回路３２へ出力する。 The second monitor circuit 33-2 detects an average voltage value of each of the positive side and the negative side of the differential signal V _OUT output from the post amplifier circuit 32. The value detected by the second monitor circuit 33-2 is input to the second AOC circuit 34-2.
Second AOC circuit 34-2, the second absolute value becomes equal so that the dummy core circuits of the respective average voltage value of the positive side and negative side of the differential signal V _OUT which is detected by the monitor circuit 33-2 36 Output control signal to
The dummy core circuit 36 is a gain variable circuit, and is composed of an amplifier circuit 36a and a feedback resistor (Rf) 36b provided between the input and output terminals of the amplifier circuit 36a. The second AOC circuit 34-2 The gain is controlled on the basis of the control signal input from the output terminal and the output voltage whose size is adjusted is output to the post amplifier circuit 32.

すなわち、本実施例は、実施例１に対し、コア回路３１と並列にダミーコア回路３６を設け、ポストアンプ回路３２にコア回路３１の出力電圧とダミーコア回路３６の出力電圧とを入力する構成としている。 That is, in the present embodiment, the dummy core circuit 36 is provided in parallel with the core circuit 31 in the first embodiment, and the output voltage of the core circuit 31 and the output voltage of the dummy core circuit 36 are input to the post amplifier circuit 32. .

このような本実施例のトランスインピーダンスアンプ回路３０では、第一のモニタ回路３３−１、第一のＡＯＣ回路３４−１、及び制御回路３５により構成される第一のフィードバックループによって、コア回路３１の出力電圧が一定になるように制御を行い、広い入力ダイナミックレンジを確保している。
また、第二のモニタ回路３３−２、第二のＡＯＣ回路３４−２、及びダミーコア回路３６により構成される第二のフィードバックループによって、ポストアンプ回路３２のポジティブ側とネガティブ側のそれぞれの平均電圧値の絶対値が常に同じ値になるように制御を行い、ポストアンプ回路３２のトランジスタ素子のばらつきの影響をキャンセルしている。 In the transimpedance amplifier circuit 30 of this embodiment, the core circuit 31 is formed by the first feedback loop constituted by the first monitor circuit 33-1, the first AOC circuit 34-1, and the control circuit 35. Control is performed so that the output voltage of the circuit is constant, and a wide input dynamic range is secured.
Also, by the second feedback loop constituted by the second monitor circuit 33-2, the second AOC circuit 34-2, and the dummy core circuit 36, the average voltage of each of the positive side and the negative side of the post amplifier circuit 32 Control is performed so that the absolute value of the value is always the same value, and the influence of the variation of the transistor element of the post amplifier circuit 32 is canceled.

本実施例によれば、実施例１と同様に受信感度を高める効果が得られることに加え、実施例１に比べて、第二のＡＯＣ回路３４−２とポストアンプ回路３２の間に利得を有するダミーコア回路３６を挟むことで、第二のＡＯＣ回路３４−２で制御可能な調整レンジを広くすることができるとともに、コア回路３１とダミーコア回路３６とを並列にならべて疑似差動構成をとることで、電源電圧変動への耐性を強めることができる。 According to the present embodiment, in addition to the effect of enhancing the reception sensitivity as in the first embodiment is obtained, compared to the first embodiment, a gain is provided between the second AOC circuit 34-2 and the post amplifier circuit 32. By interposing the dummy core circuit 36, the adjustable range which can be controlled by the second AOC circuit 34-2 can be widened, and the core circuit 31 and the dummy core circuit 36 are arranged in parallel to form a pseudo differential configuration. This makes it possible to enhance the resistance to power supply voltage fluctuations.

なお、本実施例においても、実施例２と同様に第一のＡＯＣ回路３４−１から制御回路３５への制御信号に基づき、コア回路３１とポストアンプ回路３２の利得を制御することももちろん可能であり、このような構成とすれば、より広い入力ダイナミックレンジを得ることが可能となる。 Also in the present embodiment, as in the second embodiment, it is of course possible to control the gains of the core circuit 31 and the post amplifier circuit 32 based on the control signal from the first AOC circuit 34-1 to the control circuit 35. With such a configuration, it is possible to obtain a wider input dynamic range.

［実施例４］
図５を用いて本発明の実施例４に係るトランスインピーダンスアンプ回路について説明する。
図５に示すように、本実施例に係るトランスインピーダンスアンプ回路４０は、コア回路４１と、ポストアンプ回路４２と、第一のモニタ回路４３−１と、第一のＡＯＣ回路４４−１と、制御回路４５と、第二のモニタ回路４３−２と、第二のＡＯＣ回路４４−２と、加減算器４７と、ダミーコア回路４６とを備えている。 Example 4
A transimpedance amplifier circuit according to a fourth embodiment of the present invention will be described with reference to FIG.
As shown in FIG. 5, the transimpedance amplifier circuit 40 according to the present embodiment includes a core circuit 41, a post amplifier circuit 42, a first monitor circuit 43-1, and a first AOC circuit 44-1. A control circuit 45, a second monitor circuit 43-2, a second AOC circuit 44-2, an adder / subtractor 47, and a dummy core circuit 46 are provided.

コア回路４１は増幅回路４１ａと当該増幅回路４１ａの入出力端子間に設けられた帰還抵抗（Ｒｆ）４１ｂとから構成されており、入力される電流信号Ｉ_INを電圧信号に変換し増幅して出力する。
ポストアンプ回路４２は、コア回路４１及び加減算器４７から出力される電圧信号を増幅し差動信号Ｖ_OUTに変換して後段の回路へと出力する。 The core circuit 41 includes an amplifier circuit 41a and a feedback resistor (Rf) 41b provided between the input and output terminals of the amplifier circuit 41a, and converts the input current signal I _IN into a voltage signal and amplifies it. Output.
The post amplifier circuit 42 amplifies the voltage signal output from the core circuit 41 and the adder / subtractor 47, converts it into a differential signal V _OUT , and outputs it to the circuit of the subsequent stage.

第一のモニタ回路４３−１は、コア回路４１の電圧信号の平均電圧値を検出する。第一のモニタ回路４３−１で検出された値は第一のＡＯＣ回路４４−１に入力される。
第一のＡＯＣ回路４４−１は、第一のモニタ回路４３−１で検出された値とダミーコア回路４６から出力される電圧信号とが常に同じ値になるように設定された制御信号を制御回路４５へ出力する。
制御回路４５は、第一のＡＯＣ回路４４−１から入力される制御信号に基づき電流信号Ｉ_INの一部を分岐しコア回路４１へ入力される電流信号の大きさを調整する。 The first monitor circuit 43-1 detects the average voltage value of the voltage signal of the core circuit 41. The value detected by the first monitor circuit 43-1 is input to the first AOC circuit 44-1.
The first AOC circuit 44-1 controls the control signal set such that the value detected by the first monitor circuit 43-1 and the voltage signal output from the dummy core circuit 46 always have the same value. Output to 45
The control circuit 45 branches a part of the current signal I _IN based on the control signal input from the first AOC circuit 44-1 and adjusts the magnitude of the current signal input to the core circuit 41.

第二のモニタ回路４３−２は、ポストアンプ回路４２から出力される差動信号Ｖ_OUTのポジティブ側とネガティブ側の平均電圧値をそれぞれ検出する。第二のモニタ回路４３−２で検出された値は第二のＡＯＣ回路４４−２に入力される。
第二のＡＯＣ回路４４−２は、第二のモニタ回路４３−２で検出された差動信号Ｖ_OUTのポジティブ側とネガティブ側のそれぞれの平均電圧値の絶対値が等しくなるように加減算器４７へ制御信号を出力する。 The second monitor circuit 43-2 detects an average voltage value of the positive side and the negative side of the differential signal V _OUT output from the post amplifier circuit 42. The value detected by the second monitor circuit 43-2 is input to the second AOC circuit 44-2.
The second AOC circuit 44-2 has an adder-subtractor 47 so that the absolute values of the average voltages of the positive and negative sides of the differential signal V _OUT detected by the second monitor circuit 43-2 are equal. Output control signal to

加減算器４７は、ダミーコア回路４６から出力される電圧信号の大きさを第二のＡＯＣ回路４４−２から入力される制御信号に基づき調整してポストアンプ回路４２へ出力する。
ダミーコア回路４６は、増幅回路４６ａと当該増幅回路４６ａの入出力端子間に設けられた帰還抵抗（Ｒｆ）４６ｂとから構成されており、出力電圧を加減算器４７へ出力する。なお、ダミーコア回路４６の出力電圧の大きさは、微小な電流が入力された時のコア回路４１の出力電圧レベル以下になるように制御されるものとする。 The adder / subtractor 47 adjusts the magnitude of the voltage signal output from the dummy core circuit 46 based on the control signal input from the second AOC circuit 44-2 and outputs the adjusted signal to the post amplifier circuit 42.
The dummy core circuit 46 is composed of an amplifier circuit 46 a and a feedback resistor (Rf) 46 b provided between the input and output terminals of the amplifier circuit 46 a, and outputs an output voltage to the adder / subtractor 47. The magnitude of the output voltage of dummy core circuit 46 is controlled to be equal to or lower than the output voltage level of core circuit 41 when a minute current is input.

すなわち、本実施例では、実施例３に対し、参照電圧Ｖ_Refの代わりにダミーコア回路４６から出力される電圧信号を第一のＡＯＣ回路４４−１に入力し、また、ポストアンプ回路４２の片側の入力には、ダミーコア回路４６から出力される電圧信号の大きさを第二のＡＯＣ回路４４−２によって制御された加減算器４７で調整したものを入力する構成としている。 That is, in this embodiment, a voltage signal output from the dummy core circuit 46 is input to the first AOC circuit 44-1 instead of the reference voltage V _{Ref in} the third embodiment, and one side of the post amplifier circuit 42. The size of the voltage signal output from the dummy core circuit 46 is adjusted by the adder / subtractor 47 controlled by the second AOC circuit 44-2 to the input of the circuit.

このような本実施例のトランスインピーダンスアンプ回路４０では、第一のモニタ回路４３−１、第一のＡＯＣ回路４４−１、及び制御回路４５により構成される第一のフィードバックループによって、コア回路４１の出力電圧が一定になるように制御を行い、広い入力ダイナミックレンジを確保している。
また、第二のモニタ回路４３−２、第二のＡＯＣ回路４４−２、加減算器４７、及びダミーコア回路４６により構成される第二のフィードバックループによって、ポストアンプ回路４２のポジティブ側とネガティブ側のそれぞれの平均電圧値の絶対値が常に同じ値になるように制御を行い、ポストアンプ回路４２のトランジスタ素子のばらつきの影響をキャンセルしている。 In the transimpedance amplifier circuit 40 of this embodiment, the core circuit 41 is formed by the first feedback loop constituted by the first monitor circuit 43-1, the first AOC circuit 44-1, and the control circuit 45. Control is performed so that the output voltage of the circuit is constant, and a wide input dynamic range is secured.
In addition, the second feedback loop constituted by the second monitor circuit 43-2, the second AOC circuit 44-2, the adder / subtractor 47, and the dummy core circuit 46 allows the post amplifier circuit 42 to have a positive side and a negative side. Control is performed so that the absolute values of the respective average voltage values are always the same value, and the influence of variations in the transistor elements of the post amplifier circuit 42 is cancelled.

本実施例によれば、実施例１と同様に受信感度を高める効果が得られることに加え、参照電圧Ｖ_Refを用意する必要がないため、外部から電圧を供給するための電極、または電圧生成回路といった回路を削減することができる。また、コア回路４１とダミーコア回路４６を並列にならべて疑似差動構成をとることで、電源電圧変動に対する耐性を強めることができる。 According to this embodiment, in addition to the effect of enhancing the reception sensitivity as in the first embodiment, there is no need to prepare the reference voltage V _Ref , so an electrode for supplying a voltage from the outside, or voltage generation It is possible to reduce circuits such as circuits. Further, by arranging the core circuit 41 and the dummy core circuit 46 in parallel to form a pseudo differential configuration, it is possible to enhance the resistance to power supply voltage fluctuation.

なお、本実施例においても、実施例２と同様に第一のＡＯＣ回路４４−１から制御回路４５への制御信号に基づき、コア回路４１とポストアンプ回路４２の利得を制御することももちろん可能であり、これにより、より広い入力ダイナミックレンジを得ることが可能となる。 In the present embodiment, as in the second embodiment, it is of course possible to control the gains of the core circuit 41 and the post amplifier circuit 42 based on the control signal from the first AOC circuit 44-1 to the control circuit 45. This makes it possible to obtain a wider input dynamic range.

本発明は、フォトダイオード等の受光素子と共に用いられる受信機において、広い入力ダイナミックレンジと低雑音特性が求められるトランスインピーダンスアンプ回路に適用することができる。 INDUSTRIAL APPLICABILITY The present invention can be applied to a transimpedance amplifier circuit requiring a wide input dynamic range and low noise characteristics in a receiver used together with a light receiving element such as a photodiode.

１０，２０，３０，４０トランスインピーダンスアンプ回路
１１，２１，３１，４１コア回路
１１ａ，２１ａ，３１ａ，４１ａ増幅回路
１１ｂ，２１ｂ，３１ｂ，４１ｂ帰還抵抗
１２，２２，３２，４２ポストアンプ回路
１３−１，２３−１，３３−１，４３−１第一のモニタ回路
１３−２，２３−２，３３−２，４３−２第二のモニタ回路
１４−１，２４−１，３４−１，４４−１第一のＡＯＣ回路
１４−２，２４−２，３４−２，４４−２第二のＡＯＣ回路
１５，２５，３５，４５制御回路
３６，４６ダミーコア回路
４７加減算器
Ｉ_IN 電流信号
Ｖ_OUT 差動信号
Ｖ_Ref 参照電圧 10, 20, 30, 40 Transimpedance Amplifier Circuit 11, 21, 31, 41 Core Circuit 11a, 21a, 31a, 41a Amplifier Circuit 11b, 21b, 31b, 41b Feedback Resistor 12, 22, 32, 42 Post Amplifier Circuit 13- 1, 3-1, 31-3, 43-1 First monitor circuit 13-2, 23-2, 3-3, 43-2 Second monitor circuit 14-1, 24-1, 34-1 44-1 first AOC circuit 14-2, 24-2, 24-2, 42-4-2 second AOC circuit 15, 25, 35, 45 control circuit 36, 46 dummy core circuit 47 adder-subtractor I _IN current signal V _OUT differential signal V _Ref reference voltage

Claims

A transimpedance amplifier circuit comprising: a core circuit that converts and amplifies an input current signal into a voltage signal; and a post amplifier circuit that amplifies a voltage signal output from the core circuit, converts it into a differential signal, and outputs it. ,
A first monitor circuit for detecting an average voltage value of voltage signals output from the core circuit;
The first control circuit outputs a control signal such that the average voltage value of the voltage signal output from the core circuit always has the same value as a reference value separately input according to the average voltage value detected by the first monitor circuit Feedback circuit, and
A control circuit connected to an input side of the core circuit and controlling a magnitude of a current signal input to the core circuit according to a control signal output from the first feedback circuit;
A second monitor circuit for detecting an average voltage value of each of the positive side and the negative side of the differential signal of the post amplifier circuit;
The post amplifier circuit is configured such that absolute values of average voltages of the positive and negative sides of the differential signal of the post amplifier circuit always become the same according to the average voltage value detected by the second monitor circuit. And a second feedback circuit that outputs a control signal to the
The reference value is constant,
The post amplifier circuit has two inputs,
The core circuit outputs the voltage signal to one input of the post amplifier circuit,
A transimpedance amplifier circuit, wherein the second feedback circuit outputs the control signal to the other input of the post amplifier circuit.

In the transimpedance amplifier circuit according to claim 1,
Either or both of the core circuit and the post amplifier circuit are gain variable circuits,
The first feedback circuit outputs a control signal for reducing the gain when the input signal is large with respect to both or either of the core circuit and the post amplifier circuit, and when the input signal is small, What is claimed is: 1. A transimpedance amplifier circuit that outputs a control signal for increasing gain.

In the transimpedance amplifier circuit according to claim 1 or 2,
A dummy core circuit having the same circuit configuration as the core circuit is provided between the second feedback circuit and the post amplifier circuit,
The second feedback circuit outputs a control signal to the dummy core circuit such that absolute values of average voltages of the positive and negative sides of the differential signal of the post amplifier circuit are always the same.
The transimpedance amplifier circuit, wherein the dummy core circuit outputs a voltage signal whose magnitude is adjusted according to the control signal to the other input of the post amplifier circuit.

The transimpedance amplifier circuit according to any one of claims 1 to 3.
The transimpedance amplifier circuit, wherein the reference value is a reference voltage input from the outside or a reference voltage applied from a reference voltage source in an integrated circuit in which the transimpedance amplifier circuit is integrated.

In the transimpedance amplifier circuit according to claim 1 or 2,
Have a same circuit configuration as before SL core circuit, provided with a dummy core circuit arranged in parallel with the core circuit,
And an adder-subtractor connected to the input side of the post-amplifier circuit and to which the output voltage of the dummy core circuit is input.
The reference value is an output voltage value of the dummy core circuit,
The second feedback circuit outputs a control signal to the adder / subtractor such that absolute values of average voltages of the positive and negative sides of the differential signal of the post amplifier circuit are always the same.
The transimpedance amplifier circuit, wherein the adder-subtractor outputs the voltage signal of the dummy core circuit whose magnitude has been adjusted according to the control signal, to the other input of the post amplifier circuit.