JP6318565B2 - 半導体装置および電子機器 - Google Patents
半導体装置および電子機器 Download PDFInfo
- Publication number
- JP6318565B2 JP6318565B2 JP2013235404A JP2013235404A JP6318565B2 JP 6318565 B2 JP6318565 B2 JP 6318565B2 JP 2013235404 A JP2013235404 A JP 2013235404A JP 2013235404 A JP2013235404 A JP 2013235404A JP 6318565 B2 JP6318565 B2 JP 6318565B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit unit
- processing circuit
- signal processing
- semiconductor device
- inductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 57
- 238000012545 processing Methods 0.000 claims description 89
- 239000000758 substrate Substances 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 7
- 230000008569 process Effects 0.000 claims description 5
- 230000006866 deterioration Effects 0.000 description 8
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000003416 augmentation Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S19/00—Satellite radio beacon positioning systems; Determining position, velocity or attitude using signals transmitted by such systems
- G01S19/01—Satellite radio beacon positioning systems transmitting time-stamped messages, e.g. GPS [Global Positioning System], GLONASS [Global Orbiting Navigation Satellite System] or GALILEO
- G01S19/13—Receivers
- G01S19/35—Constructional details or hardware or software details of the signal processing chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/645—Inductive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/141—Disposition
- H01L2224/1412—Layout
- H01L2224/1413—Square or rectangular array
- H01L2224/14132—Square or rectangular array being non uniform, i.e. having a non uniform pitch across the array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本発明は、半導体装置等に関する。
小型化や低価格化を目的としてアナログ信号処理回路部とデジタル信号処理回路部とを半導体基板上に集積して一体化した半導体装置が知られている。アナログ信号処理回路部には、受動素子が数多く用いられている。また、半導体装置には、表面に複数のバンプ（外部電極）が設けられる（例えば、特許文献１参照）。
アナログ信号処理回路部の受動素子のうち、１素子当たりの平面視における面積が比較的大きいのがインダクターである。インダクターは近い位置に金属があると磁束が変化し、インダクターとしての特性が劣化し得る。また、平面視における面積という点では、半導体装置表面に配置されるバンプも１つ当たりの平面視面積が比較的大きい。従って、インダクターの上方にバンプが位置しないように回路配置やバンプの数を設計する必要がある。しかし、多機能化、多回路集積化を図る半導体装置において、バンプの数をできる限り多くしたい要求や、半導体装置全体の更なる小型化の要求がある。
本発明は上述した課題に鑑みて考案されたものであり、その目的とするところは、インダクターを備えた半導体装置において、インダクターの特性劣化を抑えた新たな半導体装置、およびその半導体装置を含む電子機器を実現することである。
上記課題を解決するための第１の形態は、半導体装置であって、基板と、前記基板に積層され、インダクターを含む第１層と、前記第１層の前記基板とは反対側に配置されたバンプ群と、を含み、前記バンプ群は、所定規則で配置された複数のバンプと、前記複数のバンプとは異なるバンプであって、前記半導体装置を平面視した場合に、前記複数のバンプとは異なるバンプの中心が前記インダクターと重ならない少なくとも１個のバンプと、を含む、半導体装置である。
この第１の形態によれば、バンプ群のうち一部のバンプが、平面視において、バンプの中心がインダクターと重ならない位置に配置される。また、バンプ群は、所定規則で配置された複数のバンプを含む。インダクターに影響を与える可能性のあるバンプの中心をインダクターの中央上方からずれた位置に配置することで、インダクターへの影響を低減することができ、インダクターの特性劣化を抑えることができる。
また、第２の形態は、前記基板は平面視において矩形であり、前記インダクターは、平面視において前記矩形の何れかの角部に位置しており、前記インダクターを含み、アナログ信号を処理してデジタル信号を出力するアナログ信号処理回路部と、平面視において前記デジタル信号処理回路部と離間して設けられ、前記デジタル信号を処理するデジタル信号処理回路部と、を含む半導体装置である。
この第２の形態によれば、アナログ信号処理回路部とデジタル信号処理回路部とを備えた半導体装置が実現される。また、基板は平面視において矩形であり、インダクターが平面視において矩形の何れかの角部に設けられる。インダクターを角部に設けたことにより、インダクターに影響を与える可能性のあるバンプの数を低減することができる。また、アナログ信号処理回路部はインダクターを含む。さらに、アナログ信号処理回路部とデジタル信号処理回路部とが平面視において離間して設けられる。このため、アナログ信号処理回路部へのデジタル信号処理回路部からの電磁波の干渉を低減することができる。
また、第３の形態は、平面視において前記アナログ信号処理回路部が、前記インダクターと前記デジタル信号処理回路部との間に電源回路部を有する、半導体装置である。
この第３の形態によれば、平面視において、インダクターとデジタル信号処理回路部との間に電源回路部が配置される。電源回路部は、デジタル信号処理回路部よりも電磁波の発生が少ない。電源回路部をインダクターとデジタル信号処理回路部との間に設けることで、インダクターがデジタル信号処理回路部から受ける電磁波の干渉を一層低減することができる。
また、第４の形態は、前記デジタル信号処理回路部が、第１の動作周波数で動作する第１のメモリーと、前記第１の動作周波数よりも低い第２の動作周波数で動作する第２のメモリーと、を含み、前記第１のメモリーと前記アナログ信号処理回路部との距離が、前記第２のメモリーと前記アナログ信号処理回路部との距離よりも長い、半導体装置である。
この第４の形態によれば、デジタル信号処理回路部は、相対的に動作周波数の高い第１のメモリーと、相対的に動作周波数の低い第２のメモリーを有する。そして、第１のメモリーに比べて第２のメモリーの方が、アナログ信号処理回路部までの距離が近い位置に配置される。これによって、第１のメモリーとアナログ信号処理回路部との距離が第２のメモリーとアナログ信号処理回路部との距離以下である場合よりも、アナログ信号処理回路部がデジタル信号処理回路部から受ける電磁波の干渉を低減することができる。
また、第５の形態は、前記アナログ信号処理回路部は、アナログ信号を受信する受信回路部である、半導体装置である。
この第５の形態によれば、半導体装置によってアナログ信号を受信することができる。
また、第６の形態は、ＬＮＡ（Low Noise Amplifier）を更に含み、前記ＬＮＡは前記インダクターを含む、半導体装置である。
この第６の形態によれば、アナログ信号処理回路部に含まれるＬＮＡがインダクターを含む。インダクターの特性劣化を抑えることで、ＬＮＡの特性劣化を抑えた半導体装置を構成できる。
また、第７の形態は、前記アナログ信号は、測位用衛星信号であり、前記デジタル信号処理回路部は、前記測位用衛星信号を捕捉するための相関演算を行う相関演算回路部と、第１の動作周波数で動作する第１のメモリーと、を含み、前記第１のメモリーと前記アナログ信号処理回路部との距離が、前記相関演算回路部と前記アナログ信号処理回路部との距離よりも長い、半導体装置である。
この第７の形態によれば、半導体装置は測位用衛星信号を受信することができる。また、測位用衛星信号の受信装置であるから、デジタル信号処理回路部には相関演算回路部が含まれる。第１のメモリーとアナログ信号処理回路部との距離は、相関演算回路部とアナログ信号処理回路部よりも長い。相関演算回路部が生じる電磁波は、第１の動作周波数で動作する第１のメモリーが生じる電磁波よりも相対的に低い。そのため、相関演算回路部を第１のメモリーよりもアナログ信号処理回路部の近くに配置することで、アナログ信号処理回路部がデジタル信号処理回路部から受ける電磁波の干渉を一層低減することができる。
また、第８の形態は、前記アナログ信号処理回路部は、前記インダクターを３以上有し、平面視において各前記インダクターの中央を結ぶ平面視多角形の面積が、０．０８ｍｍ２以上０．１１６ｍｍ２以下である、半導体装置である。
この第８の形態によれば、インダクターを３以上有し、平面視において各インダクターの中央を結ぶ平面視多角形の面積が、０．０８ｍｍ２以上０．１１６ｍｍ２以下の半導体装置を構成することができる。
図１は、本実施形態のＷＣＳＰ（ウェハレベルチップサイズパッケージ）と呼ばれる半導体装置１の平面図である。なお、封止樹脂を省略して示している。また、この半導体装置１は、例えば、チップサイズが「３．５ｍｍ×３．５ｍｍ×０．５ｍｍ」以上「３．６５ｍｍ×３．６５ｍｍ×０．７５ｍｍ」以下である。
半導体装置１は、平面視において矩形の半導体基板（基板に相当する）の上（表面）に、トランジスタや抵抗、コンデンサ、インダクター等を含む複数の回路ブロックが形成・集積されて構成されている。回路ブロックが形成されている層を、以下では「第１層」という。また、第１層の上には、各回路ブロックに接続された複数の電極パッド１０が半導体装置１の四辺に沿って形成されている。電極パッド１０は、例えば銅で形成された配線（再配線）３０と接続されている。電極パッド１０と配線３０とが形成された層を、以下では「第２層」という。また、第２層の上の、平面視において電極パッド１０が形成された領域よりも内側の領域には、外部電極である複数のバンプ（ボール電極）２０を含むバンプ群が形成されており、配線３０によって電極パッド１０と接続されている。つまり、バンプ群は、第１層に対して基板とは反対側に配置されている。バンプ２０は、半導体装置１を外部（例えば、半導体装置１を制御するプロセッサー等）と接続するための端子である。バンプ２０を除く半導体基板上には、ポリイミド等からなる絶縁層が形成されている。この構造により、バンプ２０が絶縁層から露出している。なお、「矩形」は長方形または正方形であり、各辺は平面視において完全な直線でなくても良い。
バンプ２０は、バンプ群の一部のバンプであるバンプ２０ａを除き、所定規則で配置されている。本実施形態では、バンプ２０の配置規則は、縦横に行列状に配置した構成とするが、中央部以外を取り囲むように２重或いは３重などの環状配置した構成としてもよい。バンプ２０ａは、平面視した際に、インダクター５２ａ，５２ｂと一部が重なるような位置に配置されており、他のバンプの配置規則とは異なっている。
詳細には、平面視においてバンプ２０ａの中心がインダクターと重ならない位置に、バンプ２０ａが配置されている。バンプ２０ａと重なるインダクター５２ａ，５２ｂの面積が、当該インダクター５２ａ，５２ｂの面積の半分未満となるように、バンプ２０ａが配置されている。なお、「バンプ２０ａの中心」とは、平面視におけるバンプ２０ａの輪郭の形状（本実施形態では円形）の、外心（外接円の中心）又は内心（内接円の中心）である。本明細書において、「インダクター」は、特に断りがない限り、インダクターのコイル部分と、その周囲の領域とを含む。また、配線３０は、平面視した際に、インダクター５２ａ〜５２ｃに重ならない位置に配置される。
図１において、半導体装置１には、４つの角部のうちの左上角部に、３つのインダクター５２ａ〜５２ｃが配置されている。インダクター５２ａ〜５２ｃの大きさは、必要な性能に基づいて定められるが、インダクター５２ａ〜５２ｃのうちの少なくとも１つは、平面視における幅が、バンプ２０を所定規則で配置した場合に隣り合う２つのバンプ２０の間隔（中心間の距離）よりも長い。ここで、インダクターの幅は、２つのバンプ２０の中心間を結ぶ方向と平行な方向における幅である。
仮に、所定規則（行列状）でバンプ２０を配置した場合の仮の位置２２ａ，２２ｂを、図１に点線で示す。左上の仮の位置２２ａとインダクター５２ａとが、インダクター５２ａの面積の半分以上の面積で重なり、その右隣の仮の位置２２ｂとインダクター５２ｂとが、インダクター５２ｂの面積の半分以上の面積で重なる。このため、仮の位置２２ａ，２２ｂにはバンプ２０は配置されず、インダクター５２ａ，５２ｂの間にバンプ２０ａが配置される。このようにバンプ２０ａを配置すると、仮の位置２２ａ，２２ｂにバンプを配置する場合よりもバンプを１つ減らすことになる。しかし、仮の位置２２ａ、２２ｂの位置にバンプを配置する場合よりも、インダクターの特性劣化を抑えることができる。また、仮の位置２２ａ，２２ｂにバンプを配置しない場合よりも多くのバンプを配置することができる。
また、インダクター５２ｃについては、その周囲の４つのバンプ２０ｂ〜２０ｅそれぞれと重なっているが、それぞれと重なっている部分が、当該インダクター５２ｃの面積の半分未満であり、一部が重なっている。そのため、図１の通り、４つのバンプ２０ｂ〜２０ｅは所定規則通りの配置となっている。なお、図１においては、バンプ２０ａ以外のバンプ２０は全て所定規則で配置されているが、他に、所定規則とは異なる配置のばんぷ２０が存在しても良い。
図２は、半導体装置の内層に設けられた集積回路４０を構成する回路ブロックの概略配置図（レイアウト図）である。以下の説明において、各回路ブロックの位置関係の説明は、特に断りが無い限り平面視における位置関係である。本実施形態の集積回路４０（第１層）には、ＧＰＳ（Global Positioning System）衛星信号を受信して測位演算を行うＧＰＳ受信回路が形成される。集積回路４０がＧＰＳ受信回路である場合、半導体装置１は、外部のＧＰＳアンテナと接続され、ＧＰＳアンテナを介してＧＰＳ衛星信号を受信する。半導体装置１は、アナログ信号処理装置、或いは衛星信号処理装置ともいえる。
ＧＰＳ受信回路は、大きく分けて、アナログ信号処理回路部であるＲＦ（Radio Frequency）受信回路部５０と、デジタル信号処理回路部であるベースバンド処理回路部６０とを備える。ＲＦ受信回路部５０は、アナログ信号であるＧＰＳ衛星信号を受信し、アナログ信号処理を行ってデジタル信号に変換する。ベースバンド処理回路部６０は、ＲＦ受信回路部５０から出力されるデジタル信号に対するデジタル信号処理を行って、位置等を算出する測位演算を行う。
図２に示すように、集積回路４０は、ＲＦ受信回路部（アナログ信号処理回路部）５０と、ベースバンド処理回路部（デジタル信号処理回路部）６０とが、ノイズを低減する緩衝帯部７０を介在させて配置されて構成されている。すなわち、ＲＦ受信回路部５０は、平面視した半導体基板の左上側（一方側）にＬ字形状に配置され、ＲＦ受信回路部５０と離間して右下側（他方側）にベースバンド処理回路部６０が配置されている。
緩衝帯部７０は、幅が約５０μｍ程度であり、少なくとも、ＲＦ受信回路部５０とベースバンド処理回路部６０とが形成された回路層において、素子や配線、拡散層を置かない領域である。但し、緩衝帯部７０に、ダミーパターンとしての素子や配線、電気的にダイナミックに変動しない直流素子を配置しても良い。
ＲＦ受信回路部５０は、ＧＰＳアンテナによる受信信号を増幅するＬＮＡ（Low Noise Amplifier：低雑音増幅器）５２を含む各種増幅器と、ＶＣＯ（Voltage Controlled Oscillator：電圧制御発振器）やＰＬＬ（Phase Locked Loop）５４、ループフィルターを有してローカル信号（局所周波数信号）を生成する発振回路部と、増幅後の受信信号をローカル信号と合成して中間周波数の信号（ＩＦ（Intermediate Frequency）信号）にダウンコンバートするミキサー５６と、ＰＰＦ（Poly Phase Filter：多相フィルター）やＬＰＦ（Low Pass Filter）等の各種フィルターと、アナログ信号をデジタル信号に変換するＡ／Ｄ（Analog to Digital）変換回路とを備えている。
ＬＮＡ５２はインダクター５２ａ〜５２ｃを有する。ＬＮＡ５２、ひいてはインダクター５２ａ〜５２ｃは、ベースバンド処理回路部６０から最も離れた位置である左上角部に配置されている。これは、ベースバンド処理回路部６０の回路動作がインダクター５２ａ〜５２ｃに与える影響を抑えるためである。
ＬＮＡ５２は、３つのインダクター５２ａ〜５２ｃを有している。インダクター５２ａは、入力整合用であり、インダクター５２ｂ，５２ｃは、負荷用である。また、インダクター５２ａ〜５２ｃの相対位置関係を図３に示す。インダクター５２ａ〜５２ｃそれぞれの中心５３ａ〜５３ｃを頂点とする多角形（この場合は三角形）を考えた場合、この多角形の面積は「０．１１５６８１ｍｍ２」である。３以上のインダクターを形成する場合、平面視において各インダクターの中央を結ぶ多角形の面積は、「０．０８〜０．１１６ｍｍ２」の範囲内であると半導体装置１の小型化及び製造に好適であり、本実施形態はこれに該当する。なお、「インダクターの中央」は、インダクターのコイル部分の平面視における中心（外接円または内接円の中心）である。
ＰＬＬ５４は、緩衝帯部７０を介してベースバンド処理回路部６０と隣り合う位置に配置されている。また、ローカル信号を生成するため、ミキサー５６がＰＬＬ５４に隣り合う位置に配置されているが、ミキサー５６は、ＰＬＬ５４を挟んで緩衝帯部７０と反対側に配置されている。そして、ＲＦ受信回路部５０を構成する他の各回路要素は、ＲＦ受信回路部５０における信号の流れを考慮し、各回路要素間の配線が短くなるように配置されている。
また、ＲＦ受信回路部５０は、緩衝帯部７０を介してベースバンド処理回路部６０に隣り合う位置、すなわち、ＬＮＡ５２とベースバンド処理回路部６０との間に、ＲＦ受信回路部５０及びベースバンド処理回路部６０に直流電源を供給する電源回路部５８を有する。電源回路部５８は、低損失レギュレータ（ＬＤＯ：Low Drop-Out regulator）である。電源回路部５８は、集積回路４０を駆動するための安定した直流電圧を供給する。低損失レギュレータは、電磁波を発生しにくい。電源回路部５８をインダクター５２ａ〜５２ｃとベースバンド処理回路部６０との間に設けることで、インダクター５２ａ〜５２ｃがベースバンド処理回路部６０から受ける電磁波干渉を一層低減することができる。
なお、本実施形態では、ＲＦ受信回路部５０が１つの電源回路部５８を有することとしたが、ＲＦ受信回路部５０及びベースバンド処理回路部６０それぞれが個別の電源回路を有する構成としても良い。また、ベースバンド処理回路部６０が電源回路部５８を有することとしてもよい。また、ＲＦ受信回路部５０またはベースバンド処理回路部６０の電源供給を、半導体装置１の外部に接続した電源によって行ってもよく、外部の電源と電源回路部５８のいずれを用いるかを選択できる構成であってもよい。
ベースバンド処理回路部６０は、ＣＰＵ（Central Processing Unit）や第１のメモリー６４および第２のメモリー６６、ＧＰＳ衛星信号を捕捉するための、受信信号（デジタル信号）とレプリカコードとの相関演算を行う相関演算回路部６８等を備えている。
相関演算回路部６８は、緩衝帯部７０を介してＲＦ受信回路部５０と隣り合う位置に配置されている。また、ＣＰＵは、相関演算回路部６８の周辺に配置されている（図２では、相関演算回路部６８と表示された領域にＣＰＵが含まれている）。また、第１のメモリー６４は、ＲＦ受信回路部５０から離れた右下角部に配置され、第１のメモリー６４に比較して動作周波数が低い第２のメモリー６６は、左下角部に配置されている。すなわち、ＲＦ受信回路部５０までの距離が、第１のメモリー６４よりも第２のメモリー６６の方が近い位置に配置されている。また、ＲＦ受信回路部５０までの距離が、第１のメモリー６４よりも相関演算回路部６８の方が近い位置に配置されている。ベースバンド処理回路部６０においては、メモリーが最も電磁波を生じやすく、また、動作周波数が高いほど、電磁波が生じやすい。そこで、このように配置することで、第１のメモリー６４のＲＦ受信回路部５０、ひいてはインダクター５２ａ〜５２ｃへの電磁波干渉を低減できる。
［作用効果］
このように、本実施形態の半導体装置１によれば、集積回路４０が有するインダクター５２ａ〜５２ｃの特性劣化を抑えることができる。すなわち、半導体装置１において、インダクター５２ａ〜５２ｃは、平面視した半導体基板上の角部（図１では、左上角部）に配置され、バンプ２０は、インダクター５２ａ〜５２ｃの近傍となる一部のバンプ２０ａを除き、縦横に行列状に規則的に配置されている。バンプ２０ａは、平面視において、インダクター５２ａ〜５２ｃと一部が重なるように配置されている。これにより、バンプ２０ａの影響によるインダクター５２ａ〜５２ｃの特性劣化が低減される。
このように、本実施形態の半導体装置１によれば、集積回路４０が有するインダクター５２ａ〜５２ｃの特性劣化を抑えることができる。すなわち、半導体装置１において、インダクター５２ａ〜５２ｃは、平面視した半導体基板上の角部（図１では、左上角部）に配置され、バンプ２０は、インダクター５２ａ〜５２ｃの近傍となる一部のバンプ２０ａを除き、縦横に行列状に規則的に配置されている。バンプ２０ａは、平面視において、インダクター５２ａ〜５２ｃと一部が重なるように配置されている。これにより、バンプ２０ａの影響によるインダクター５２ａ〜５２ｃの特性劣化が低減される。
また、アナログ信号処理回路部であるＲＦ受信回路部５０と、デジタル信号処理回路部であるベースバンド処理回路部６０とが、緩衝帯部７０を介して配置されている。インダクター５２ａ〜５２ｃを有するＬＮＡ５２は、ベースバンド処理回路部６０から離れた半導体基板上の角部に配置されている。また、ＬＮＡ５２とベースバンド処理回路部６０との間に、電源回路部５８が配置されている。これにより、ベースバンド処理回路部６０が発生する高周波によるインダクター５２ａ〜５２ｃの特性劣化が低減される。
［変形例］
なお、本発明の適用可能な実施形態は、上述の実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲で適宜変更可能なのは勿論である。以下に変形例について説明するが、変形例の説明にあたっては実施形態と同一の構成については同一の符号を付し、その説明を省略する。
なお、本発明の適用可能な実施形態は、上述の実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲で適宜変更可能なのは勿論である。以下に変形例について説明するが、変形例の説明にあたっては実施形態と同一の構成については同一の符号を付し、その説明を省略する。
（Ａ）バンプ
上述の実施形態では、バンプ２０ａ（インダクターと中心が重ならないバンプ）が１つである場合を例に挙げて説明したが、バンプ２０ａは複数であっても良い。配置するインダクターの数や配置に応じて、必要な数のバンプを、平面視においてインダクターとバンプの中心が重ならないように配置すればよい。
上述の実施形態では、バンプ２０ａ（インダクターと中心が重ならないバンプ）が１つである場合を例に挙げて説明したが、バンプ２０ａは複数であっても良い。配置するインダクターの数や配置に応じて、必要な数のバンプを、平面視においてインダクターとバンプの中心が重ならないように配置すればよい。
（Ｂ）インダクター
上述の実施形態では、３つのインダクター５２ａ〜５２ｃがＬＮＡ５２に含まれる例を説明したが、インダクターの数や、インダクターを含む回路ブロックはこれに限定されない。例えば、１つまたは２つ、あるいは４つ以上のインダクターがＬＮＡ５２に含まれても良いし、ＰＬＬ５５がインダクターを含んでいても良い。ＰＬＬ５５がインダクターを含む場合は、当該インダクターとバンプの中心が平面視において重ならないように配置する。
上述の実施形態では、３つのインダクター５２ａ〜５２ｃがＬＮＡ５２に含まれる例を説明したが、インダクターの数や、インダクターを含む回路ブロックはこれに限定されない。例えば、１つまたは２つ、あるいは４つ以上のインダクターがＬＮＡ５２に含まれても良いし、ＰＬＬ５５がインダクターを含んでいても良い。ＰＬＬ５５がインダクターを含む場合は、当該インダクターとバンプの中心が平面視において重ならないように配置する。
（Ｃ）アナログ信号
上述の実施形態では、ＧＰＳ衛星信号を例に挙げて説明したが、本発明は他のアナログ信号を処理する半導体装置１にも適用可能である。すなわち、各種変調方式や通信方式のアナログ信号、例えば、ＧＰＳ衛星信号と同様のＣＤＭＡ（Code Division Multiple Access）方式で拡散変調された信号や、ＦＤＭＡ（Frequency Division Multiple Access）方式、Ｂｌｕｅｔｏｏｔｈ（登録商標）、ＡＭ（Amplitude Modulation)方式、ＦＭ（Frequency Modulation)方式等の信号に適用可能である。なお、高周波のアナログ信号を使用する場合に好適である。
上述の実施形態では、ＧＰＳ衛星信号を例に挙げて説明したが、本発明は他のアナログ信号を処理する半導体装置１にも適用可能である。すなわち、各種変調方式や通信方式のアナログ信号、例えば、ＧＰＳ衛星信号と同様のＣＤＭＡ（Code Division Multiple Access）方式で拡散変調された信号や、ＦＤＭＡ（Frequency Division Multiple Access）方式、Ｂｌｕｅｔｏｏｔｈ（登録商標）、ＡＭ（Amplitude Modulation)方式、ＦＭ（Frequency Modulation)方式等の信号に適用可能である。なお、高周波のアナログ信号を使用する場合に好適である。
また、上述の実施形態では、ＧＰＳ衛星信号を例に挙げて説明したが、ＷＡＡＳ（Wide Area Augmentation System）、ＱＺＳＳ（Quasi Zenith Satellite System）、ＧＬＯＮＡＳＳ（GLObal NAvigation Satellite System）、ＧＡＬＩＬＥＯ、ＢｅｉＤｏｕ（BeiDou Navigation Satellite System）などの他の衛星測位システムの信号であってもよい。
（Ｄ）電子機器
また、本発明の半導体装置１は、各種電子機器に適用可能である。例えば、ランナーズウォッチ、カーナビゲーション装置、携帯型ナビゲーション装置、パソコン、ＰＤＡ（Personal Digital Assistant）、携帯電話、腕時計といった種々の電子機器について適用することが可能である。
また、本発明の半導体装置１は、各種電子機器に適用可能である。例えば、ランナーズウォッチ、カーナビゲーション装置、携帯型ナビゲーション装置、パソコン、ＰＤＡ（Personal Digital Assistant）、携帯電話、腕時計といった種々の電子機器について適用することが可能である。
１ 半導体装置、１０ 電極パッド、２０ バンプ、３０ 配線、４０ 集積回路、５０ ＲＦ受信回路部、５２ ＬＮＡ、５２ａ〜５２ｃ インダクター、５４ ＰＬＬ、５６ ミキサー、５８ 電源回路部、６０ ベースバンド処理回路部、６４ 第１のメモリー、６６ 第２のメモリー、６８ 相関演算回路部、７０ 緩衝帯部
Claims (9)
- 基板と、
前記基板に積層され、インダクターを含む第１層と、
平面視において所定規則で配置されている複数のバンプを含む前記第１層の前記基板側とは反対側に配置されているバンプ群と、
を含み、
前記バンプ群は、
前記平面視において前記所定規則から外れて配置されているバンプであって、前記平面視において前記インダクターと一部重なり、且つ中心が前記インダクターと重ならないバンプ、
を含む、半導体装置。 - 請求項１において、
前記基板は、前記平面視において矩形であり、
前記インダクターは、前記平面視において、前記矩形の何れかの角部に位置し、
前記インダクターを含み、アナログ信号を処理してデジタル信号を出力するアナログ信号処理回路部と、
前記平面視において前記アナログ信号処理回路部と離間して設けられ、前記デジタル信号を処理するデジタル信号処理回路部と、
を含む、半導体装置。 - 請求項２において、
前記アナログ信号処理回路部は、前記平面視において、前記インダクターと前記デジタル信号処理回路部との間に配置されている電源回路部を含む、
半導体装置。 - 請求項２または３において、
前記デジタル信号処理回路部は、
第１の動作周波数で動作する第１のメモリーと、
前記第１の動作周波数よりも低い第２の動作周波数で動作する第２のメモリーと、
を含み、
前記第１のメモリーと前記アナログ信号処理回路部との間の距離が、前記第２のメモリーと前記アナログ信号処理回路部との間の距離よりも長い、
半導体装置。 - 請求項４において、
前記アナログ信号処理回路部は、アナログ信号を受信する受信回路部である、
半導体装置。 - 請求項５において、
ＬＮＡ（Low Noise Amplifier）を含み、
前記ＬＮＡは前記インダクターを含む、
半導体装置。 - 請求項４乃至６の何れか一項において、
前記アナログ信号は、測位用衛星信号であり、
前記デジタル信号処理回路部は、
前記測位用衛星信号を捕捉するための相関演算を行う相関演算回路部を含み、
前記第１のメモリーと前記アナログ信号処理回路部との間の距離が、前記相関演算回路部と前記アナログ信号処理回路部との間の距離よりも長い、
半導体装置。 - 請求項２乃至７の何れか一項において、
前記アナログ信号処理回路部は、
前記インダクターを３以上有し、
且つ、前記平面視において、前記３以上のインダクターそれぞれの中央を結んでなる多角形の面積が、０．０８ｍｍ２以上、０．１１６ｍｍ２以下である、
半導体装置。 - 請求項１乃至８の何れか一項に記載の半導体装置を含む、電子機器。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013235404A JP6318565B2 (ja) | 2013-11-13 | 2013-11-13 | 半導体装置および電子機器 |
| CN201410645506.8A CN104637907B (zh) | 2013-11-13 | 2014-11-11 | 半导体装置及电子设备 |
| US14/538,235 US9880285B2 (en) | 2013-11-13 | 2014-11-11 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013235404A JP6318565B2 (ja) | 2013-11-13 | 2013-11-13 | 半導体装置および電子機器 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2015095606A JP2015095606A (ja) | 2015-05-18 |
| JP2015095606A5 JP2015095606A5 (ja) | 2016-12-22 |
| JP6318565B2 true JP6318565B2 (ja) | 2018-05-09 |
Family
ID=53043347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013235404A Active JP6318565B2 (ja) | 2013-11-13 | 2013-11-13 | 半導体装置および電子機器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9880285B2 (ja) |
| JP (1) | JP6318565B2 (ja) |
| CN (1) | CN104637907B (ja) |
Family Cites Families (69)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3701894A (en) | 1970-09-11 | 1972-10-31 | Nasa | Apparatus for deriving synchronizing pulses from pulses in a single channel pcm communications system |
| US5650785A (en) | 1994-11-01 | 1997-07-22 | Trimble Navigation Limited | Low power GPS receiver |
| WO1996021294A1 (fr) | 1995-01-05 | 1996-07-11 | Ntt Mobile Communications Network Inc. | Procede et dispositif de poursuite coherente d'un recepteur a acces multiple par code de repartition |
| ZA965340B (en) | 1995-06-30 | 1997-01-27 | Interdigital Tech Corp | Code division multiple access (cdma) communication system |
| US6393046B1 (en) | 1996-04-25 | 2002-05-21 | Sirf Technology, Inc. | Spread spectrum receiver with multi-bit correlator |
| US5949812A (en) | 1996-12-12 | 1999-09-07 | Trimble Navigation Limited | Method and system for conserving battery reserves in a navigation receiver by slowing and/or stopping the system clock during low demand |
| JPH1141141A (ja) | 1997-05-21 | 1999-02-12 | Mitsubishi Electric Corp | スペクトル拡散信号受信方法及びスペクトル拡散信号受信装置 |
| US6330292B1 (en) | 1997-11-11 | 2001-12-11 | Telefonaktiebolaget Lm Ericsson | Reduced power matched filter |
| US6366938B1 (en) | 1997-11-11 | 2002-04-02 | Ericsson, Inc. | Reduced power matched filter using precomputation |
| US6377683B1 (en) | 1998-05-29 | 2002-04-23 | 3Com Corporation | Low complexity frequency domain echo canceller for DMT transceivers |
| JP3934261B2 (ja) * | 1998-09-18 | 2007-06-20 | 株式会社ルネサステクノロジ | 半導体集積回路 |
| DE19930381A1 (de) | 1999-07-01 | 2001-01-04 | Philips Corp Intellectual Pty | Stromspiegelanordnung |
| JP3455702B2 (ja) | 1999-08-04 | 2003-10-14 | 日本無線株式会社 | 間欠測位方法及び測位装置 |
| JP2001159670A (ja) | 1999-12-03 | 2001-06-12 | Japan Radio Co Ltd | Ｇｐｓ受信機用相関検出回路 |
| US6888879B1 (en) | 2000-02-24 | 2005-05-03 | Trimble Navigation Limited | Method and apparatus for fast acquisition and low SNR tracking in satellite positioning system receivers |
| JP4316851B2 (ja) * | 2000-06-21 | 2009-08-19 | 九州日立マクセル株式会社 | 半導体チップの製造方法 |
| US6775319B2 (en) | 2001-08-16 | 2004-08-10 | Motorola, Inc. | Spread spectrum receiver architectures and methods therefor |
| JP3792635B2 (ja) * | 2001-12-14 | 2006-07-05 | 富士通株式会社 | 電子装置 |
| JP3616605B2 (ja) | 2002-04-03 | 2005-02-02 | 沖電気工業株式会社 | 半導体装置 |
| JP2004179255A (ja) | 2002-11-25 | 2004-06-24 | Sony Corp | 半導体集積回路 |
| JP3761538B2 (ja) * | 2003-05-29 | 2006-03-29 | 株式会社東芝 | 高周波半導体装置 |
| US7309904B2 (en) | 2004-03-24 | 2007-12-18 | Yamaha Corporation | Semiconductor device, magnetic sensor, and magnetic sensor unit |
| JP4547956B2 (ja) * | 2004-03-24 | 2010-09-22 | ヤマハ株式会社 | 半導体装置、及び、チップサイズパッケージ |
| JP2005327931A (ja) * | 2004-05-14 | 2005-11-24 | Sony Corp | 集積化インダクタおよびそれを用いた受信回路 |
| JP4390634B2 (ja) | 2004-06-11 | 2009-12-24 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置 |
| JP2006270510A (ja) | 2005-03-24 | 2006-10-05 | Seiko Epson Corp | 受信装置および信号復調方法 |
| EP1890328A4 (en) * | 2005-06-06 | 2009-06-24 | Panasonic Corp | INTEGRATED SEMICONDUCTOR SWITCHING |
| US7609755B2 (en) | 2005-07-28 | 2009-10-27 | Itt Manufacturing Enterprises, Inc. | Simplified timing correction for data despreading of serial offset quadrature pulse-shaped spread signals |
| JP4216834B2 (ja) | 2005-08-31 | 2009-01-28 | パナソニック株式会社 | 再生装置およびシステム |
| FR2898998B1 (fr) | 2006-03-21 | 2008-07-25 | Thales Sa | Procede et dispositif de calcul de correlation rapide |
| US8860178B2 (en) * | 2006-07-03 | 2014-10-14 | Renesas Electronics Corporation | Semiconductor device having an inductor |
| JP2008205422A (ja) * | 2006-07-03 | 2008-09-04 | Nec Electronics Corp | 半導体装置 |
| JP2008021789A (ja) * | 2006-07-12 | 2008-01-31 | Matsushita Electric Ind Co Ltd | 半導体装置およびこれを用いた無線装置 |
| US7711037B2 (en) | 2006-12-22 | 2010-05-04 | Mediatek Inc. | Fractional chip correlation device and method for operating fractional chip correlation in spread spectrum receiver |
| JP5103032B2 (ja) * | 2007-03-01 | 2012-12-19 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2009212481A (ja) * | 2007-04-27 | 2009-09-17 | Sharp Corp | 半導体装置及び半導体装置の製造方法 |
| US8270457B2 (en) | 2007-06-27 | 2012-09-18 | Qualcomm Atheros, Inc. | High sensitivity GPS receiver |
| JP2009063451A (ja) | 2007-09-06 | 2009-03-26 | Sony Corp | 測位装置及び測位方法 |
| US8331898B2 (en) | 2007-10-03 | 2012-12-11 | Texas Instruments Incorporated | Power-saving receiver circuits, systems and processes |
| US9128178B2 (en) | 2007-12-27 | 2015-09-08 | Seiko Epson Corporation | Correlation calculation process execution method, control circuit, signal processing circuit, and position calculation device |
| JP5151872B2 (ja) | 2007-12-27 | 2013-02-27 | セイコーエプソン株式会社 | 相関演算処理実行方法、制御回路、信号処理回路及び測位装置 |
| JP4646337B2 (ja) | 2008-02-04 | 2011-03-09 | シャープ株式会社 | 移動通信システム、基地局装置、移動局装置及び移動通信方法 |
| US8188917B2 (en) | 2008-02-25 | 2012-05-29 | CSR Technology Holdings Inc. | System and method for operating a GPS device in a micro power mode |
| JP2009266964A (ja) | 2008-04-23 | 2009-11-12 | Fujikura Ltd | 半導体装置 |
| US8072379B2 (en) | 2008-05-12 | 2011-12-06 | Qualcomm Incorporated | GPS power savings using low power sensors |
| JP2009276198A (ja) | 2008-05-14 | 2009-11-26 | Panasonic Corp | 通信端末装置及び受信方法 |
| FR2931600B1 (fr) | 2008-05-23 | 2012-10-12 | Thales Sa | Systeme et procede de multi-correlation avec filtre adapte a la modulation pour l'acquisition rapide et la poursuite d'un signal de radionavigation en presence de brouillage |
| JP2009300274A (ja) | 2008-06-13 | 2009-12-24 | Casio Comput Co Ltd | Ｇｐｓ受信装置、及びその情報取得方法 |
| JP2010021208A (ja) * | 2008-07-08 | 2010-01-28 | Mitsumi Electric Co Ltd | 半導体装置及びその配置方法 |
| US8442164B2 (en) | 2008-08-14 | 2013-05-14 | Nxp B.V. | Correlation peak location |
| US8594244B2 (en) | 2009-04-06 | 2013-11-26 | Mediatek Inc. | Data signal phase reversal correction method and system implementing the same |
| WO2010123304A2 (en) | 2009-04-24 | 2010-10-28 | Samsung Electronics Co., Ltd. | Multiplexing large payloads of control information from user equipments |
| WO2011052575A1 (ja) | 2009-10-26 | 2011-05-05 | 住友電気工業株式会社 | 無線通信装置 |
| JP5314577B2 (ja) * | 2009-11-25 | 2013-10-16 | パナソニック株式会社 | 半導体集積回路 |
| JP2011146629A (ja) * | 2010-01-18 | 2011-07-28 | Seiko Epson Corp | デジタル回路部への供給電圧を決定する方法、デジタル回路部への供給電圧を設定する方法、電子機器及び供給電圧決定装置 |
| JP2011171956A (ja) * | 2010-02-18 | 2011-09-01 | Seiko Epson Corp | 半導体集積回路及びそれを用いた電子機器 |
| JP5716373B2 (ja) | 2010-03-23 | 2015-05-13 | セイコーエプソン株式会社 | 相関演算方法、衛星信号捕捉方法、相関演算回路及び電子機器 |
| JP2012010202A (ja) | 2010-06-25 | 2012-01-12 | Sony Corp | 通信装置及び通信方法、並びに通信システム |
| US9494692B2 (en) | 2010-12-10 | 2016-11-15 | Maxlinear, Inc. | Method and system for power optimization for a global navigation satellite system |
| US8862055B2 (en) | 2011-02-04 | 2014-10-14 | Takwak GmBh | Systems and methods for defining group of users with mobile devices |
| JP6060483B2 (ja) | 2012-01-11 | 2017-01-18 | セイコーエプソン株式会社 | 衛星信号捕捉方法及び衛星信号捕捉装置 |
| JP5974487B2 (ja) | 2012-01-11 | 2016-08-23 | セイコーエプソン株式会社 | 衛星信号捕捉方法及び衛星信号捕捉装置 |
| JP5982991B2 (ja) | 2012-04-25 | 2016-08-31 | セイコーエプソン株式会社 | 受信部駆動制御方法及び受信装置 |
| JP2013235404A (ja) | 2012-05-09 | 2013-11-21 | Sharp Corp | 情報処理装置、及び情報処理方法 |
| JP5949402B2 (ja) | 2012-09-28 | 2016-07-06 | 富士通株式会社 | 受信装置及び受信方法 |
| US9476988B2 (en) | 2013-05-09 | 2016-10-25 | Samsung Electronics Co., Ltd. | Method, apparatus and system for reducing power consumption in GNSS receivers |
| JP2013229056A (ja) | 2013-07-30 | 2013-11-07 | Seiko Epson Corp | 画像ファイルの表示 |
| US9209131B2 (en) * | 2014-01-21 | 2015-12-08 | Qualcomm Incorporated | Toroid inductor in redistribution layers (RDL) of an integrated device |
| JP6547248B2 (ja) | 2014-07-25 | 2019-07-24 | セイコーエプソン株式会社 | 電子時計 |
-
2013
- 2013-11-13 JP JP2013235404A patent/JP6318565B2/ja active Active
-
2014
- 2014-11-11 US US14/538,235 patent/US9880285B2/en active Active
- 2014-11-11 CN CN201410645506.8A patent/CN104637907B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015095606A (ja) | 2015-05-18 |
| US20150130662A1 (en) | 2015-05-14 |
| CN104637907A (zh) | 2015-05-20 |
| CN104637907B (zh) | 2018-08-14 |
| US9880285B2 (en) | 2018-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8759950B2 (en) | Radio- and electromagnetic interference through-silicon vias for stacked-die packages, and methods of making same | |
| CN107256854B (zh) | 半导体器件 | |
| US10431511B2 (en) | Power amplifier with RF structure | |
| JP2011055241A (ja) | 高周波電力増幅器 | |
| US20210280523A1 (en) | Integrated circuit (ic) packages employing split, double-sided metallization structures to facilitate a semiconductor die ("die") module employing stacked dice, and related fabrication methods | |
| US11652064B2 (en) | Integrated device with electromagnetic shield | |
| CN115769683A (zh) | 用于屏蔽弯曲信号线的系统 | |
| US10249580B2 (en) | Stacked substrate inductor | |
| JP6318565B2 (ja) | 半導体装置および電子機器 | |
| TWI646884B (zh) | 精確地平面控制之被動裝置總成 | |
| US20200344894A1 (en) | Surface mount passive component shorted together | |
| US10511268B2 (en) | Segmented thermal and RF ground | |
| JP2007165579A (ja) | 半導体装置 | |
| US20210407979A1 (en) | Integrated circuit (ic) packages employing split, double-sided metallization structures to facilitate a semiconductor die ("die") module employing stacked dice, and related fabrication methods | |
| KR20180108625A (ko) | 개방―패시베이션 볼 그리드 어레이 패드들 | |
| US11380755B2 (en) | Compound capacitor structures | |
| KR102645747B1 (ko) | 라디오 주파수 필터들에 대한 하이브리드 피닝 패키지 | |
| JP4390634B2 (ja) | 半導体装置 | |
| US20230307355A1 (en) | Integrated device and integrated passive device comprising magnetic material | |
| US20240038753A1 (en) | DEEP TRENCH CAPACITORS (DTCs) EMPLOYING BYPASS METAL TRACE SIGNAL ROUTING, AND RELATED INTEGRATED CIRCUIT (IC) PACKAGES AND FABRICATION METHODS | |
| JP2004320047A (ja) | 半導体装置 | |
| US20230118028A1 (en) | Integrated circuit (ic) packages employing supplemental metal layer coupled to embedded metal traces in a die-side embedded trace substrate (ets) layer, and related fabrication methods | |
| US20240006369A1 (en) | Integrated circuit (ic) packages employing wire bond channel over package substrate, and related fabrication methods | |
| US20240006308A1 (en) | Integrated device and integrated passive device comprising magnetic material | |
| US20240107665A1 (en) | Providing a lower inductance path in a routing substrate for a capacitor, and related electronic devices and fabrication methods |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161107 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161107 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170726 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170808 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171010 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180306 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180319 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6318565 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |