JP5621573B2 - Coil built-in board - Google Patents

Coil built-in board Download PDF

Info

Publication number
JP5621573B2
JP5621573B2 JP2010279598A JP2010279598A JP5621573B2 JP 5621573 B2 JP5621573 B2 JP 5621573B2 JP 2010279598 A JP2010279598 A JP 2010279598A JP 2010279598 A JP2010279598 A JP 2010279598A JP 5621573 B2 JP5621573 B2 JP 5621573B2
Authority
JP
Japan
Prior art keywords
coil
magnetic ferrite
coil elements
layer
gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010279598A
Other languages
Japanese (ja)
Other versions
JP2012129364A (en
Inventor
宙樹 坂本
宙樹 坂本
純一 南條
純一 南條
一樹 江島
一樹 江島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2010279598A priority Critical patent/JP5621573B2/en
Publication of JP2012129364A publication Critical patent/JP2012129364A/en
Application granted granted Critical
Publication of JP5621573B2 publication Critical patent/JP5621573B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing & Machinery (AREA)

Description

本発明は、コイル内蔵基板に関し、詳しくは、基板の内部にコイルを内蔵しているコイル内蔵基板に関する。   The present invention relates to a coil built-in substrate, and more particularly to a coil built-in substrate in which a coil is built in a substrate.

セラミック材料を含む絶縁層と内部導体層とを交互に積層し、一体化した積層体を焼成することにより作製されたコイル内蔵基板上に、半導体集積回路やコンデンサ、抵抗などの回路部品を搭載したモジュール部品が、携帯電話に用いられている。   Circuit components such as semiconductor integrated circuits, capacitors, and resistors are mounted on a coil-embedded substrate produced by alternately laminating insulating layers containing ceramic materials and internal conductor layers and firing the integrated laminate. Module parts are used in mobile phones.

コイル内蔵基板について、基板内部に空隙を設けることが提案されている。   It has been proposed to provide a gap inside the substrate for the coil-embedded substrate.

例えば、特許文献1には、図8(a)の断面図及び図8(b)の拡大断面図に示すように、積層型電子部品の積層体110内においてコイル電極130間に空隙140を形成する場合に、空隙140の数をコイル電極130の層数の1/2以上とすること、及び、積層方向における空隙140の幅aと積層方向において互いに隣接するコイル電極130間の距離bとの比が、0<a/b≦1/2とすることが開示されている。0<a/bとするのは応力緩和効果を発現させるためであり、a/b≦1/2とするのは、クラック防止効果を発現させるためとされている。   For example, in Patent Document 1, as shown in the sectional view of FIG. 8A and the enlarged sectional view of FIG. 8B, a gap 140 is formed between the coil electrodes 130 in the multilayer body 110 of the multilayer electronic component. In this case, the number of the gaps 140 should be ½ or more of the number of layers of the coil electrode 130, and the width a of the gap 140 in the stacking direction and the distance b between the coil electrodes 130 adjacent to each other in the stacking direction It is disclosed that the ratio is 0 <a / b ≦ 1/2. The reason for 0 <a / b is to develop a stress relaxation effect, and the reason for a / b ≦ 1/2 is to develop a crack prevention effect.

特許文献2には、大きさが異なる内コイルと外コイルとを交互に積層することにより同じ径のコイルが直線状に並んだ場合に比べて積層体表面の凹凸の形成を抑制することが開示されている。   Patent Document 2 discloses that the formation of irregularities on the surface of the laminated body is suppressed by alternately laminating inner and outer coils having different sizes as compared with a case where coils having the same diameter are arranged in a straight line. Has been.

特開2006−352018号公報JP 2006-352018 A 国際公開第2009/081865号International Publication No. 2009/081865

特許文献2のように、大きさが異なる内コイルと外コイルとを交互に積層することにより積層体表面の凹凸の形成を抑制した場合において、応力を低減し、コイルの磁気特性を向上することができる空隙の設け方が明らかになっていない。   As in Patent Document 2, when the formation of irregularities on the surface of the laminate is suppressed by alternately laminating inner and outer coils having different sizes, stress is reduced and the magnetic characteristics of the coil are improved. It is not clear how to provide a gap that can be used.

本発明は、かかる実情に鑑み、大きさが異なる内コイルと外コイルとを交互に積層するコイル内蔵基板において、応力を低減し、コイルの磁気特性を効果的に向上する空隙構造を明確にすることを目的とする。   In view of such circumstances, the present invention clarifies a void structure that reduces stress and effectively improves magnetic characteristics of a coil in a coil-embedded substrate in which inner and outer coils having different sizes are alternately stacked. For the purpose.

本発明は、上記課題を解決するために、以下のように構成したコイル内蔵基板を提供する。   In order to solve the above problems, the present invention provides a coil built-in substrate configured as follows.

コイル内蔵基板は、(a)セラミック材料を含む複数の絶縁層が積層された基板本体と、(b)互いに隣接する前記絶縁層同士の異なる組の当該絶縁層間にそれぞれ配置され、前記基板本体の前記絶縁層が積層される積層方向に延在する仮想中心軸のまわりに形成された複数のコイル要素と、(c)前記絶縁層を貫通して前記コイル要素同士を接続する層間接続導体と、(d)前記基板本体の内部に形成された少なくとも1つの空隙部とを備える。前記コイル要素は、一定の線幅を有する第1及び第2のコイル要素を含む。前記第1のコイル要素は、前記積層方向に透視すると互いに重なり合う。前記第2のコイル要素は、前記積層方向に透視すると前記第1のコイル要素が互いに重なり合う外コイル領域の内周より内側において該内周に接しかつ互いに重なり合う。前記空隙部は、前記積層方向に透視すると前記第2のコイル要素が互いに重なり合う内コイル領域の内周と前記外コイル領域の外周との間において環状に延在するように、前記第1及び第2のコイル要素のうちの少なくとも一つの前記コイル要素及び当該コイル要素に接している一つの前記絶縁層と当該コイル要素に対向する他の一つの前記絶縁層との間に、当該コイル要素の一部が前記空隙部に露出するように形成される。前記第1及び第2のコイル要素の前記線幅をA、前記空隙部の幅をBとすると、1.5≦B/A≦2.0である。前記空隙部の個数は、前記第1のコイル要素と前記第2のコイル要素の合計個数の半分より少ない。 The coil-embedded substrate is respectively disposed between (a) a substrate body on which a plurality of insulating layers containing a ceramic material are laminated, and (b) a different set of the insulating layers adjacent to each other. A plurality of coil elements formed around a virtual central axis extending in the stacking direction in which the insulating layers are stacked; and (c) an interlayer connection conductor that connects the coil elements through the insulating layer; (D) at least one gap portion formed inside the substrate body. The coil element includes first and second coil elements having a constant line width. The first coil elements overlap each other when viewed in the stacking direction. When the second coil element is seen through in the stacking direction, the first coil element is in contact with and overlaps the inner periphery inside the outer periphery of the outer coil region where the first coil elements overlap each other. The first and second gaps extend in an annular shape between the inner periphery of the inner coil region and the outer periphery of the outer coil region where the second coil elements overlap each other when seen in the stacking direction. One of the coil elements is disposed between at least one of the two coil elements, the one insulating layer in contact with the coil element, and the other insulating layer facing the coil element. The part is formed so as to be exposed to the gap part. When the line width of the first and second coil elements is A and the width of the gap is B, 1.5 ≦ B / A ≦ 2.0. The number of the gaps is less than half of the total number of the first coil elements and the second coil elements.

上記構成において、積層方向に透視すると第1のコイル要素同士が重なり合う外コイル領域と、第2のコイル要素同士が重なり合う内コイル領域とは、互いに接している。外コイル領域と内コイル領域とが互いに重なり合わないため、積層方向に透視するとすべてのコイル要素が重なり合う場合に比べ、基板本体の表裏面の凹凸形成を抑制することができる。また、コイル要素と絶縁層との間に形成された空隙部により焼成収縮に伴う残留応力が緩和されるので、コイルの効率が向上する。   In the above configuration, the outer coil region where the first coil elements overlap each other and the inner coil region where the second coil elements overlap each other are in contact with each other when seen in the stacking direction. Since the outer coil region and the inner coil region do not overlap each other, it is possible to suppress the formation of irregularities on the front and back surfaces of the substrate body as compared to the case where all the coil elements overlap when viewed in the stacking direction. Moreover, since the residual stress accompanying firing shrinkage is relieved by the gap formed between the coil element and the insulating layer, the efficiency of the coil is improved.

積層方向に透視すると外コイル領域の外周より外側に空隙部が形成されている場合には、集合基板から個片を分割するため集合基板を折り曲げる際に、空隙部を起点とする亀裂が発生しやすい。しかし、本発明のように、空隙部が積層方向に透視すると外コイル領域の外周より内側に延在していると、亀裂が発生しにくいため、ブレイク不良やクラックが生じにくい。   When the gap is formed outside the outer periphery of the outer coil area when seen through in the stacking direction, a crack starting from the gap occurs when the collective substrate is folded to divide the pieces from the collective substrate. Cheap. However, when the gap portion is seen through in the stacking direction as in the present invention, if the gap extends inward from the outer periphery of the outer coil region, cracks are unlikely to occur, so that break failures and cracks are unlikely to occur.

積層方向に透視すると内コイル領域の内周よりも内側に空隙部が形成されている場合には、コイルのL値が低下する。しかし、本発明のように、積層方向に透視すると内コイル領域の内周よりも外側に空隙部が延在していると、コイルのL値は低下しない。   When viewed through in the stacking direction, the L value of the coil decreases when a gap is formed inside the inner periphery of the inner coil region. However, the L value of the coil does not decrease when the gap extends outside the inner periphery of the inner coil region as seen in the stacking direction as in the present invention.

空隙部にコイル要素が露出していると、空隙部にコイル要素が露出していない場合よりも、コイル要素の残留応力がより緩和されるので、少ない個数の空隙部で、ブレイク不良やクラックが生じにくいようにすることができる。   When the coil element is exposed in the gap portion, the residual stress of the coil element is more relaxed than when the coil element is not exposed in the gap portion. It can be made difficult to occur.

空隙部の幅Bは、第1及び第2のコイル要素の線幅Aの1.5倍以上であるため、積層方向に透視すると、空隙部は外コイル領域の半分以上と、内コイル領域の半分以上とに重なり合っている。そのため、第1のコイル要素と第2のコイル要素の両方について十分に残留応力を緩和し、コイルの効率を向上させることができる。   Since the width B of the gap is 1.5 times or more the line width A of the first and second coil elements, when viewed in the stacking direction, the gap is more than half of the outer coil area and the inner coil area. It overlaps with more than half. Therefore, the residual stress can be sufficiently relaxed for both the first coil element and the second coil element, and the efficiency of the coil can be improved.

空隙部の個数が、第1のコイル要素と第2のコイル要素の合計個数の半分より少ないと、例えば空隙部と第1及び第2のコイル要素を積層方向に交互に配置して、第1及び第2のコイル要素の残留応力を効率よく緩和することができる。   If the number of gaps is less than half of the total number of the first coil elements and the second coil elements, for example, the gaps and the first and second coil elements are alternately arranged in the stacking direction. And the residual stress of the 2nd coil element can be eased efficiently.

好ましくは、前記基板本体の前記絶縁層は、(a)磁性体セラミック材料を含む第1及び第2の磁性体フェライト層と、(b)前記第1及び第2の磁性体フェライト層の間に、前記第1及び第2の磁性体フェライト層に隣接して配置された中間非磁性体フェライト層とを含む。   Preferably, the insulating layer of the substrate body includes (a) first and second magnetic ferrite layers containing a magnetic ceramic material, and (b) between the first and second magnetic ferrite layers. And an intermediate non-magnetic ferrite layer disposed adjacent to the first and second magnetic ferrite layers.

この場合、第1及び第2の磁性体フェライト層の間に中間非磁性体フェライト層を設けることにより、直流重畳特性が向上する。   In this case, the direct current superimposition characteristic is improved by providing the intermediate non-magnetic ferrite layer between the first and second magnetic ferrite layers.

好ましくは、前記基板本体の前記絶縁層は、(c)前記第1の磁性体フェライト層の前記中間非磁性体フェライト層とは反対側において前記第1の磁性体フェライト層に隣接して配置され、前記第1の磁性体フェライト層の熱膨張係数よりも小さい熱膨張係数を有する第1の非磁性体フェライト層と、(d)前記第2の磁性体フェライト層の前記中間非磁性体フェライト層とは反対側において前記第2の磁性体フェライト層に隣接して配置され、前記第2の磁性体フェライト層の熱膨張係数よりも小さい熱膨張係数を有する第2の非磁性体フェライト層とをさらに含む。   Preferably, the insulating layer of the substrate body is disposed adjacent to the first magnetic ferrite layer on the opposite side of the intermediate magnetic non-magnetic ferrite layer of the first magnetic ferrite layer. A first non-magnetic ferrite layer having a thermal expansion coefficient smaller than that of the first magnetic ferrite layer; and (d) the intermediate non-magnetic ferrite layer of the second magnetic ferrite layer. A second non-magnetic ferrite layer disposed adjacent to the second magnetic ferrite layer on the opposite side of the first magnetic ferrite layer and having a thermal expansion coefficient smaller than that of the second magnetic ferrite layer. In addition.

第1及び第2の非磁性体フェライト層で第1及び第2の磁性体フェライト層を挟むことにより、基板本体の強度が向上する。第1及び第2の非磁性体フェライト層により磁界の広がりが抑制されるため、基板本体の表裏面及びその近傍に設けられる配線や端子電極に誘導されるノイズが低減される。   By sandwiching the first and second magnetic ferrite layers between the first and second nonmagnetic ferrite layers, the strength of the substrate body is improved. Since the spread of the magnetic field is suppressed by the first and second non-magnetic ferrite layers, noise induced on the front and back surfaces of the substrate body and the wiring and terminal electrodes provided in the vicinity thereof is reduced.

本発明によれば、空隙を形成しても、ブレイク不良やクラックが生じにくい。   According to the present invention, even if voids are formed, break failures and cracks are not likely to occur.

コイル内蔵基板の断面図である。(実施例1)It is sectional drawing of a coil built-in board | substrate. Example 1 コイル内蔵基板の分解平面図である。(実施例1)It is an exploded plan view of a coil built-in substrate. Example 1 コイル内蔵基板の中間層の要部拡大図である。(実施例1)It is a principal part enlarged view of the intermediate | middle layer of a coil built-in board | substrate. Example 1 空隙層数と変換効率のグラフである。(作製例1)It is a graph of the number of void layers and conversion efficiency. (Production Example 1) 空隙外側はみ出し量と変換効率のグラフである。(作製例2)It is a graph of the amount of protrusion outside the air gap and the conversion efficiency. (Production Example 2) 空隙内側はみ出し量と変換効率のグラフである。(作製例3)It is a graph of the amount of protrusion inside a space | gap and conversion efficiency. (Production Example 3) 空隙導入位置と変換効率のグラフである。(作製例4)It is a graph of a space | gap introduction position and conversion efficiency. (Production Example 4) 積層型電子部品の(a)断面図、(b)拡大断面図である。(従来例1)It is (a) sectional drawing of a laminated type electronic component, (b) It is an expanded sectional view. (Conventional example 1)

以下、本発明の実施の形態について、図1〜図7を参照しながら説明する。   Hereinafter, embodiments of the present invention will be described with reference to FIGS.

<実施例1> 実施例1のコイル内蔵基板10について、図1〜図3を参照しながら説明する。   Example 1 A coil-embedded substrate 10 of Example 1 will be described with reference to FIGS.

図1は、コイル内蔵基板10の断面図である。図1に示すように、コイル内蔵基板10は、基板本体12の内部に、コイル30と、面内配線導体22と、層間接続導体24とが形成されている。コイル内蔵基板10は、複数個分の基板本体12となる部分を含む集合基板がブレイク溝に沿って切断され分割された個片である。   FIG. 1 is a cross-sectional view of the coil-embedded substrate 10. As shown in FIG. 1, the coil-embedded substrate 10 has a coil 30, an in-plane wiring conductor 22, and an interlayer connection conductor 24 formed inside the substrate body 12. The coil-embedded substrate 10 is a piece obtained by cutting and dividing a collective substrate including a portion to be a plurality of substrate bodies 12 along a break groove.

基板本体12は、図1において上から順に、第1の非磁性体フェライト層16a、第1の磁性体フェライト層14a、中間非磁性体フェライト層16c、第2の磁性体フェライト層14b、第2の非磁性体フェライト層16bが積層されている。第1及び第2の磁性体フェライト層14a,14bは、磁性体セラミック材料、例えば、酸化鉄、酸化亜鉛、酸化ニッケル及び酸化銅を主成分とする磁性体フェライトとセラミック材料を含む。第1及び第2の非磁性体フェライト層16a,16bと中間非磁性体フェライト層16cとは、例えば、酸化鉄、酸化亜鉛及び酸化銅を主成分とする非磁性体フェライトとセラミック材料を含む。基板本体12の各層14a,14b,16a,16b,16cは、1層又は積層された2層以上のセラミック材料を含む絶縁層からなる。第1及び第2の非磁性体フェライト層16a,16b及び中間非磁性体フェライト層16cの熱膨張係数は、第1及び第2の磁性体フェライト層14a,14bの熱膨張係数よりも小さい。   The substrate body 12 includes a first non-magnetic ferrite layer 16a, a first magnetic ferrite layer 14a, an intermediate non-magnetic ferrite layer 16c, a second magnetic ferrite layer 14b, The non-magnetic ferrite layer 16b is laminated. The first and second magnetic ferrite layers 14a and 14b include a magnetic ceramic material, for example, a magnetic ferrite mainly composed of iron oxide, zinc oxide, nickel oxide, and copper oxide, and a ceramic material. The first and second non-magnetic ferrite layers 16a and 16b and the intermediate non-magnetic ferrite layer 16c include, for example, non-magnetic ferrite and ceramic materials mainly composed of iron oxide, zinc oxide, and copper oxide. Each layer 14a, 14b, 16a, 16b, 16c of the substrate body 12 is made of an insulating layer including one layer or two or more laminated ceramic materials. The thermal expansion coefficients of the first and second nonmagnetic ferrite layers 16a and 16b and the intermediate nonmagnetic ferrite layer 16c are smaller than the thermal expansion coefficients of the first and second magnetic ferrite layers 14a and 14b.

コイル30は、第1のコイル要素32a〜32dと、第2のコイル要素34a〜34dを含む。各コイル要素32a〜32d,34a〜34dは、第1及び第2の磁性体フェライト層14a,14bと中間非磁性体フェライト層16cの内部に、一定の線幅で形成されている。   The coil 30 includes first coil elements 32a to 32d and second coil elements 34a to 34d. The coil elements 32a to 32d and 34a to 34d are formed with a constant line width inside the first and second magnetic ferrite layers 14a and 14b and the intermediate nonmagnetic ferrite layer 16c.

第1のコイル要素32a〜32dと第2のコイル要素34a〜34dとは、互いに隣接する絶縁層同士の異なる組の当該絶縁層間にそれぞれ配置されている。第1のコイル要素32a〜32dと第2のコイル要素34a〜34dとは、積層方向に交互に形成されている。積層方向両端の第1のコイル要素32aと第2のコイル要素34dは、不図示の層間接続導体や面内配線導体を介して、ランド電極26a,26bや端子電極28に接続される。   The first coil elements 32a to 32d and the second coil elements 34a to 34d are respectively disposed between different insulating layers of adjacent insulating layers. The first coil elements 32a to 32d and the second coil elements 34a to 34d are alternately formed in the stacking direction. The first coil element 32a and the second coil element 34d at both ends in the stacking direction are connected to the land electrodes 26a and 26b and the terminal electrode 28 via an interlayer connection conductor and an in-plane wiring conductor (not shown).

中間非磁性体フェライト層16cをなくした構成とすることもできるが、第1及び第2の磁性体フェライト層14a,14bの間に中間非磁性体フェライト層16cを形成すると、コイル30の直流重畳特性が向上する。   Although the intermediate nonmagnetic ferrite layer 16c may be eliminated, when the intermediate nonmagnetic ferrite layer 16c is formed between the first and second magnetic ferrite layers 14a and 14b, the DC superimposition of the coil 30 is achieved. Improved characteristics.

第1及び第2の非磁性体フェライト層16a,16bをなくした構成とすることもできるが、第1及び第2の磁性体フェライト層14a,14bの熱膨張係数よりも小さい第1及び第2の非磁性体フェライト層16a,16bを設け、第1及び第2の非磁性体フェライト層16a,16bで第1及び第2の磁性体フェライト層14a,14bを挟むことにより、基板本体12の強度が向上する。第1及び第2の非磁性体フェライト層16a,16bにより磁界の広がりが抑制されるため、基板本体12の表裏面及びその近傍に設けられる配線や端子電極に誘導されるノイズが低減される。   Although the first and second non-magnetic ferrite layers 16a and 16b can be eliminated, the first and second magnetic expansion coefficients smaller than the thermal expansion coefficients of the first and second magnetic ferrite layers 14a and 14b are possible. The nonmagnetic ferrite layers 16a and 16b are provided, and the first and second magnetic ferrite layers 14a and 14b are sandwiched between the first and second nonmagnetic ferrite layers 16a and 16b. Will improve. Since the spread of the magnetic field is suppressed by the first and second non-magnetic ferrite layers 16a and 16b, noise induced on the front and back surfaces of the substrate body 12 and wiring and terminal electrodes provided in the vicinity thereof is reduced.

基板本体12の上面12aには、電子部品2,4を実装するためのランド電極26a,26bが形成されている。基板本体12の下面12bには、コイル内蔵基板10を他の回路基板等に実装するための端子電極28が形成されている。なお、基板本体12の上面12aに実装される部品がない場合には、ランド電極を無くすことができる。   Land electrodes 26 a and 26 b for mounting the electronic components 2 and 4 are formed on the upper surface 12 a of the substrate body 12. A terminal electrode 28 for mounting the coil built-in substrate 10 on another circuit board or the like is formed on the lower surface 12 b of the substrate body 12. If there is no component mounted on the upper surface 12a of the substrate body 12, the land electrode can be eliminated.

図2は、コイル内蔵基板10の分解平面図である。図2に示すように、コイル内蔵基板10は、積層されて基板本体12になる絶縁層12m,・・・,12p〜12t,・・・,12wに、実線の斜線を付した導体パターンが形成されている。また、絶縁層12p〜12tを貫通する層間接続導体24p〜24tが形成されている。なお、図2において、層間接続導体24p〜24t以外の絶縁層を貫通する層間接続導体は、図示を省略している。また、第1のコイル要素32aや第2のコイル34a,34dが形成された絶縁層などの図示を省略している。   FIG. 2 is an exploded plan view of the coil-embedded substrate 10. As shown in FIG. 2, the coil-embedded substrate 10 is formed with a conductive pattern with a solid diagonal line formed on the insulating layers 12 m,..., 12 p to 12 t,. Has been. Further, interlayer connection conductors 24p to 24t penetrating the insulating layers 12p to 12t are formed. In FIG. 2, illustration of interlayer connection conductors penetrating the insulating layer other than the interlayer connection conductors 24p to 24t is omitted. Also, illustration of an insulating layer on which the first coil element 32a and the second coils 34a and 34d are formed is omitted.

第1のコイル要素32a〜32dと第2のコイル要素34a〜34dは、層間接続導体を介して交互に接続される。例えば図2に示すように、絶縁層12q,12s上の第2のコイル要素34b,34cの一端34p,34s側と、絶縁層12p,12r上の第1のコイル要素32b,32cの一端32q,32t側とは、絶縁層12p,12rを貫通する層間接続導体24p,24rにより接続される。絶縁層12q,12s上の第2のコイル要素34b,34cの他端34q,34t側と、絶縁層12r,12t上の第1のコイル要素32c,32dの他端32s,32u側とは、絶縁層12q,12sを貫通する層間接続導体24q,24sにより接続される。   The first coil elements 32a to 32d and the second coil elements 34a to 34d are alternately connected via interlayer connection conductors. For example, as shown in FIG. 2, one end 34p, 34s side of the second coil elements 34b, 34c on the insulating layers 12q, 12s and one end 32q, first coil elements 32b, 32c on the insulating layers 12p, 12r. The 32t side is connected by interlayer connection conductors 24p and 24r penetrating the insulating layers 12p and 12r. The other end 34q, 34t side of the second coil elements 34b, 34c on the insulating layers 12q, 12s and the other end 32s, 32u side of the first coil elements 32c, 32d on the insulating layers 12r, 12t are insulated. They are connected by interlayer connection conductors 24q and 24s penetrating the layers 12q and 12s.

図2に示すように、第1及び第2のコイル要素32a〜32d,34a〜34dは、基板本体12の絶縁層が積層される積層方向(図2において紙面垂直方向)に延在する仮想中心軸38のまわりを実質的に周方向に延在するように、略リング形状あるいは略C字状に形成されている。第1のコイル要素32a〜32dは、略同一形状であり、同心に配置され、積層方向に透視すると、角度をずらしながら互いに重なり合い、外径が相対的に大きい環状の外コイル領域32(図1参照)を形成する。   As shown in FIG. 2, the first and second coil elements 32 a to 32 d and 34 a to 34 d are virtual centers extending in the stacking direction in which the insulating layers of the substrate body 12 are stacked (the direction perpendicular to the paper in FIG. 2). It is formed in a substantially ring shape or a substantially C shape so as to extend substantially around the shaft 38 in the circumferential direction. The first coil elements 32a to 32d have substantially the same shape, are concentrically arranged, and, when viewed in the stacking direction, overlap each other while shifting the angle, and have an annular outer coil region 32 having a relatively large outer diameter (FIG. 1). Reference).

第2のコイル要素34a〜34dも、略同一形状であり、同心に配置され、積層方向に透視すると、角度をずらしながら互いに重なり合い、外径が相対的に小さい環状の内コイル領域34(図1参照)を形成する。   The second coil elements 34a to 34d are also substantially the same shape, are concentrically arranged, and when viewed in the stacking direction, overlap each other while shifting the angle, and the annular inner coil region 34 (FIG. 1) having a relatively small outer diameter. Reference).

図1に示すように、積層方向に透視すると、第1のコイル要素32a〜32dが互いに重なり合う外コイル領域32の内周と、第2のコイル要素34a〜34dが互いに重なり合う内コイル領域34の外周とは接している。そのため、第1のコイル要素32a〜32dと第2のコイル要素34a〜34dとが積層方向に重なり合わないため、すべてのコイル要素が積層方向に重なり合う場合に比べ、基板本体12の上面12a及び下面12bの凹凸形成を抑制できる。   As shown in FIG. 1, when viewed in the stacking direction, the inner periphery of the outer coil region 32 where the first coil elements 32 a to 32 d overlap each other and the outer periphery of the inner coil region 34 where the second coil elements 34 a to 34 d overlap each other. Is touching. Therefore, since the first coil elements 32a to 32d and the second coil elements 34a to 34d do not overlap in the stacking direction, the upper surface 12a and the lower surface of the substrate body 12 are compared to the case where all the coil elements overlap in the stacking direction. It is possible to suppress the formation of irregularities of 12b.

基板本体12の内部には、第2のコイル要素34b,34cに沿って、積層方向に透視すると仮想中心軸38の周りを環状に延在する空隙部40が形成されている。空隙部40は、第2のコイル要素34b,34c及び第2のコイル要素34b,34cに接している一つの絶縁層と、第2のコイル要素34b,34cに対向する他の一つの絶縁層との間に連続して、第2のコイル要素34b,34cの下面全体が露出するように形成されている。   Inside the substrate body 12, a gap 40 is formed along the second coil elements 34 b and 34 c so as to extend annularly around the virtual central axis 38 when seen in the stacking direction. The gap 40 includes one insulating layer in contact with the second coil elements 34b and 34c and the second coil elements 34b and 34c, and another insulating layer facing the second coil elements 34b and 34c. Are formed such that the entire lower surface of the second coil elements 34b, 34c is exposed.

空隙部40は、積層方向に透視すると内コイル領域34の内周から、内コイル領域34の外周を越えて、外コイル領域32内まで延在しており、空隙部40の外周側40qは、互いに対向する第1のコイル要素32bと32c、32cと32dの間の積層方向の中間位置に延在している。   The gap 40 extends from the inner periphery of the inner coil region 34 to the outer coil region 32 through the outer periphery of the inner coil region 34 when viewed in the stacking direction. The first coil elements 32b and 32c and 32c and 32d facing each other extend to an intermediate position in the stacking direction.

空隙部40により、第2のコイル要素34a〜34dのみならず第1のコイル要素32a〜34dの残留応力も緩和され、コイルの効率が向上する。すなわち、空隙部40は第2のコイル要素34b,34cを越えて第1のコイル要素32bと32c、32cと32dの間の絶縁層間にも形成されているため、空隙部が第1のコイル要素32bと32c、32cと32dの間の絶縁層間には形成されない場合に比べ、残留応力がより緩和され、コイルの効率がより向上する。   By the gap 40, not only the second coil elements 34a to 34d but also the residual stresses of the first coil elements 32a to 34d are alleviated, and the efficiency of the coil is improved. In other words, the gap 40 is formed also in the insulating layer between the first coil elements 32b and 32c and 32c and 32d beyond the second coil elements 34b and 34c, so that the gap is the first coil element. Compared with the case where the insulating layer is not formed between the insulating layers between 32b and 32c and 32c and 32d, the residual stress is more relaxed and the efficiency of the coil is further improved.

積層方向に透視すると、外コイル領域32の外周より外側に空隙部が形成されている場合には、集合基板から個片を分割するため集合基板を折り曲げる際に、空隙部を起点とする亀裂が発生しやすい。そのため、空隙部40は、積層方向に透視すると外コイル領域の外周より内側に形成する。すなわち、第1のコイル要素32a〜32dと第2のコイル34a〜34dの線幅をA、空隙部の幅をBとすると、A/B≦2.0となるように、空隙部40が形成されている。   When the gap is formed outside the outer periphery of the outer coil region 32 as seen through in the stacking direction, cracks originating from the gap are generated when the collective substrate is bent to divide the pieces from the collective substrate. Likely to happen. Therefore, the gap 40 is formed inside the outer periphery of the outer coil region when seen through in the stacking direction. That is, when the line width of the first coil elements 32a to 32d and the second coils 34a to 34d is A and the width of the gap is B, the gap 40 is formed so that A / B ≦ 2.0. Has been.

空隙部40は、図2及び図3の要部拡大図に示すように、第2のコイル要素34b,34cに重なり、かつ第2のコイル要素34b,34cの外側にはみ出るように、環状に形成されたカーボンペースト等の空隙形成用材料36が、焼成時に消失することにより形成される。図3において、破線は、積層方向に透視した第1のコイル要素32bを示している。空隙形成用材料36は、第1のコイル要素32bの内周側半分以上の領域に重なるように形成される。   The gap 40 is formed in an annular shape so as to overlap the second coil elements 34b and 34c and to protrude outside the second coil elements 34b and 34c, as shown in the enlarged views of the main part in FIGS. The void forming material 36 such as the carbon paste thus formed is formed by disappearing during firing. In FIG. 3, the broken line indicates the first coil element 32 b seen through in the stacking direction. The air gap forming material 36 is formed so as to overlap with an area of at least half of the inner peripheral side of the first coil element 32b.

次に、コイル内蔵基板10を、集合基板状態で作製する場合の製造工程について説明する。   Next, a manufacturing process when the coil-embedded substrate 10 is manufactured in a collective substrate state will be described.

(1)まず、基板本体12の各層と図示しない拘束層とを形成するため、セラミック材料粉末を含み、シート状に成形された未焼結のセラミックグリーンシートを準備する。   (1) First, in order to form each layer of the substrate body 12 and a constraining layer (not shown), an unsintered ceramic green sheet containing a ceramic material powder and formed into a sheet shape is prepared.

第1及び第2の磁性体フェライト層14a,14bを形成するためのセラミックグリーンシートには、例えば、酸化鉄、酸化亜鉛、酸化ニッケル及び酸化銅を主成分とする磁性体フェライトを用いる。第1及び第2の非磁性体フェライト層16a,16bと中間非磁性体フェライト層16cを形成するためのセラミックグリーンシートには、例えば、酸化鉄、酸化亜鉛及び酸化銅を主成分とする非磁性体フェライトを用いる。   For the ceramic green sheets for forming the first and second magnetic ferrite layers 14a and 14b, for example, magnetic ferrite mainly composed of iron oxide, zinc oxide, nickel oxide and copper oxide is used. The ceramic green sheet for forming the first and second non-magnetic ferrite layers 16a and 16b and the intermediate non-magnetic ferrite layer 16c is, for example, non-magnetic mainly composed of iron oxide, zinc oxide and copper oxide. Body ferrite is used.

図2に示すように、セラミックグリーンシートの各層12p〜12tの適宜位置にレーザー加工やパンチング加工等により貫通孔を加工し、この貫通孔に導体ペーストを印刷等により埋め込むことによって、層間接続導体24p〜24tを形成する。   As shown in FIG. 2, a through hole is formed in an appropriate position of each layer 12p to 12t of the ceramic green sheet by laser processing, punching processing, or the like, and a conductor paste is embedded in the through hole by printing or the like, thereby providing an interlayer connection conductor 24p. ~ 24t are formed.

また、セラミックグリーンシートの各層12m,12p〜12t,12wの一方主面に、導体ペーストをスクリーン印刷法やグラビア印刷法等により印刷するか、あるいは所定パターン形状の金属箔を転写する等によって、実線の斜線を付したコイル要素32a〜32d,34a〜34d、面内配線導体22、ランド電極26a,26b、端子電極28の導体パターンを形成する。   Further, a solid line is printed on one main surface of each layer 12m, 12p to 12t, 12w of the ceramic green sheet by printing a conductive paste by a screen printing method or a gravure printing method or by transferring a metal foil having a predetermined pattern shape. The conductor patterns of the coil elements 32a to 32d, 34a to 34d, the in-plane wiring conductor 22, the land electrodes 26a and 26b, and the terminal electrode 28 are formed.

なお、第2のコイル要素34b,34cを形成するセラミックグリーンシートの各層12q,12sについては、予め、焼成により焼失するカーボンペーストを印刷することにより、破線の斜線を付した環状の空隙形成用材料36を形成し、空隙形成用材料36の上に、導体ペーストをスクリーン印刷法やグラビア印刷法等により印刷するか、あるいは所定パターン形状の金属箔を転写する等によって、第2のコイル要素34b,34cを形成する。上下を反転する場合には、セラミックグリーンシートの第2のコイル要素34b,34cを形成した後に、空隙形成用材料36を形成する。   For the ceramic green sheet layers 12q and 12s forming the second coil elements 34b and 34c, an annular gap forming material indicated by a broken line by printing a carbon paste that is burned off by firing in advance. 36, and the second coil elements 34b, 34b, 34b, etc. are formed by printing a conductor paste on the gap forming material 36 by a screen printing method or a gravure printing method or by transferring a metal foil having a predetermined pattern shape. 34c is formed. In the case of upside down, the gap forming material 36 is formed after the second coil elements 34b and 34c of the ceramic green sheet are formed.

拘束層に用いる収縮抑制用グリーンシートは、シート状に成形された未焼結のグリーンシートである。収縮抑制用グリーンシートは、基板本体12の各層を形成するためのセラミックグリーンシートの焼成温度よりも高温で焼結するアルミナ等の無機材料粉末を含み、基板本体12の各層を形成するためのセラミックグリーンシートの焼成温度では実質的に焼結しない。   The shrinkage suppressing green sheet used for the constraining layer is an unsintered green sheet formed into a sheet shape. The green sheet for shrinkage suppression includes an inorganic material powder such as alumina that is sintered at a temperature higher than the firing temperature of the ceramic green sheet for forming each layer of the substrate body 12, and a ceramic for forming each layer of the substrate body 12. The green sheet is not substantially sintered at the firing temperature.

(2)次いで、基板本体12の各層を形成する未焼結のセラミックグリーンシートを積層することにより積層体を形成し、積層体の積層方向両側に収縮抑制用グリーンシートを含む拘束層を配置して、複合積層体を作製する。積層方向に比較的小さい圧力を加え、積層体の各層と拘束層とを仮圧着する。   (2) Next, a non-sintered ceramic green sheet forming each layer of the substrate body 12 is laminated to form a laminated body, and constraining layers including shrinkage-suppressing green sheets are arranged on both sides in the laminating direction of the laminated body. Thus, a composite laminate is produced. A relatively small pressure is applied in the stacking direction to temporarily press-bond each layer of the stack and the constraining layer.

複合積層体は、仮圧着した積層体を作製した後に、収縮抑制用グリーンシートを積層してさらに仮圧着することにより作製してもよいし、基板本体12の各層となるセラミックグリーンシートと収縮抑制用グリーンシートとを積層した後、一括して仮圧着することにより作製してもよい。   The composite laminate may be prepared by preparing a temporarily bonded laminate and then laminating the shrinkage-suppressing green sheets and further temporarily pressing, or the ceramic green sheets that form the layers of the substrate body 12 and the shrinkage suppression. It may be produced by laminating the green sheets for use and then temporarily pressing them together.

拘束層は、基板本体12の各層を形成する未焼結のセラミックグリーンシートを積層した積層体に、収縮抑制用グリーンシートを作製するためのスラリーをスクリーン印刷により塗布することによって形成してもよい。支持体上に収縮抑制用グリーンシートを形成し、それを、基板本体12の各層を形成する未焼結のセラミックグリーンシートを積層した積層体上に転写することにより、形成してもよい。   The constraining layer may be formed by applying a slurry for producing a shrinkage-suppressing green sheet by screen printing on a laminate in which unsintered ceramic green sheets forming each layer of the substrate body 12 are laminated. . You may form by forming the green sheet for shrinkage | contraction suppression on a support body, and transferring it on the laminated body which laminated | stacked the unsintered ceramic green sheet which forms each layer of the board | substrate body 12. FIG.

(3)次いで、複合積層体に比較的大きい圧力を加え、積層体に拘束層を本圧着する。   (3) Next, a relatively large pressure is applied to the composite laminate, and a constraining layer is finally bonded to the laminate.

(4)次いで、積層体に拘束層を本圧着した複合積層体を焼成する。焼成は、基板本体12になる積層体の各層を形成するセラミックグリーンシートに含まれるセラミック材料粉末を焼結させ、拘束層の収縮抑制用グリーンシートに含まれる無機材料粉末は焼結させない条件下で行う。すなわち、基板本体12になる積層体の各層を形成するセラミックグリーンシートの焼結温度よりは高く、かつ、拘束層の収縮抑制用グリーンシートの焼結温度よりは低い温度で、焼成する。   (4) Next, the composite laminate in which the constraining layer is finally bonded to the laminate is fired. Firing is performed under the conditions in which the ceramic material powder included in the ceramic green sheet forming each layer of the laminate that becomes the substrate body 12 is sintered and the inorganic material powder included in the green sheet for suppressing shrinkage of the constraining layer is not sintered. Do. That is, firing is performed at a temperature higher than the sintering temperature of the ceramic green sheet forming each layer of the laminated body that becomes the substrate body 12 and lower than the sintering temperature of the green sheet for suppressing shrinkage of the constraining layer.

焼成により、カーボンペーストが分解、揮発し、カーボンペーストが位置していた部分に空隙部40が形成される。   By baking, the carbon paste is decomposed and volatilized, and a void 40 is formed in the portion where the carbon paste was located.

(5)次いで、焼成後の複合積層体から拘束層を除去することによって、焼成済みの積層体、すなわちコイル内蔵基板10の集合基板を取り出し、レーザー加工やダイシング加工によりブレイク溝を形成する。必要に応じて、基板本体12の上面12aに形成されたランド電極26a,26bと、下面12bに形成された端子電極28にメッキを行う。   (5) Next, by removing the constraining layer from the fired composite laminate, the fired laminate, that is, the collective substrate of the coil-embedded substrate 10 is taken out, and a break groove is formed by laser processing or dicing. If necessary, the land electrodes 26a and 26b formed on the upper surface 12a of the substrate body 12 and the terminal electrodes 28 formed on the lower surface 12b are plated.

(6)以上の工程により完成したコイル内蔵基板10の集合基板のランド電極26a,26bに、表面実装部品やICチップなどの部品2,4を実装した後、ブレイク溝に沿ってコイル内蔵基板10の集合基板を切断し、個片に分割する。   (6) After mounting the components 2 and 4 such as surface mount components and IC chips on the land electrodes 26a and 26b of the collective substrate of the coil built-in substrate 10 completed by the above steps, the coil built-in substrate 10 along the break groove. The collective substrate is cut and divided into pieces.

次に、上記の方法で作製したコイル内蔵基板(DC−DCコンバータ)の作製例について、図4〜図7を参照しながら説明する。作製例では、第1及び第2のコイル要素32a〜32d,34a〜34dの線幅Aが200μm、第1のコイル要素32a〜32dの内径が1700μm、第2のコイル要素34a〜34dの内径が1300μm、基板本体12の厚みが600μmである。積層方向に透視すると、内コイル領域の外周と外コイル領域の内周とは接している。   Next, an example of manufacturing a coil-embedded substrate (DC-DC converter) manufactured by the above method will be described with reference to FIGS. In the production example, the first and second coil elements 32a to 32d, 34a to 34d have a line width A of 200 μm, the first coil elements 32a to 32d have an inner diameter of 1700 μm, and the second coil elements 34a to 34d have an inner diameter. The thickness of 1300 μm and the substrate body 12 is 600 μm. When seen through in the stacking direction, the outer periphery of the inner coil region is in contact with the inner periphery of the outer coil region.

<作製例1> 図4は、空隙部の個数、すなわち空隙層数を変えた各3個の試料の変換効率を示すグラフである。縦軸は、負荷電流100mAに対する変換効率(%)である。空隙層数が0の試料は、空隙部が形成されていない。空隙層数が1の試料は、図1に示した第2のコイル要素34cに接する空隙部のみが形成されている。空隙層数が2の試料は、図1に示した第1のコイル要素32bに接する空隙部と、第2のコイル要素34cに接する空隙部が形成されている。第1のコイル要素32bに接する空隙部は、第1のコイル要素32bの内周半分に接し、第2のコイル要素34a,34bの間に形成されている。空隙層数が3の試料は、図1に示した第2のコイル要素32a,32b,32cに接する3つの空隙部が形成されている。いずれの空隙部も、内コイル領域の内周から、外コイル領域の中間位置まで、幅300μmで形成されている。   <Production Example 1> FIG. 4 is a graph showing the conversion efficiency of each of three samples in which the number of voids, that is, the number of void layers, was changed. The vertical axis represents the conversion efficiency (%) for a load current of 100 mA. In the sample having the number of void layers of 0, no void portion is formed. In the sample having the number of void layers of 1, only the void portion in contact with the second coil element 34c shown in FIG. 1 is formed. In the sample having two void layers, a void portion in contact with the first coil element 32b shown in FIG. 1 and a void portion in contact with the second coil element 34c are formed. The gap that is in contact with the first coil element 32b is in contact with the inner peripheral half of the first coil element 32b and is formed between the second coil elements 34a and 34b. In the sample having three void layers, three void portions in contact with the second coil elements 32a, 32b, and 32c shown in FIG. 1 are formed. All the gaps are formed with a width of 300 μm from the inner circumference of the inner coil region to the intermediate position of the outer coil region.

図4から、少なくとも1つの空隙部を形成することにより、変換効率が向上することが分かる。   It can be seen from FIG. 4 that the conversion efficiency is improved by forming at least one gap.

<作製例2> 図5は、空隙部が内コイル領域の外周からにはみ出す量を変えた各3個の試料の変換効率を示すグラフである。図1に示した第2のコイル要素34cに沿う空隙部40のみを形成し、その空隙部40の外周側40qが内コイル領域34の外周よりも外側にはみ出る寸法Lを変えた。   <Production Example 2> FIG. 5 is a graph showing the conversion efficiency of each of three samples in which the amount of gaps protruding from the outer periphery of the inner coil region is changed. Only the gap 40 along the second coil element 34 c shown in FIG. 1 was formed, and the dimension L that the outer peripheral side 40 q of the gap 40 protrudes outside the outer periphery of the inner coil region 34 was changed.

図5から、空隙部が内コイル領域の外周からにはみ出す量Lが100μm以上であれば、変換効率が向上することが分かる。空隙部の幅をBとすると、B=A+Lであるので、B/A≧1.5であると、変換効率が向上することが分かる。   FIG. 5 shows that the conversion efficiency is improved when the amount L of the gap protruding from the outer periphery of the inner coil region is 100 μm or more. Assuming that the width of the gap is B, since B = A + L, it can be seen that when B / A ≧ 1.5, the conversion efficiency is improved.

<作製例3> 図6は、空隙部が第2のコイル要素よりも内側にはみ出す量を変えた各3個の試料の変換効率とコイルL値を示すグラフである。空隙内側はみ出し量は、図1において鎖線で示したように、空隙部40の内周40xと内コイル領域32の内周34xとの間の長さXである。   <Production Example 3> FIG. 6 is a graph showing the conversion efficiency and the coil L value of each of three samples in which the amount of the gap portion protruding inward from the second coil element is changed. The amount of protrusion inside the gap is the length X between the inner circumference 40x of the gap 40 and the inner circumference 34x of the inner coil region 32, as indicated by the chain line in FIG.

図6から、空隙部が第2のコイル要素よりも内側にはみ出すと、変換効率もコイルL値も低下することが分かる。したがって、空隙部は、内コイル領域の内周よりも外側に形成することが好ましい。   From FIG. 6, it can be seen that when the gap protrudes inside the second coil element, both the conversion efficiency and the coil L value are lowered. Therefore, the gap is preferably formed outside the inner circumference of the inner coil region.

<作製例4> 図7は、第1のコイル要素(外コイル層)に接する空隙部を形成した各3個の試料と、第2のコイル要素(内コイル層)に接する空隙部を形成した各3個の試料について、変換効率(%)を示すグラフである。前者の試料は、図1において下側3つの第1のコイル要素32b,32c,32dの下面のそれぞれの内側半分が露出し、積層方向から透視すると外コイル領域の内周と外周の間の中間位置から内コイル領域34の内周まで延在する3つの空隙部を有する。後者の試料は、図1において上側3つの第2のコイル要素32a,32b,32cの下面全体が露出し、積層方向から透視すると内コイル領域の内周から、外コイル領域の内周と外周の間の中間位置まで延在する3つの空隙部を有する。空隙部の長さは300μmである。   <Manufacturing Example 4> FIG. 7 shows three samples each having a gap portion in contact with the first coil element (outer coil layer) and a gap portion in contact with the second coil element (inner coil layer). It is a graph which shows conversion efficiency (%) about each three samples. In the former sample, the inner halves of the lower surfaces of the lower three first coil elements 32b, 32c, and 32d in FIG. 1 are exposed, and when viewed in the stacking direction, the middle between the inner periphery and the outer periphery of the outer coil region Three gaps extending from the position to the inner periphery of the inner coil region 34 are provided. In the latter sample, the entire lower surfaces of the upper three second coil elements 32a, 32b, and 32c in FIG. 1 are exposed, and when viewed through from the stacking direction, the inner periphery and the outer periphery of the outer coil region are changed from the inner periphery of the inner coil region. It has three voids extending to an intermediate position between them. The length of the gap is 300 μm.

図7から、空隙部に第1のコイル要素が露出する場合も、第2のコイル要素が露出する場合も、変換効率が向上することが分かる。また、空隙部に露出するコイル要素の面積が多いほど、変換効率が向上することが分かる。   From FIG. 7, it can be seen that the conversion efficiency is improved both when the first coil element is exposed in the gap and when the second coil element is exposed. Moreover, it turns out that conversion efficiency improves, so that there are many areas of the coil element exposed to a space | gap part.

<まとめ> 以上に説明したように空隙部を形成すると、コイルの磁気特性を改善し効率を向上することができる。   <Summary> When the gap is formed as described above, the magnetic characteristics of the coil can be improved and the efficiency can be improved.

なお、本発明は、上記実施の形態に限定されるものではなく、種々変更を加えて実施することが可能である。   The present invention is not limited to the above embodiment, and can be implemented with various modifications.

例えば、第1及び第2のコイル要素や空隙部の形状は、実施例に限定されない。第1及び第2のコイル要素や空隙部の個数は、実施例よりも多くても、少なくてもよい。第1及び第2のコイル要素は、積層方向に任意の順序で配置可能である。   For example, the shapes of the first and second coil elements and the gap are not limited to the examples. The number of first and second coil elements and gaps may be larger or smaller than in the embodiment. The first and second coil elements can be arranged in any order in the stacking direction.

10 コイル内蔵基板
12 基板本体
12a 上面
12b 下面
12m,12p〜12t,12w 絶縁層
14a 第1の磁性体フェライト層
14b 第2の磁性体フェライト層
16a 第1の非磁性体フェライト層
16b 第2の非磁性体フェライト層
16c 中間非磁性体フェライト層
22 面内配線導体
24,24p〜24t 層間接続導体
26a,26b ランド電極
28 端子電極
30 コイル
32 外コイル領域
32a〜32d 第1のコイル要素
34 内コイル領域
34a〜34d 第2のコイル要素
36 空隙形成用材料
38 仮想中心線
40 空隙部
DESCRIPTION OF SYMBOLS 10 Coil built-in board | substrate 12 Board | substrate body 12a Upper surface 12b Lower surface 12m, 12p-12t, 12w Insulating layer 14a 1st magnetic body ferrite layer 14b 2nd magnetic body ferrite layer 16a 1st nonmagnetic body ferrite layer 16b 2nd non- Magnetic ferrite layer 16c Intermediate non-magnetic ferrite layer 22 In-plane wiring conductor 24, 24p-24t Interlayer connection conductor 26a, 26b Land electrode 28 Terminal electrode 30 Coil 32 Outer coil area 32a-32d First coil element 34 Inner coil area 34a to 34d Second coil element 36 Material for forming gap 38 Virtual center line 40 Air gap

Claims (3)

セラミック材料を含む複数の絶縁層が積層された基板本体と、
互いに隣接する前記絶縁層同士の異なる組の当該絶縁層間にそれぞれ配置され、前記基板本体の前記絶縁層が積層される積層方向に延在する仮想中心軸のまわりに形成された複数のコイル要素と、
前記絶縁層を貫通して前記コイル要素同士を接続する層間接続導体と、
前記基板本体の内部に形成された少なくとも1つの空隙部と、
を備え、
前記コイル要素は、一定の線幅を有する第1及び第2のコイル要素を含み、
前記第1のコイル要素は、前記積層方向に透視すると互いに重なり合い、
前記第2のコイル要素は、前記積層方向に透視すると前記第1のコイル要素が互いに重なり合う外コイル領域の内周より内側において該内周に接しかつ互いに重なり合い、
前記空隙部は、前記積層方向に透視すると前記第2のコイル要素が互いに重なり合う内コイル領域の内周と前記外コイル領域の外周との間において環状に延在するように、前記第1及び第2のコイル要素のうちの少なくとも一つの前記コイル要素及び当該コイル要素に接している一つの前記絶縁層と当該コイル要素に対向する他の一つの前記絶縁層との間に、当該コイル要素の一部が前記空隙部に露出するように形成され、
前記第1及び第2のコイル要素の前記線幅をA、前記空隙部の幅をBとすると、1.5≦B/A≦2.0であり、
前記空隙部の個数は、前記第1のコイル要素と前記第2のコイル要素の合計個数の半分より少ないことを特徴とする、コイル内蔵基板。


A substrate body in which a plurality of insulating layers containing a ceramic material are laminated;
A plurality of coil elements disposed around different virtual layers of the insulating layers adjacent to each other and formed around a virtual central axis extending in a stacking direction in which the insulating layers of the substrate body are stacked; ,
An interlayer connection conductor that connects the coil elements through the insulating layer;
At least one gap formed inside the substrate body;
With
The coil element includes first and second coil elements having a constant line width;
The first coil elements overlap each other when seen through in the stacking direction,
The second coil element is in contact with and overlaps the inner periphery inside the outer periphery of the outer coil region where the first coil elements overlap each other when seen through in the stacking direction,
The first and second gaps extend in an annular shape between the inner periphery of the inner coil region and the outer periphery of the outer coil region where the second coil elements overlap each other when seen in the stacking direction. One of the coil elements is disposed between at least one of the two coil elements, the one insulating layer in contact with the coil element, and the other insulating layer facing the coil element. Part is exposed to the gap,
When the line width of the first and second coil elements is A and the width of the gap is B, 1.5 ≦ B / A ≦ 2.0,
The coil-embedded substrate, wherein the number of the gaps is less than half of the total number of the first coil elements and the second coil elements.


前記基板本体の前記絶縁層は、
磁性体セラミック材料を含む第1及び第2の磁性体フェライト層と、
前記第1及び第2の磁性体フェライト層の間に、前記第1及び第2の磁性体フェライト層に隣接して配置された中間非磁性体フェライト層とを含むことを特徴とする、請求項1に記載のコイル内蔵基板。
The insulating layer of the substrate body is
First and second magnetic ferrite layers containing a magnetic ceramic material;
The intermediate non-magnetic ferrite layer disposed adjacent to the first and second magnetic ferrite layers is interposed between the first and second magnetic ferrite layers. The coil built-in substrate according to 1.
前記基板本体の前記絶縁層は、
前記第1の磁性体フェライト層の前記中間非磁性体フェライト層とは反対側において前記第1の磁性体フェライト層に隣接して配置され、前記第1の磁性体フェライト層の熱膨張係数よりも小さい熱膨張係数を有する第1の非磁性体フェライト層と、
前記第2の磁性体フェライト層の前記中間非磁性体フェライト層とは反対側において前記第2の磁性体フェライト層に隣接して配置され、前記第2の磁性体フェライト層の熱膨張係数よりも小さい熱膨張係数を有する第2の非磁性体フェライト層と、
をさらに含むことを特徴とする、請求項2に記載のコイル内蔵基板。
The insulating layer of the substrate body is
The first magnetic ferrite layer is disposed adjacent to the first magnetic ferrite layer on the side opposite to the intermediate non-magnetic ferrite layer, and is larger than the thermal expansion coefficient of the first magnetic ferrite layer. A first non-magnetic ferrite layer having a small coefficient of thermal expansion;
The second magnetic ferrite layer is disposed adjacent to the second magnetic ferrite layer on the side opposite to the intermediate non-magnetic ferrite layer, and is larger than the thermal expansion coefficient of the second magnetic ferrite layer. A second non-magnetic ferrite layer having a small coefficient of thermal expansion;
The coil built-in substrate according to claim 2, further comprising:
JP2010279598A 2010-12-15 2010-12-15 Coil built-in board Active JP5621573B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010279598A JP5621573B2 (en) 2010-12-15 2010-12-15 Coil built-in board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010279598A JP5621573B2 (en) 2010-12-15 2010-12-15 Coil built-in board

Publications (2)

Publication Number Publication Date
JP2012129364A JP2012129364A (en) 2012-07-05
JP5621573B2 true JP5621573B2 (en) 2014-11-12

Family

ID=46646092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010279598A Active JP5621573B2 (en) 2010-12-15 2010-12-15 Coil built-in board

Country Status (1)

Country Link
JP (1) JP5621573B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200312536A1 (en) * 2019-04-01 2020-10-01 Samsung Electro-Mechanics Co., Ltd. Coil component

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5978915B2 (en) * 2012-10-19 2016-08-24 株式会社村田製作所 Multilayer inductor
WO2015129600A1 (en) * 2014-02-26 2015-09-03 株式会社村田製作所 Multilayer substrate manufacturing method, and multilayer substrate
WO2015198956A1 (en) * 2014-06-26 2015-12-30 株式会社村田製作所 Coil module
JP6524980B2 (en) * 2016-07-15 2019-06-05 株式会社村田製作所 Laminated coil component and method of manufacturing the same
JP6520880B2 (en) * 2016-09-26 2019-05-29 株式会社村田製作所 Electronic parts
WO2018180176A1 (en) * 2017-03-29 2018-10-04 株式会社村田製作所 Electronic component
JP7234552B2 (en) 2018-09-21 2023-03-08 Tdk株式会社 Laminated coil parts
JP7222217B2 (en) * 2018-10-30 2023-02-15 Tdk株式会社 Laminated coil parts
JP6733856B1 (en) * 2018-12-10 2020-08-05 株式会社村田製作所 Coil component and filter circuit including the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07123091B2 (en) * 1991-05-30 1995-12-25 太陽誘電株式会社 Manufacturing method of multilayer chip inductor
JPH0669039A (en) * 1992-08-18 1994-03-11 Taiyo Yuden Co Ltd Laminated ceramic electronic component and its manufacture
JP4840447B2 (en) * 2006-06-14 2011-12-21 株式会社村田製作所 Multilayer ceramic electronic components
EP2214181B1 (en) * 2007-12-26 2016-04-13 Murata Manufacturing Co. Ltd. Laminated electronic component and electronic component module provided with the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200312536A1 (en) * 2019-04-01 2020-10-01 Samsung Electro-Mechanics Co., Ltd. Coil component
US11631531B2 (en) * 2019-04-01 2023-04-18 Samsung Electro-Mechanics Co., Ltd. Coil component

Also Published As

Publication number Publication date
JP2012129364A (en) 2012-07-05

Similar Documents

Publication Publication Date Title
JP5621573B2 (en) Coil built-in board
JP5196038B2 (en) Coil built-in board
JP4821908B2 (en) Multilayer electronic component and electronic component module including the same
JP4375402B2 (en) Multilayer ceramic electronic component manufacturing method and composite laminate
JP5921074B2 (en) Manufacturing method of laminated substrate
KR101862401B1 (en) Layered Inductor and Manufacturing Method fo the Same
JP4100459B2 (en) Multilayer coil component and manufacturing method thereof
WO2012111203A1 (en) Laminate-type inductor element
US8736413B2 (en) Laminated type inductor element and manufacturing method therefor
WO2014115454A1 (en) Built-in multilayer resin substrate inside magnetic core, method for producing same, and electronic device
KR20150014390A (en) Laminated coil
WO2012002133A1 (en) Multilayer ceramic electronic component and method for producing same
WO2012144103A1 (en) Laminated inductor element and method for manufacturing same
JP2010245088A (en) Method for manufacturing multilayer ceramic electronic component
WO2011148678A1 (en) Lc co-sintered substrate and method for producing same
JP2006222441A (en) Capacitor, wiring board, decoupling circuit, and high-frequency circuit
JP5673064B2 (en) Method for manufacturing a coil-embedded substrate
JP2020202299A (en) Coil component
US6551426B2 (en) Manufacturing method for a laminated ceramic electronic component
JP2004153502A (en) Laminated lc composite component
JP4400430B2 (en) Multilayer inductor
WO2012014692A1 (en) Ceramic multilayer substrate and method for producing same
JP2018125455A (en) Laminate coil component
JP5245645B2 (en) Manufacturing method of laminated coil component
JP2012151243A (en) Multilayer ceramic substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130918

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140313

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140826

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140908

R150 Certificate of patent or registration of utility model

Ref document number: 5621573

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150