JP5481455B2 - 暗号処理装置 - Google Patents
暗号処理装置 Download PDFInfo
- Publication number
- JP5481455B2 JP5481455B2 JP2011210966A JP2011210966A JP5481455B2 JP 5481455 B2 JP5481455 B2 JP 5481455B2 JP 2011210966 A JP2011210966 A JP 2011210966A JP 2011210966 A JP2011210966 A JP 2011210966A JP 5481455 B2 JP5481455 B2 JP 5481455B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- mask
- unit
- linear conversion
- key
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/002—Countermeasures against attacks on cryptographic mechanisms
- H04L9/003—Countermeasures against attacks on cryptographic mechanisms for power analysis, e.g. differential power analysis [DPA] or simple power analysis [SPA]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
- H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
- H04L9/0631—Substitution permutation network [SPN], i.e. cipher composed of a number of stages or rounds each involving linear and nonlinear transformations, e.g. AES algorithms
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/04—Masking or blinding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/08—Randomization, e.g. dummy operations or using noise
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/12—Details relating to cryptographic hardware or logic circuitry
- H04L2209/122—Hardware reduction or efficient architectures
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Storage Device Security (AREA)
Description
(1)推定した秘密鍵(推定鍵)を元に演算処理中データのハミング距離を予測する。
(2)測定した消費電力と予測演算処理中データのハミング距離の類似度を計算する。
(3)複数の消費電力に対し類似度が最も高い推定鍵を当たり鍵と判定する。
以下では、ブロック暗号としてAES(Advance Encryption Standard)を用いるAES暗号方式の暗号処理装置への適用例を、実施例として説明する。
図11は、第1実施例の暗号処理装置を示す回路図である。第1実施例の暗号処理装置は、128bit入出力の構成であり、データ処理部100と、マスク処理部200と、鍵スケジュール部300と、を備える。
第2実施例は、128ビット単位のデータブロックを32ビットずつ順次処理することで、回路規模をコンパクトにする構成の暗号処理装置への適用例である。図13は、第2実施例の暗号処理装置を示す回路図である。第2実施例の暗号処理装置は、データ処理部400と、マスク処理部500と、鍵スケジュール部600と、を備える。
C 線形変換回路
11 データレジスタ
19,20 排他的論理和回路
21,22 乱数レジスタ
31,32 セレクタ
100 データ処理部
102 データレジスタ
103,109 排他的論理和回路
104,105 セレクタ
106 S
107 IS
200 マスク処理部
201 セレクタ
202,209 乱数レジスタ
300 鍵スケジュール部
302 鍵レジスタ
303 鍵更新部
400 データ処理部
d0〜d3 データレジスタ
402,405 排他的論理和回路
403 セレクタ
404 S/IS
500 マスク処理部
501 セレクタ
r0〜r4 乱数レジスタ
600 鍵スケジュール部
602 鍵レジスタ
603 鍵更新部
Claims (4)
- 処理対象データを保持するデータ保持部と、
マスクデータを保持するマスク保持部と、
前記マスク保持部に保持されたマスクデータに対して線形変換を行う第1線形変換部と、
前記マスク保持部に保持されたマスクデータに対して線形変換を行う第2線形変換部と、
前記データ保持部に保持された処理対象データと前記第1線形変換部により線形変換されたマスクデータである第1マスクデータとに基づいて第1データを算出する第1算出部と、
前記第1データと前記第2線形変換部により線形変換されたマスクデータである第2マスクデータのうち、いずれか一方を選択する選択部と、
前記選択部により選択された前記第1データまたは前記第2マスクデータに対して非線形変換を行う非線形変換部と、
前記非線形変換部により非線形変換された前記第1データと前記マスク保持部に保持されたマスクデータとに基づいて第2データを算出する第2算出部と、
前記第2データに対して線形変換を行う第3線形変換部と、を備え、
前記第3線形変換部により線形変換された前記第2データが新たな処理対象データとして前記データ保持部に保持され、
前記非線形変換部により非線形変換された前記第2マスクデータが新たなマスクデータとして前記マスク保持部に保持されることを特徴とする暗号処理装置。 - 前記非線形変換回路は、暗号化処理における非線形変換を行う第1回路部と、復号処理における非線形変換を行う第2回路部と、が独立して動作する構成であることを特徴とする請求項1に記載の暗号処理装置。
- 処理対象データを保持するデータ保持部と、
マスクデータを保持するマスク保持部と、
鍵データを保持する鍵保持部と、
前記マスク保持部に保持されたマスクデータに対して線形変換を行う第1線形変換部と、
前記マスク保持部に保持されたマスクデータに対して線形変換を行う第2線形変換部と、
前記データ保持部に保持された処理対象データと前記第1線形変換部により線形変換されたマスクデータである第1マスクデータとに基づいて第1データを算出する第1算出部と、
前記第1データに対して非線形変換を行う第1非線形変換部と、
前記第1非線形変換部により非線形変換された前記第1データと前記マスク保持部に保持されたマスクデータとに基づいて第2データを算出する第2算出部と、
前記第2データに対して線形変換を行う第3線形変換部と、
前記鍵保持部に保持された鍵データと前記第2線形変換部により線形変換されたマスクデータである第2マスクデータのうち、いずれか一方を選択する選択部と、
前記選択部により選択された前記鍵データまたは前記第2マスクデータに対して非線形変換を行う第2非線形変換部と、を備え、
前記第3線形変換部により線形変換された前記第2データが新たな処理対象データとして前記データ保持部に保持され、
前記第2非線形変換部により非線形変換された前記鍵データが新たな鍵データとして前記鍵保持部に保持され、
前記第2非線形変換部により非線形変換された前記第2マスクデータが新たなマスクデータとして前記マスク保持部に保持されることを特徴とする暗号処理装置。 - 処理対象データを保持するデータ保持部と、
マスクデータを保持するマスク保持部と、
鍵データを保持する鍵保持部と、
前記マスク保持部に保持されたマスクデータに対して線形変換を行う第1線形変換部と、
前記マスク保持部に保持されたマスクデータに対して線形変換を行う第2線形変換部と、
前記データ保持部に保持された処理対象データと前記第1線形変換部により線形変換されたマスクデータである第1マスクデータとに基づいて第1データを算出する第1算出部と、
前記第1データと前記第2線形変換部により線形変換されたマスクデータである第2マスクデータのうち、いずれか一方を選択する第1選択部と、
前記第1選択部により選択された前記第1データまたは前記第2マスクデータに対して非線形変換を行う第1非線形変換部と、
前記第1非線形変換部により非線形変換された前記第1データと前記マスク保持部に保持されたマスクデータとに基づいて第2データを算出する第2算出部と、
前記第2データに対して線形変換を行う第3線形変換部と、
前記鍵保持部に保持された鍵データと前記第2マスクデータのうち、いずれか一方を選択する第2選択部と、
前記第2選択部により選択された前記鍵データまたは前記第2マスクデータに対して非線形変換を行う第2非線形変換部と、を備え、
前記第3線形変換部により線形変換された前記第2データが新たな処理対象データとして前記データ保持部に保持され、
前記第2非線形変換部により非線形変換された前記鍵データが新たな鍵データとして前記鍵保持部に保持され、
前記第1非線形変換部または前記第2非線形変換部により非線形変換された前記第2マスクデータが新たなマスクデータとして前記マスク保持部に保持されることを特徴とする暗号処理装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011210966A JP5481455B2 (ja) | 2011-09-27 | 2011-09-27 | 暗号処理装置 |
US13/611,885 US8724804B2 (en) | 2011-09-27 | 2012-09-12 | Encryption processing apparatus |
EP12185644A EP2575286A1 (en) | 2011-09-27 | 2012-09-24 | Encryption processing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011210966A JP5481455B2 (ja) | 2011-09-27 | 2011-09-27 | 暗号処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013072950A JP2013072950A (ja) | 2013-04-22 |
JP5481455B2 true JP5481455B2 (ja) | 2014-04-23 |
Family
ID=47257418
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011210966A Active JP5481455B2 (ja) | 2011-09-27 | 2011-09-27 | 暗号処理装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8724804B2 (ja) |
EP (1) | EP2575286A1 (ja) |
JP (1) | JP5481455B2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014240921A (ja) * | 2013-06-12 | 2014-12-25 | 株式会社東芝 | 暗号装置、暗号処理方法及び暗号処理プログラム |
US20150058639A1 (en) * | 2013-08-23 | 2015-02-26 | Kabushiki Kaisha Toshiba | Encryption processing device and storage device |
US9774614B2 (en) | 2014-06-24 | 2017-09-26 | Qualcomm Incorporated | Methods and systems for side channel analysis detection and protection |
US9509707B2 (en) * | 2014-06-24 | 2016-11-29 | Qualcomm Incorporated | Methods and systems for thwarting side channel attacks |
US9654111B1 (en) * | 2014-11-12 | 2017-05-16 | Maxim Integrated Products, Inc. | Systems and methods for protecting data using reconfigurable logic paths |
US10255462B2 (en) * | 2016-06-17 | 2019-04-09 | Arm Limited | Apparatus and method for obfuscating power consumption of a processor |
US10256973B2 (en) * | 2016-09-30 | 2019-04-09 | Intel Corporation | Linear masking circuits for side-channel immunization of advanced encryption standard hardware |
FR3069993B1 (fr) * | 2017-08-07 | 2020-09-18 | Maxim Integrated Products | Dispositifs et procedes de masquage d'operations de chiffrement rsa |
EP3499788B1 (en) * | 2017-12-15 | 2020-07-29 | Secure-IC SAS | Dynamic masking |
US11507699B2 (en) * | 2019-09-27 | 2022-11-22 | Intel Corporation | Processor with private pipeline |
US11599679B2 (en) * | 2020-06-23 | 2023-03-07 | Arm Limited | Electromagnetic and power noise injection for hardware operation concealment |
US20220083651A1 (en) * | 2020-09-17 | 2022-03-17 | Intel Corporation | Protection of authentication tag computation against power and electromagnetic side-channel attacks |
US20220200784A1 (en) * | 2020-12-23 | 2022-06-23 | Intel Corporation | Time and frequency domain side-channel leakage suppression using integrated voltage regulator cascaded with runtime crypto arithmetic transformations |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DK1686720T3 (da) * | 2000-03-09 | 2009-07-20 | Mitsubishi Electric Corp | Blokkrypteringsanordning og blokkrypteringsfremgangsmåde, der indbefatter planlægning af en nögle med variabel længde |
JP4596686B2 (ja) | 2001-06-13 | 2010-12-08 | 富士通株式会社 | Dpaに対して安全な暗号化 |
JP2003098959A (ja) * | 2001-09-21 | 2003-04-04 | Toshiba Corp | 暗号処理装置 |
US7899190B2 (en) * | 2004-04-16 | 2011-03-01 | Research In Motion Limited | Security countermeasures for power analysis attacks |
CN101147182B (zh) * | 2005-03-31 | 2010-09-01 | 松下电器产业株式会社 | 数据加密装置及数据加密方法 |
JP2007189659A (ja) | 2005-12-15 | 2007-07-26 | Toshiba Corp | 暗号化装置、暗号化方法及び暗号化プログラム |
JP4905000B2 (ja) * | 2006-09-01 | 2012-03-28 | ソニー株式会社 | 暗号処理装置、および暗号処理方法、並びにコンピュータ・プログラム |
JP2008058830A (ja) * | 2006-09-01 | 2008-03-13 | Sony Corp | データ変換装置、およびデータ変換方法、並びにコンピュータ・プログラム |
JP4909018B2 (ja) * | 2006-11-16 | 2012-04-04 | 富士通株式会社 | 共通鍵暗号のための暗号化装置 |
JP4936996B2 (ja) | 2007-05-24 | 2012-05-23 | 株式会社東芝 | 非線形データ変換器、暗号化装置、および復号装置 |
JP5242560B2 (ja) * | 2007-05-30 | 2013-07-24 | パナソニック株式会社 | 暗号化装置、復号化装置、暗号化方法及び集積回路 |
US8619976B2 (en) * | 2007-12-13 | 2013-12-31 | Nec Corporation | Encryption method, decryption method, device, and program |
JP5268609B2 (ja) * | 2008-12-09 | 2013-08-21 | 株式会社東芝 | 暗号処理装置及び演算方法 |
JP2010245881A (ja) * | 2009-04-07 | 2010-10-28 | Toshiba Corp | 暗号処理装置 |
WO2011036745A1 (ja) * | 2009-09-24 | 2011-03-31 | 株式会社東芝 | 鍵スケジュール装置および方法 |
WO2013069392A1 (ja) * | 2011-11-09 | 2013-05-16 | Kddi株式会社 | 非線形処理器、ストリーム暗号の暗号化装置、ストリーム暗号の復号化装置、マスク処理方法、ストリーム暗号の暗号化方法、ストリーム暗号の復号化方法およびプログラム |
-
2011
- 2011-09-27 JP JP2011210966A patent/JP5481455B2/ja active Active
-
2012
- 2012-09-12 US US13/611,885 patent/US8724804B2/en active Active
- 2012-09-24 EP EP12185644A patent/EP2575286A1/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
EP2575286A1 (en) | 2013-04-03 |
JP2013072950A (ja) | 2013-04-22 |
US8724804B2 (en) | 2014-05-13 |
US20130077790A1 (en) | 2013-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5481455B2 (ja) | 暗号処理装置 | |
JP5711681B2 (ja) | 暗号処理装置 | |
JP5776113B2 (ja) | 高次の観測攻撃から保護される暗号回路 | |
US7899190B2 (en) | Security countermeasures for power analysis attacks | |
US10320554B1 (en) | Differential power analysis resistant encryption and decryption functions | |
EP3143720B1 (en) | Differential power analysis countermeasures | |
Medwed et al. | Fresh re-keying II: securing multiple parties against side-channel and fault attacks | |
CN113940028B (zh) | 实现白盒密码的方法和装置 | |
US9565018B2 (en) | Protecting cryptographic operations using conjugacy class functions | |
JP2016505887A (ja) | 乱数生成器及びストリーム暗号 | |
JP2010141430A (ja) | 暗号処理装置及び演算方法 | |
JP6287785B2 (ja) | 暗号処理装置、および暗号処理方法、並びにプログラム | |
KR101362675B1 (ko) | 저전력 암호화 장치 및 방법 | |
Song et al. | Secure and fast implementation of ARX-Based block ciphers using ASIMD instructions in ARMv8 platforms | |
US10341089B2 (en) | High-speed AES with transformed keys | |
Oder | Efficient and side-channel resistant implementation of lattice-based cryptography | |
KR101971001B1 (ko) | 화이트박스 암호가 적용된 블록 암호 기반의 난수 생성 방법 및 장치 | |
JP2006054568A (ja) | 暗号化装置、復号化装置、および方法、並びにコンピュータ・プログラム | |
JP2010245753A (ja) | 暗号演算回路装置 | |
EP3493457A1 (en) | Method for protecting a source of entropy used in countermeasures securing a whitebox cryptographic algorithm | |
US20220414268A1 (en) | Protection of data processed by an encryption algorithm | |
JP2010232709A (ja) | 暗号演算回路装置 | |
Singh et al. | Design of enhanced pseudo-random sequence generator usable in GSM communication | |
Qahur Al Mahri et al. | Fault attacks on XEX mode with application to certain authenticated encryption modes | |
Rahma et al. | Modified the RC4 Stream Cipher Algorithm Based on Irreducible Polynomial |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130906 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131022 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140121 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140217 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5481455 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |